CN101521204B - 具有垂直沟道晶体管的半导体器件及其制造方法 - Google Patents
具有垂直沟道晶体管的半导体器件及其制造方法 Download PDFInfo
- Publication number
- CN101521204B CN101521204B CN200810173082.4A CN200810173082A CN101521204B CN 101521204 B CN101521204 B CN 101521204B CN 200810173082 A CN200810173082 A CN 200810173082A CN 101521204 B CN101521204 B CN 101521204B
- Authority
- CN
- China
- Prior art keywords
- layer
- gate electrode
- barrier
- metal
- column
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 32
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 10
- 230000004888 barrier function Effects 0.000 claims abstract description 77
- 229910052751 metal Inorganic materials 0.000 claims abstract description 76
- 239000002184 metal Substances 0.000 claims abstract description 76
- 239000000758 substrate Substances 0.000 claims abstract description 35
- 239000010410 layer Substances 0.000 claims description 127
- 238000000034 method Methods 0.000 claims description 44
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 30
- 239000011229 interlayer Substances 0.000 claims description 30
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 claims description 16
- 230000015572 biosynthetic process Effects 0.000 claims description 13
- 239000010949 copper Substances 0.000 claims description 10
- 150000004767 nitrides Chemical class 0.000 claims description 7
- VQYPKWOGIPDGPN-UHFFFAOYSA-N [C].[Ta] Chemical compound [C].[Ta] VQYPKWOGIPDGPN-UHFFFAOYSA-N 0.000 claims description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 5
- 239000004411 aluminium Substances 0.000 claims description 5
- 229910052782 aluminium Inorganic materials 0.000 claims description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 5
- 229910052802 copper Inorganic materials 0.000 claims description 5
- 239000012212 insulator Substances 0.000 claims description 5
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 5
- 229910052721 tungsten Inorganic materials 0.000 claims description 5
- 239000010937 tungsten Substances 0.000 claims description 5
- 230000008021 deposition Effects 0.000 claims description 3
- 239000000463 material Substances 0.000 claims description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims 6
- 229910052757 nitrogen Inorganic materials 0.000 claims 3
- 229910052715 tantalum Inorganic materials 0.000 claims 3
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims 3
- 238000005530 etching Methods 0.000 description 11
- 239000012535 impurity Substances 0.000 description 6
- 239000000460 chlorine Substances 0.000 description 5
- 239000011248 coating agent Substances 0.000 description 4
- 238000000576 coating method Methods 0.000 description 4
- 238000013459 approach Methods 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 238000005520 cutting process Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- XJDNKRIXUMDJCW-UHFFFAOYSA-J titanium tetrachloride Chemical compound Cl[Ti](Cl)(Cl)Cl XJDNKRIXUMDJCW-UHFFFAOYSA-J 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66666—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7827—Vertical transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
- H10B12/0383—Making the capacitor or connections thereto the capacitor being in a trench in the substrate wherein the transistor is vertical
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/05—Making the transistor
- H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/39—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor and the transistor being in a same trench
- H10B12/395—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor and the transistor being in a same trench the transistor being vertical
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/488—Word lines
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Composite Materials (AREA)
- Materials Engineering (AREA)
- Semiconductor Memories (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
提供一种能显著减少字线电阻的具有垂直沟道的晶体管的半导体器件及其制造方法。垂直沟道晶体管包括衬底，该衬底包括柱状物，每个柱状物具有对应于沟道区域的下部。在包括该柱状物的衬底上方形成栅极绝缘层。使用具有低电阻的金属层来形成环绕栅极电极，以减少字线的电阻。在栅极绝缘层与环绕栅极电极之间形成阻挡金属层，以便防止绝缘层的特性劣化。形成字线，以连接在该阻挡层上所形成的环绕每个柱状物下部的栅极电极。
Description
相关申请
本发明要求2008年2月28日提交的韩国专利申请No.10-2008-0018439的优先权，通过引用将其全部内容并入本文。
技术领域
本发明涉及一种制造半导体器件的方法，更特别地，涉及一种具有垂直沟道晶体管的半导体器件及其制造方法。
背景技术
最近，对具有垂直沟道的晶体管进行了积极研究，以增加半导体器件的集成度。
图1A说明具有垂直沟道的典型晶体管的平面图，图1B说明在图1A中沿着线A-A′的单元(Cell)的截面图。在图1A中的平面图是沿着图1B中线A-A′切割的平面同时保持虚线的高度所获得。
参考图1A和1B，在衬底11上方形成多个半导体柱状物P。柱状物P包括衬底材料并具有从衬底11垂直突出的部分。此外，如图1A所示，柱状物P在第一方向和与第一方向相交的第二方向上布置。柱状物P具有上部、中间部及下部。换句话说，柱状物P具有漏极区域D、沟道区域C及源极区域S。沟道区域C连接漏极区域D和源极区域S。
形成电极13，以环绕柱状物P的中间部(沟道区域C)的外面。在环绕电极13与柱状物P之间形成绝缘层12。形成镶嵌字线14，以沿着第一方向延伸，同时电连接在环绕电极13的侧壁上的相邻环绕电极。附图标记15和16分别表示第一层间绝缘层和第二层间绝缘层。
在包括具有上述垂直沟道结构的晶体管的半导体器件中，以环绕电极13和镶嵌字线14构成字线。在这样的半导体器件中，镶嵌字线14的宽度受限于环绕电极13。因此，字线的电阻由环绕电极13确定。
由于环绕电极13和镶嵌字线14通常由多晶硅所形成，因此大大地增加字线的电阻。
发明内容
本发明的实施方案涉及提供垂直沟道晶体管以及形成该晶体管的方法，其通过在栅极绝缘层与环绕电极之间形成阻挡金属层，同时使用具有低电阻的金属层作为环绕栅极电极，可显著地减少字线的电阻。该阻挡金属层防止绝缘层的特性劣化。
依据本发明的一方面，提供一种包括垂直沟道晶体管的半导体器件。半导体器件包括衬底，衬底包括柱状物，每个柱状物具有水平凹陷至一定宽度的下部，其中下部对应于垂直沟道晶体管的沟道区域。半导体器件还包括在包含柱状物的衬底上所形成的绝缘层以及在对应于每个柱状物下部的绝缘层的一部分上所形成的阻挡层。在阻挡层上形成栅极电极，以环绕每个柱状物的下部，形成字线以连接环绕该柱状物的栅极电极。
依据本发明的另一方面，提供一种制造包括垂直沟道晶体管的半导体器件的方法。该方法包括提供包括柱状物的衬底，每个柱状物具有凹陷至一定宽度的下部，其中下部对应于垂直沟道晶体管的沟道区域。该方法包括在包括柱状物的衬底的表面上形成栅极绝缘层，由此形成第一所得结构(resultant structure)，以及在对应每个柱状物的下部的绝缘层的一部分上形成阻挡层。在阻挡层上形成栅极电极以环绕每个柱状物的下部，由此形成第二所得结构，以及形成字线以连接在柱状物上所形成的栅极电极。
附图说明
图1A说明具有垂直沟道的典型晶体管的平面图。
图1B说明沿着图1A中的线A-A′的单元的截面图。
图2A说明依据本发明的实施方案在半导体器件中的具有垂直沟道的晶体管的平面图。
图2B说明沿着图2A中的线A-A′的单元的截面图。
图3说明根据不同设计规则来比较在典型字线与依据本发明的字线中的字线电阻变化的图。
图4A及4B说明根据作为阻挡金属层的氮化钽(TaN)层的存在与否来比较绝缘层的电流-电压(I-V)特性的图。
图5A至5J说明依据本发明实施方案的制造半导体器件中具有垂直沟道的晶体管的方法截面图。
具体实施方式
以下，将参考附图来详细描述依据本发明的具有垂直沟道晶体管的半导体器件及其制造方法。
图2A说明依据本发明的实施方案在半导体器件中具有垂直沟道的晶体管的平面图，图2B说明沿着图2A中线A-A′的单元的截面图。图2A中的平面图是沿着图2B中的虚线切割半导体器件所获得。
参考图2A至2B，在衬底21上方形成多个半导体柱状物(以下称为柱状物)P。柱状物P包括衬底材料并具有从衬底21垂直突出的部分。如图2A所示，柱状物P在第一方向以及与第一方向相交的第二方向上布置。柱状物P具有上部、中间部和下部。换句话说，柱状物P具有漏极区域D、沟道区域C以及源极区域S。沟道区域C连接漏极区域D和源极区域S。
在一个实施方案中，形成电极24，以环绕柱状物P的中间部(沟道区域C)的外侧，在电极24与柱状物P之间形成第一绝缘层22，其中电极24是栅极的环绕电极。环绕栅极电极24理想的是由具有低电阻的金属层所形成。该金属层包括选自氮化钛(TiN)、铝(Al)、铜(Cu)及其组合中的一种。
由于具有垂直沟道的晶体管结构的性质，通过形成具有良好阶梯覆盖(step coverage)特性的层的方法来形成用以形成环绕电极24的金属层。这样的方法可以是顺序流沉积(sequential flow deposition，SFD)法或原子层沉积(ALD)法。当柱状物P从衬底21垂直突出时，使柱状物P的侧壁凹陷至既定深度。形成环绕栅极电极24以填充柱状物P的凹部。环绕栅极电极24的深度可根据柱状物P的宽度变化。
然而，当以SFD法或ALD法形成金属层时，会使第一绝缘层22的性能劣化。在第一绝缘层22与环绕栅极电极24之间形成阻挡金属层23，以便防止上述限制。阻挡金属层23包括选自氮化钽(TaN)、碳氮化钽(TaCN)及其组合中的一种。将参考图4A及4B来更详细地说明。
在一个实施方案中，形成镶嵌字线26以沿着第一方向延伸，同时电连接相邻环的绕栅极电极24。镶嵌字线26连接在环绕栅极电极24的一侧上。镶嵌字线26包括具有低电阻的金属层。理想的是利用可厚厚地形成而没有裂缝的钨(W)层来形成镶嵌字线26。在镶嵌字线26的侧壁上以及在镶嵌字线26下方形成层间绝缘层27。然而，因为钨层对层间绝缘层27具有不良粘附特性，所以在镶嵌字线26的侧壁上以及在镶嵌字线26下方形成粘附层25。在一个实施方案中，粘附层25包括TiN层。附图标记28表示在镶嵌字线26形成之后所形成的层间绝缘层。
图3说明比较在典型字线与依据本发明实施方案的字线中的字线电阻变化的图。
在图3中，在本发明的实施方案中使用TiN作为用于字线的环绕栅极电极的金属的一个实例。在传统垂直沟道晶体管中，字线的环绕栅极电极使用多晶硅。
如所示，当依据本发明实施方案将TiN应用于环绕栅极电极时，字线电阻比在依据典型方法将多晶硅应用于环绕栅极电极时明显降低。例如，具有TiN层的字线具有在典型字线中的字线电阻的约1/5至约1/10。
此外，随着设计规则的减小，典型字线的电阻与依据本发明实施方案的字线的电阻之间的差异变得明显更大。因此，当使用TiN层做为环绕栅极电极时，具有许多优点。
然而，当使用诸如TiN层的金属层作为环绕栅极电极时，由于使用SFD法或ALD法来形成金属层以便确保阶梯覆盖特性，所以仍然可降低绝缘层的特性。因此，在本发明的实施方案中，在金属层与绝缘层之间形成诸如氮化钽(TaN)层的阻挡金属层。
图4A及4B说明根据阻挡金属层的存在与否来比较绝缘层的电流-电压(I-V)特性的图。该图由数个实验所获得。特别地，在图4A及4B中，使用TaN层做为阻挡金属层。
参考图4A，显示当在绝缘层上直接形成作为环绕栅极电极的TiN层(而没有阻挡层)时，漏电流急剧增加。漏电流的急剧增加的原因是杂质扩散至绝缘层中。当以SFD法或ALD法形成TiN层以便确保TiN层的阶梯覆盖特性时，从用以沉积TiN层的四氯化钛(TiCl4)产生氯(Cl)杂质。结果，在TiN层中可包含杂质Cl。TiN层中所含的Cl杂质可到达绝缘层并对绝缘层产生影响。即使沉积其他金属层以取代TiN层，亦会造成上述现象。
然而，参考图4B，当在绝缘层与TiN层之间形成TaN层作为阻挡金属层时，显示漏电流比在绝缘层上直接形成TiN层(用作环绕栅极电极)时低很多。在此，TaN层的厚度为约TiN层的厚度为约
即，参考图4A及4B，当形成TaN层做为阻挡金属层时，在施加电压高达约-5.5V时，栅极漏电流可维持约10-8A/cm2。另一方面，当形成TiN层作为阻挡金属层时，栅极漏电流大于10-8A/cm2。
在此方式中，由于TiN层中所含的Cl杂质因阻挡金属层而不能到达绝缘层，因此可大大减少漏电流。
在一个实施方案中，使用具有低电阻的金属层，以形成环绕栅极电极，以及在环绕栅极电极与绝缘层之间形成阻挡金属层，以防止杂质扩散至绝缘层中。在这样的实施方案中，以SFD法或ALD形成金属层，以获得良好阶梯覆盖特性，同时可防止绝缘层的特性的劣化。在此，金属层包括TiN层，阻挡金属层包括TaN层。
图5A至5J说明依据本发明实施方案的制造在半导体器件中的具有垂直沟道的晶体管的方法截面图。图5A至5J中的截面图是沿着图2A中的线A-A′所获得。
参考图5A，在衬底51上形成硬掩模图案52，以形成半导体柱状物。沿着如图2A所示的第一方向和第二方向布置多个硬掩模图案。硬掩模图案52可以具有氧化物层52A和氮化物层52B的堆叠结构。使用硬掩模图案52作为蚀刻阻挡层，以蚀刻衬底51至第一深度，由此形成半导体柱状物的上部。然后，在硬掩模图案52的侧壁及半导体柱状物的上部上形成间隔物53。使用硬掩模图案52以及间隔物53作为蚀刻阻挡层，以进一步蚀刻在形成该间隔物后衬底51的第一暴露部分直至第二深度，由此形成半导体柱状物的下部。
参考图5B，使用硬掩模图案52和间隔物53作为蚀刻阻挡层，以各向同性蚀刻在形成半导体柱状物的下部之后衬底51的第二暴露部分，以便使半导体柱状物的下部凹陷。在本发明的另一个实施方案中，可以不使半导体柱状物的下部凹陷。结果，具有有源区的半导体柱状物P形成为包括上部、中间部及下部。上部和下部是源极/漏极区域S/D，中间部是连接漏极区域D和源极区域S的沟道区域C。在图5B至5J中，虽然上部和下部分别表示为漏极区域D和源极区域S，但是上部和下部可能分别是源极区域S和漏极区域D。
在图5B中，附图标记51A表示对衬底51实施各向同性蚀刻后所形成的第一蚀刻衬底51A。在没有被硬掩模图案52和间隔物53所覆盖的第一蚀刻衬底51A的一部分上形成第一绝缘层54，由此形成第一所得结构。
参考图5C，在第一所得结构上形成阻挡金属层55。在一个实施方案中，阻挡金属层55包括选自氮化钽(TaN)、碳氮化钽(TaCN)及其组合中的一种。阻挡金属层55具有约
至约
的厚度。
在阻挡金属层55上形成用于环绕栅极电极的金属层56。金属层56包括选自TiN、铝(Al)、铜(Cu)及其组合中的一种。如上所述，在某些实施方案中，以SFD法或ALD法形成金属层56，以便确保阶梯覆盖特性。金属层56的厚度为约
至约
参考图5D，使用硬掩模图案52和间隔物53作为蚀刻阻挡层，以对金属层56实施干蚀刻工艺，直到暴露在第一蚀刻衬底51A上的第一绝缘层54。结果，在漏极区域D下方形成用于环绕栅极电极的蚀刻金属层56A和蚀刻阻挡金属层55A，并环绕沟道区域C。以下，将环绕沟道区域C的蚀刻金属层56A称为金属环绕栅极电极。
参考图5E，在包括金属环绕栅极电极56A的第二所得结构上形成覆盖层(capping layer)57，以便保护金属环绕栅极电极56A。覆盖层57包括氮化物层并具有约
至约
的厚度。在覆盖层57上方形成第一层间绝缘层58。在一个实施方案中，第一层间绝缘层58包括氧化物层。
参考图5F，在第一层间绝缘层58上形成光刻胶图案(未显示)，以形成用于器件隔离的沟槽。使用光刻胶图案作为蚀刻掩模，以蚀刻第一层间绝缘层58、覆盖层57和第一蚀刻衬底51A至既定深度。因此，在沿着第二方向所布置的柱状物P之间形成用于器件隔离的沟槽T1并且沟槽T1形成为在第二方向上延伸。在此，沟槽T1的深度为约
至约
附图标记51B、54A、57A和58A分别表示在形成沟槽T1之后所形成的第二蚀刻衬底、蚀刻绝缘层、第一蚀刻覆盖层和第一蚀刻的第一层间绝缘层。
参考图5G，氧化由沟槽T1所暴露的第二蚀刻衬底51B的暴露部分的表面，由此形成氧化物层59。氧化物层59的厚度为约
至约
形成第二层间绝缘层60，以填充沟槽T1。附图标记51C表示通过对第二蚀刻衬底51B的暴露部分实施氧化工艺所形成的部分氧化的衬底。
参考图5H，在第一蚀刻的第一层间绝缘层58A上形成光刻胶图案(未显示)，以便形成用于字线的沟槽。移除第一蚀刻的第一层间绝缘层58A、第二层间绝缘层60以及第一蚀刻覆盖层57A，直至低于金属环绕栅极电极56A的顶表面水平。因此，形成用于字线的沟槽T2，暴露出金属环绕栅极电极56A的一侧的一部分并在第一方向上延伸。附图标记57B、58B和60A分别表示对第一蚀刻覆盖层57A、第一蚀刻的第一层间绝缘层58A和第二层间绝缘层60实施蚀刻工艺之后所形成的第二蚀刻覆盖层、第二蚀刻的第一层间绝缘层和第一蚀刻的第二层间绝缘层。
参考图5I，在包括沟槽T2的第三所得结构上形成粘附层61，以便增加对后续字线以及诸如第二蚀刻的第一层间绝缘层58B和第一蚀刻的第二层间绝缘层60A的绝缘层的粘附力。如以上所述，理想的是利用氮化钛(TiN)层形成粘附层61。
在包括粘附层61的第四所得结构上形成导电层62。形成一定厚度的导电层62，该厚度充分覆盖并填充沟槽T2。更理想的是利用钨(W)层形成导电层62。
参考图5J，蚀刻导电层62和粘附层61，直至对应于金属环绕栅极电极56A的顶部的水平。因此，形成镶嵌字线62A，在第一方向上延伸并电连接金属环绕栅极电极56A。附图标记61A表示通过对粘附层实施蚀刻工艺所形成的蚀刻粘附层。
虽然参考特定实施方案描述了本发明，但是本发明的上述实施方案是描述性而非限制性的。对本领域技术人员而言显而易见的是，可以作出各种不同的变化和修改而不脱离由所附权利要求所限定的本发明精神和范围。
Claims (31)
1.一种包括垂直沟道晶体管的半导体器件，包括：
包括多个柱状物的衬底，每个柱状物具有下部，其中所述下部对应于垂直沟道的沟道区域；
绝缘层，形成在包括所述多个柱状物的所述衬底上；
阻挡层，形成在对应每个柱状物的所述下部的所述绝缘层的部分上；
栅极电极，形成在所述阻挡层上并环绕每个柱状物的所述下部；
用于隔离垂直沟道晶体管的层间绝缘层；和
字线，连接环绕所述多个柱状物的所述栅极电极。
2.根据权利要求1所述的器件，其中所述下部具有凹陷型，其中所述下部的宽度小于所述柱状物的上部的宽度。
3.根据权利要求1所述的器件，其中所述阻挡层包括含钽(Ta)和氮(N)的金属氮化物层。
4.根据权利要求3所述的器件，其中所述金属氮化物层包括选自氮化钽(TaN)、碳氮化钽(TaCN)及其组合中的一种。
5.根据权利要求1所述的器件，其中所述栅极电极包括金属电极。
6.根据权利要求5所述的器件，其中所述金属电极包括选自氮化钛(TiN)、铝(Al)、铜(Cu)及其组合中的一种。
7.根据权利要求1所述的器件，其中所述阻挡层包括氮化钽(TaN)，所述栅极电极包括氮化钛(TiN)。
8.根据权利要求1所述的器件，其中所述字线包括金属。
9.根据权利要求6所述的器件，其中所述字线包括钨(W)层。
10.根据权利要求1所述的器件，还包括形成在所述字线侧壁上以及所述字线下方的粘附层。
11.根据权利要求10所述的器件，其中所述粘附层包括氮化钛(TiN)层。
12.根据权利要求1所述的器件，其中所述阻挡层具有约
至约
的厚度。
13.一种制造包括垂直沟道晶体管的半导体器件的方法，所述方法包括：
提供包括多个柱状物的衬底，每个柱状物具有下部，其中所述下部对应于垂直沟道晶体管的沟道区域；
在包括所述多个柱状物的所述衬底的表面上形成栅极绝缘层，由此形成第一所得结构；
在对应每个柱状物的所述下部的所述栅极绝缘层的部分上形成阻挡金属层；
在所述阻挡金属层上形成金属栅极电极，以环绕每个柱状物的所述下部，由此形成第二所得结构；
在所述第二所得结构上形成第一层间绝缘层；
通过选择性蚀刻所述第一层间绝缘层形成暴露出所述衬底的第一沟槽；
形成第二层间绝缘层以填充所述第一沟槽；和
形成连接至在所述多个柱状物上形成的所述栅极电极的字线。
14.根据权利要求13所述的方法，还包括：
在所述阻挡金属层上形成用于所述金属栅极电极的导电层；和
选择性蚀刻所述导电层和所述阻挡金属层，以在对应于每个柱状物的所述下部的所述绝缘层的部分上留下所述阻挡金属层和所述导电层的一部分，
其中所述蚀刻的导电层是所述金属栅极电极。
15.根据权利要求14所述的方法，其中通过顺序流沉积(SFD)法或原子层沉积(ALD)法实施所述导电层和所述阻挡金属层的形成。
16.根据权利要求13所述的方法，其中所述下部具有凹陷型，其中所述下部的宽度小于所述柱状物的上部的宽度。
17.根据权利要求13所述的方法，其中所述阻挡金属层包括含钽(Ta)和氮(N)的金属氮化物层。
18.根据权利要求17所述的方法，其中所述阻挡金属层包括选自氮化钽(TaN)、碳氮化钽(TaCN)及其组合中的一种。
19.根据权利要求13所述的方法，其中所述金属栅极电极包括选自氮化钛(TiN)、铝(Al)、铜(Cu)及其组合中的一种。
20.根据权利要求13所述的方法，其中所述阻挡金属层包括氮化钽(TaN)，所述金属栅极电极包括氮化钛(TiN)。
21.根据权利要求13所述的方法，其中形成所述字线包括：
通过选择性蚀刻所述第一和第二层间绝缘层直至低于所述栅极电极的顶表面的水平来形成用于字线的第二沟槽，暴露出所述金属栅极电极的一侧；和
在所述第二沟槽的特定部分中形成用于字线的导电层。
22.根据权利要求21所述的方法，其中所述导电层包括金属。
23.根据权利要求21所述的方法，其中所述导电层包括钨(W)层。
24.根据权利要求21所述的方法，其中形成所述字线还包括在形成所述导电层之前，在所述沟槽上形成粘附层。
25.根据权利要求24所述的方法，其中所述粘附层包括氮化钛(TiN)层。
26.根据权利要求21所述的方法，其中形成所述字线还包括在形成所述第一层间绝缘层之前，在所述金属栅极电极上形成覆盖层。
27.一种制造包括垂直沟道晶体管的半导体器件的方法，所述方法包括：
在衬底上形成多个柱状物；
在包括所述多个柱状物的所述衬底上形成绝缘层；
在对应每个柱状物的下部的所述绝缘层的部分上形成阻挡金属层，其中所述阻挡金属层包括选自氮化钽(TaN)、碳氮化钽(TaCN)及其组合中的一种；
在所述阻挡金属层上形成栅极电极，以环绕每个柱状物的所述下部，其中所述栅极电极包括选自氮化钛(TiN)、铝(Al)、铜(Cu)及其组合中的一种材料；
形成第一层间绝缘层；
通过选择性蚀刻所述第一层间绝缘层形成暴露出所述衬底的沟槽；
形成第二层间绝缘层以填充所述沟槽；和
形成连接至所述栅极电极的字线。
28.根据权利要求27所述的方法，其中每个柱状物包括在凹陷至既定宽度的所述下部上所形成的上部，所述下部对应于沟道区域。
29.根据权利要求27所述的方法，其中所述阻挡金属层包括具有约
至约
厚度的氮化钽(TaN)，所述栅极电极包括具有约至约
厚度的氮化钛(TiN)。
30.一种包括垂直沟道晶体管的半导体器件，包括：
形成在衬底上的多个柱状物，每个柱状物具有凹陷的下部，其中所述下部对应于垂直沟道的沟道区域；
栅极绝缘层，形成在包括所述多个柱状物的所述衬底上；
阻挡层，形成在对应每个柱状物的所述下部的所述绝缘层的部分上，其中所述阻挡层包括含钽(Ta)和氮(N)的金属氮化物层；
金属栅极电极，通过选择性蚀刻在所述阻挡层上所形成的金属层而形成，所述金属栅极电极环绕每个柱状物的所述下部；
用于隔离垂直沟道晶体管的层间绝缘层；和
字线，连接至所述金属栅极电极。
31.根据权利要求30所述的器件，其中所述金属氮化物层包括选自氮化钽(TaN)、碳氮化钽(TaCN)及其组合中的一种。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080018439A KR100968426B1 (ko) | 2008-02-28 | 2008-02-28 | 반도체 소자의 수직 채널 트랜지스터 및 그 형성 방법 |
| KR10-2008-0018439 | 2008-02-28 | ||
| KR1020080018439 | 2008-02-28 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101521204A CN101521204A (zh) | 2009-09-02 |
| CN101521204B true CN101521204B (zh) | 2012-07-04 |
Family
ID=41012506
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200810173082.4A Expired - Fee Related CN101521204B (zh) | 2008-02-28 | 2008-11-26 | 具有垂直沟道晶体管的半导体器件及其制造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US7776694B2 (zh) |
| KR (1) | KR100968426B1 (zh) |
| CN (1) | CN101521204B (zh) |
| TW (1) | TWI374517B (zh) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100900148B1 (ko) * | 2007-10-31 | 2009-06-01 | 주식회사 하이닉스반도체 | 반도체 소자 및 그 제조 방법 |
| KR20100001747A (ko) * | 2008-06-27 | 2010-01-06 | 삼성전자주식회사 | 도전 구조물, 이의 형성 방법, 수직 필러 트랜지스터 및이의 제조 방법. |
| KR101073073B1 (ko) * | 2008-10-17 | 2011-10-12 | 주식회사 하이닉스반도체 | 수직게이트를 구비한 반도체장치 및 그 제조 방법 |
| KR101055747B1 (ko) * | 2008-11-13 | 2011-08-11 | 주식회사 하이닉스반도체 | 수직 채널 트랜지스터를 구비하는 반도체 장치의 제조방법 |
| KR101755635B1 (ko) | 2010-10-14 | 2017-07-10 | 삼성전자주식회사 | 반도체 소자 및 그 제조 방법 |
| US8786014B2 (en) | 2011-01-18 | 2014-07-22 | Powerchip Technology Corporation | Vertical channel transistor array and manufacturing method thereof |
| US8698230B2 (en) * | 2012-02-22 | 2014-04-15 | Eastman Kodak Company | Circuit including vertical transistors with a conductive stack having reentrant profile |
| US8699255B2 (en) * | 2012-04-01 | 2014-04-15 | Nanya Technology Corp. | Memory array with hierarchical bit line structure |
| KR101932727B1 (ko) | 2012-05-07 | 2018-12-27 | 삼성전자주식회사 | 범프 구조물, 이를 갖는 반도체 패키지 및 이의 제조 방법 |
| TW201403818A (zh) * | 2012-07-13 | 2014-01-16 | Rexchip Electronics Corp | 垂直式雙閘極電晶體的結構 |
| TWI572040B (zh) * | 2013-06-21 | 2017-02-21 | 竹懋科技股份有限公司 | 溝槽型－垂直式雙擴散金氧半電晶體結構及其製造方法 |
| US9520296B2 (en) * | 2014-06-12 | 2016-12-13 | Taiwan Semiconductor Manufacturing Company Limited | Semiconductor device having a low divot of alignment between a substrate and an isolation thereof and method of forming the same |
| US9929152B2 (en) | 2016-06-30 | 2018-03-27 | Globalfoundries Inc. | Vertical transistors and methods of forming same |
| US10867833B2 (en) * | 2017-11-30 | 2020-12-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Buried metal for FinFET device and method |
| DE102018128925B4 (de) | 2017-11-30 | 2024-04-25 | Taiwan Semiconductor Manufacturing Co., Ltd. | Verfahren zur Herstellung einer Halbleitervorrichtung und Halbleitervorrichtung |
| US10886226B2 (en) | 2018-07-31 | 2021-01-05 | Taiwan Semiconductor Manufacturing Co, Ltd. | Conductive contact having staircase barrier layers |
| US10943819B2 (en) * | 2018-12-20 | 2021-03-09 | Nanya Technology Corporation | Semiconductor structure having a plurality of capped protrusions |
| KR20230036853A (ko) * | 2021-09-08 | 2023-03-15 | 삼성전자주식회사 | 수직 채널 어레이 트랜지스터 구조체 및 이를 포함하는 dram 소자 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6737716B1 (en) * | 1999-01-29 | 2004-05-18 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing the same |
| US6897508B2 (en) * | 2002-05-01 | 2005-05-24 | Sundew Technologies, Llc | Integrated capacitor with enhanced capacitance density and method of fabricating same |
| JP4343571B2 (ja) * | 2002-07-31 | 2009-10-14 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
| US7473640B2 (en) * | 2003-01-15 | 2009-01-06 | Sharp Laboratories Of America, Inc. | Reactive gate electrode conductive barrier |
| KR100971950B1 (ko) * | 2003-06-30 | 2010-07-23 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이기판과 제조방법 |
| US7291556B2 (en) * | 2003-12-12 | 2007-11-06 | Samsung Electronics Co., Ltd. | Method for forming small features in microelectronic devices using sacrificial layers |
| KR100618875B1 (ko) * | 2004-11-08 | 2006-09-04 | 삼성전자주식회사 | 수직 채널 ｍｏｓ 트랜지스터를 구비한 반도체 메모리소자 및 그 제조방법 |
| KR100653721B1 (ko) * | 2005-06-30 | 2006-12-05 | 삼성전자주식회사 | 질소주입활성영역을 갖는 반도체소자 및 그 제조방법 |
| KR100660881B1 (ko) * | 2005-10-12 | 2006-12-26 | 삼성전자주식회사 | 수직 채널 트랜지스터를 구비한 반도체 소자 및 그 제조방법 |
| KR20070058906A (ko) * | 2005-12-05 | 2007-06-11 | 삼성전자주식회사 | 수직 트랜지스터를 갖는 반도체 메모리 소자의 제조방법 |
| KR20080011491A (ko) * | 2006-07-31 | 2008-02-05 | 삼성전자주식회사 | 수직 채널 트랜지스터의 제조 방법 |
-
2008
- 2008-02-28 KR KR1020080018439A patent/KR100968426B1/ko not_active IP Right Cessation
- 2008-06-30 US US12/165,427 patent/US7776694B2/en not_active Expired - Fee Related
- 2008-07-07 TW TW097125529A patent/TWI374517B/zh not_active IP Right Cessation
- 2008-11-26 CN CN200810173082.4A patent/CN101521204B/zh not_active Expired - Fee Related
-
2010
- 2010-08-16 US US12/857,432 patent/US8592899B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20090218616A1 (en) | 2009-09-03 |
| US8592899B2 (en) | 2013-11-26 |
| KR100968426B1 (ko) | 2010-07-07 |
| US7776694B2 (en) | 2010-08-17 |
| CN101521204A (zh) | 2009-09-02 |
| TW200937583A (en) | 2009-09-01 |
| TWI374517B (en) | 2012-10-11 |
| US20100308403A1 (en) | 2010-12-09 |
| KR20090093101A (ko) | 2009-09-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101521204B (zh) | 具有垂直沟道晶体管的半导体器件及其制造方法 | |
| EP3639300B1 (en) | Three-dimensional memory device having a buried source line extending to scribe line and method of making thereof | |
| US20210408004A1 (en) | Semiconductor device and method of fabricating the same | |
| US8344450B2 (en) | Semiconductor device with buried bit lines and method for fabricating the same | |
| US8809162B2 (en) | Method for manufacturing a semiconductor device comprising a guard ring between a cell region and a peripheral region | |
| US8558306B2 (en) | Semiconductor device and method of manufacturing the same | |
| US8507344B2 (en) | Semiconductor device having a buried gate and method for manufacturing the same | |
| US7615807B2 (en) | Field-effect transistor structures with gate electrodes with a metal layer | |
| KR20180070098A (ko) | 반도체 장치 및 이의 제조 방법 | |
| US20090114981A1 (en) | Semiconductor device with vertical channel transistor and method for fabricating the same | |
| US10957647B2 (en) | Integrated circuit devices including a boron-containing insulating pattern | |
| KR20090102153A (ko) | 반도체 소자의 수직 채널 트랜지스터 및 그 형성 방법 | |
| KR20200143109A (ko) | 반도체 메모리 소자 및 이의 제조 방법 | |
| US20220406846A1 (en) | Method of forming the semiconductor device | |
| US20070273002A1 (en) | Semiconductor Memory Devices Having Fuses and Methods of Fabricating the Same | |
| US8994084B2 (en) | Dynamic random access memory and method for fabricating the same | |
| US20110215473A1 (en) | Semiconductor device and method for manufacturing same | |
| US9425283B2 (en) | Semiconductor device and method for manufacturing the same | |
| KR20200107895A (ko) | 반도체 장치 및 그 제조 방법 | |
| US11647627B2 (en) | Integrated circuit device | |
| US20240064968A1 (en) | Semiconductor memory device | |
| US20220216230A1 (en) | Semiconductor device and method for fabricating the same | |
| EP4040499A1 (en) | Semiconductor power device and method of manufacturing the same | |
| KR20230157022A (ko) | 반도체 메모리 장치 | |
| KR101183627B1 (ko) | 매립비트라인을 구비한 반도체 장치 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20120704 Termination date: 20131126 |