CN101521181B - 一种单电子存储器的制备方法 - Google Patents

一种单电子存储器的制备方法 Download PDF

Info

Publication number
CN101521181B
CN101521181B CN2009100801954A CN200910080195A CN101521181B CN 101521181 B CN101521181 B CN 101521181B CN 2009100801954 A CN2009100801954 A CN 2009100801954A CN 200910080195 A CN200910080195 A CN 200910080195A CN 101521181 B CN101521181 B CN 101521181B
Authority
CN
China
Prior art keywords
electron
preparation
electron memory
described step
memory according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2009100801954A
Other languages
English (en)
Other versions
CN101521181A (zh
Inventor
贾锐
李维龙
陈晨
朱晨昕
李昊峰
张培文
刘明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CHENGDU DOUQI INTEGRATED CIRCUIT DESIGN Co.,Ltd.
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN2009100801954A priority Critical patent/CN101521181B/zh
Publication of CN101521181A publication Critical patent/CN101521181A/zh
Application granted granted Critical
Publication of CN101521181B publication Critical patent/CN101521181B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Semiconductor Memories (AREA)

Abstract

本发明涉及纳米器件制作技术领域的一种单电子存储器的制备方法。为了解决现有单电子存储器制备技术中工艺步骤复杂的缺点，本发明的目的在于提供一种单电子存储器的制备方法，采用电子束光刻技术和刻蚀技术制作电极图形和导电沟道，通过光学光刻和剥离方式制作源、漏接触电极，通过电子束蒸发手段制备薄层硅，然后通过快速热退火技术将表面的薄层硅制作成硅量子点，最后通过剥离工艺制作栅电极。本发明工艺步骤简单，能与传统的微电子工艺兼容。使用本发明方法制备的单电子存储器具有很大的一致性，且操作电压低、功耗小。

Description

一种单电子存储器的制备方法
技术领域
本发明涉及纳米器件制作技术领域，具体涉及一种单电子存储器的制备方法。
背景技术
半个多世纪以来，以CMOS为主流技术的半导体集成电路一直在遵循“摩尔定律”迅速发展，其特征尺寸已进入到纳米级，但同时也面临着越来越严重的挑战，因此基于新材料、新原理的纳米电子器件如各种量子点器件、纳米线、纳米管器件、单电子器件、单电子存储器等成为研究的热点。而随着全球消耗性资源的不断减少，制作低能耗的各种器件成为各研究的热点，其中就包括以库仑阻塞效应为基础的单电子器件和单电子存储器等元器件。
传统的制备存储器的方法工艺复杂，而且其操作电压均比较高，导致其能耗高。而最近几年发明的单电子存储器，以库仑阻塞效应为基础，通过操作个位数的电子实现数据的存储和擦除，大大减少了操作电压，降低了器件的能耗。普遍意义上的单电子存储器主要包括库仑岛，导电沟道，隧穿氧化层，控制栅氧化层，源、漏、栅电极等部分。在制作这种单电子存储器的过程中，因为导电沟道为纳米级，因此需要精确的二次对准，大大减少了器件制作的成功率，同时器件制作的成本也随之上升。
发明内容
为了解决现有单电子存储器的制备技术中工艺步骤复杂，过于依赖电子束光刻的二次对准等缺点，本发明的目的在于提供一种单电子存储器的制备方法，其制备过程简单，能与传统微电子工艺兼容。
为了达到上述目的，本发明采用的技术方案为：一种单电子存储器的制备方法，其制备步骤如下：
(1)清洗SOI衬底；
(2)在SOI衬底上通过电子束曝光制作源、漏、导电沟道图形；
(3)通过干法刻蚀或湿法刻蚀将胶图形转移到SOI顶层硅上；
(4)通过光学光刻、电子束蒸发和剥离工艺制作源、漏接触电极；
(5)通过电子束蒸发技术蒸镀一薄层硅；
(6)通过快速热退火方法制备硅量子点；
(7)通过电子束光刻和剥离工艺制作栅电极。
上述步骤(1)中的SOI衬底中顶层硅厚度为50nm，埋层氧化层厚度为375nm，顶层硅电阻率＜0.01Ωcm。
上述步骤(2)中所用电子束光刻胶为负胶HSQ或正胶Zep520。
上述步骤(3)中干法刻蚀为用SF6和CHF3的混合气体进行等离子体刻蚀；湿法刻蚀所用刻蚀液为HNO3、NH4F和H2O的混合物。
上述步骤(3)中刻蚀深度为50-60nm，刻蚀深度通过刻蚀时间来控制。
上述步骤(4)中的源、漏接触电极厚度为160-180nm。
上述步骤(5)中薄层硅的厚度为10nm。
上述步骤(6)中硅量子点颗粒的大小为10～20nm。
上出步骤(7)中栅电极厚度为80-100nm。
与现有技术相比，本发明技术方案产生的有益效果如下：
本发明采用电子束光刻技术制作电极图形，采用电子束光刻技术和刻蚀技术制作导电沟道，采用快速热退火技术制作量子点，采用金属和半导体间本身存在的肖特基势垒来控制和调节电荷的存储，从而摒弃了传统单电子存储器的隧穿氧化层和控制栅氧化层，具有工艺步骤少、简单、能与传统的微电子工艺兼容的优点。通过本发明中快速热退火法制作的量子点具有尺寸均匀的优点，从而使得所制作的单电子存储器具有很大的一致性，且具有工艺步骤少，操作电压低，功耗小等特点。
附图说明
图1～图7为本发明的工艺流程图；
图8为本发明制备的单电子存储器的示意图；
图9为本发明中量子点的扫描电镜照片。
附图标记：
1-SOI衬底，2-顶层硅，3-埋层氧化层，4-胶图形，5-源、漏接触电极，
6-薄层硅，7-量子点，8-栅电极。
具体实施方式
下面结合附图和实施例对本发明的技术方案进行详细说明。
本发明为一种单电子存储器的制备方法，具体的工艺步骤如下：
(1)采用p型、<100>晶向的2寸SOI做衬底，该衬底顶层硅2厚50nm，埋层氧化层3厚375nm，体硅层厚5000±100nm，顶层硅2电阻率＜0.01Ωcm。将SOI衬底1先后分别用丙酮、酒精、去离子水超声5分钟，此时SOI衬底1的结构如图1所示；
(2)在SOI衬底1上旋涂Zep520光刻胶，经电子束光刻曝光后，显影、定影，并用高纯氮气吹干，得到源、漏电极、导电沟道的胶图形，胶图形4在SOI衬底1的上形状如图2所示；
(3)用湿法刻蚀将胶图形4转移到顶层硅2上，湿法刻蚀液采用HNO3、H2O和NH4F的混合刻蚀液，刻蚀深度为50-60nm，刻蚀深度通过刻蚀时间来控制，刻蚀完毕后用丁酮去除Zep520光刻胶，胶图形4转移到顶层硅2上面后的结构如图3所示；
(4)用光学光刻、电子束蒸发、剥离工艺在刻蚀完以后的衬底制作源、漏接触电极5，其图形如图4所示；
(5)用电子束蒸发方式在沟道区蒸发一层薄层硅6，其图形如图5所示；
(6)用快速热退火技术将表面的薄层硅6制作成致密、均匀的硅量子点7，其图形如图6所示；
(7)用电子束光刻和剥离工艺制作栅电极8，制备完成后的单电子存储器结构俯视图如图8所示，经表征，量子点直径约为15nm。
如图8所示，图8为制备完成后的单电子存储器俯视结构示意图。从图8可以看出，本发明制备的单电子存储器，其所用的库仑岛为单独通过快速热退火制备的量子点，其直径约为15nm，制备方法简便；其所制作的单电子存储器的结构为新型的结构，比现有单电子存储器的结构减少了工艺制作步骤；其所制作的栅电极栅宽为20-40nm，其栅电极下能覆盖1-2个电子，从而实现单电子存储效应。
如图9所示，图9为扫描电子显微镜所观察到的量子点的图形。通过此扫描电镜图形我们可以看出，量子点颗粒均匀，排列致密，完全可以满足制备单电子存储器的要求。
使用本发明制备的单电子存储器，只包括库仑岛，导电沟道，源、漏、栅电极三大部分，将传统单电子存储器上的隧穿氧化层和控制栅氧化层直接摒弃，通过栅电极和导电沟道间、量子点和栅电极间本身存在的金-半接触的肖特基势垒阻止电子的自由逸出，从而达到存储电荷的目的。因为本发明所制作的单电子存储器结构简单，因此其制备工艺简单，且能很好的大规模生产。
以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (9)

1.一种单电子存储器的制备方法，其特征在于，该方法由如下步骤组成：
(1)清洗SOI衬底；
(2)在SOI衬底上通过电子束曝光制作源、漏电极和导电沟道的胶图形；
(3)通过干法刻蚀或湿法刻蚀将胶图形转移到SOI衬底的顶层硅上；
(4)通过光学光刻和剥离方式制作源、漏接触电极；
(5)通过电子束蒸发技术蒸镀一薄层硅；
(6)通过快速热退火方法制备硅量子点；
(7)通过电子束蒸发方法和剥离方式制作栅电极。
2.根据权利要求1所述的单电子存储器的制备方法，其特征在于：所述步骤(1)中的SOI衬底中顶层硅厚度为49-51nm，埋层氧化层厚度为365-385nm，顶层硅电阻率＜0.01Ωcm。
3.根据权利要求1所述的单电子存储器的制备方法，其特征在于：所述步骤(2)中所用电子束光刻胶为负胶HSQ或正胶Zep520。
4.根据权利要求1所述的单电子存储器的制备方法，其特征在于：所述步骤(3)中干法刻蚀为用SF6和CHF3的混合气体进行等离子体刻蚀；湿法刻蚀所用刻蚀液为HNO3、NH4F和H2O的混合物。
5.根据权利要求1所述的单电子存储器的制备方法，其特征在于：所述步骤(3)中刻蚀深度为50-60nm，刻蚀深度通过刻蚀时间来控制。
6.根据权利要求1所述的单电子存储器的制备方法，其特征在于：所述步骤(4)中的源、漏接触电极为Al/Au电极，厚度为160-180nm。
7.根据权利要求1所述的单电子存储器的制备方法，其特征在于：所述步骤(5)中薄层硅的厚度为9-11nm。 
8.根据权利要求1所述的单电子存储器的制备方法，其特征在于：所述步骤(6)中硅量子点颗粒的大小为10-20nm。
9.根据权利要求1所述的单电子存储器的制备方法，其特征在于：所述步骤(7)中制作的栅电极栅宽为20-40nm，厚为80-100nm，材料为Au或Al金属。 
CN2009100801954A 2009-03-25 2009-03-25 一种单电子存储器的制备方法 Active CN101521181B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2009100801954A CN101521181B (zh) 2009-03-25 2009-03-25 一种单电子存储器的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2009100801954A CN101521181B (zh) 2009-03-25 2009-03-25 一种单电子存储器的制备方法

Publications (2)

Publication Number Publication Date
CN101521181A CN101521181A (zh) 2009-09-02
CN101521181B true CN101521181B (zh) 2011-01-26

Family

ID=41081686

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009100801954A Active CN101521181B (zh) 2009-03-25 2009-03-25 一种单电子存储器的制备方法

Country Status (1)

Country Link
CN (1) CN101521181B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106410173B (zh) * 2016-10-18 2018-01-30 成都新柯力化工科技有限公司 一种硅量子点自组装锂电池电极材料及制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1519952A (zh) * 2003-02-07 2004-08-11 ���ǵ�����ʽ���� 具有存储功能的单电子晶体管及其制造方法
WO2009035268A2 (en) * 2007-09-14 2009-03-19 Chungbuk National University Industry-Academic Cooperation Foundation Room temperature-operating single-electron device and the fabrication method thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1519952A (zh) * 2003-02-07 2004-08-11 ���ǵ�����ʽ���� 具有存储功能的单电子晶体管及其制造方法
WO2009035268A2 (en) * 2007-09-14 2009-03-19 Chungbuk National University Industry-Academic Cooperation Foundation Room temperature-operating single-electron device and the fabrication method thereof

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JP平11-150261A 1999.06.02
陈杰智,等.高增益调节系数硅单电子晶体管的输运特性.半导体学报.2007,28(1),69-72. *

Also Published As

Publication number Publication date
CN101521181A (zh) 2009-09-02

Similar Documents

Publication Publication Date Title
CN107910249A (zh) 制备二维面内异质结的方法
CN114242780A (zh) 氧化铟锡垂直型环栅场效应晶体管及其制备方法
CN101090134A (zh) 一种硅基平面侧栅单电子晶体管及其制作方法
CN101521181B (zh) 一种单电子存储器的制备方法
CN110098256A (zh) 场效应晶体管及其制备方法
US20150140758A1 (en) Method for fabricating finfet on germanium or group iii-v semiconductor substrate
US20110048518A1 (en) Nanostructured thin film inorganic solar cells
CN100466204C (zh) 一种纳米级库仑岛结构的制备方法
CN108054086B (zh) 一种基于聚苯乙烯小球的超短沟道及制备方法
TWI227516B (en) Nano-electronic devices using discrete exposure method
CN101123273A (zh) 一种soi基顶栅单电子晶体管及其制备方法
CN101276841A (zh) 一种纳米晶浮栅非挥发性存储器及其制作方法
CN101436543A (zh) 一种单电子器件的制备方法
CN101383285B (zh) 一种制备单电子晶体管的方法
CN105609561A (zh) 一种石墨烯射频晶体管及其制作方法
Hu et al. A dual-gate-controlled single-electron transistor using self-aligned polysilicon sidewall spacer gates on silicon-on-insulator nanowire
CN102487123B (zh) 一种纳米尺度非挥发性阻变存储器单元及其制备方法
CN112599419B (zh) 一种微纳半导体器件的打印式构筑方法
CN102129981A (zh) 一种纳米线及纳米线晶体管的制作方法
CN101556922B (zh) 一种纳米环栅mosfet晶体管及其制备方法
Wilder et al. Scanning probe lithography using a cantilever with integrated transistor for on-chip control of the exposing current
CN100492665C (zh) 一种soi基顶栅单电子晶体管的制备方法
CN100533768C (zh) 一种硅基侧栅单电子晶体管的制作方法
CN103531466A (zh) 一种岛动式单电子晶体管的制备方法
CN101276836B (zh) 一种基于soi量子线的单电子晶体管及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20160129

Address after: 621000 No. 39, north section of Sanjiang Road, Jincheng Economic and Technological Development Zone, Sichuan

Patentee after: SICHUAN DOUQI TECHNOLOGY CO.,LTD.

Address before: 100029 Beijing city Chaoyang District Beitucheng West Road No. 3 Institute of Microelectronics

Patentee before: Institute of Microelectronics, Chinese Academy of Sciences

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20220624

Address after: 610000 No. 5, building 8, Cuifeng international, No. 366 Baicao Road, high tech Zone, Chengdu, Sichuan Province

Patentee after: CHENGDU DOUQI INTEGRATED CIRCUIT DESIGN Co.,Ltd.

Address before: 621000 No. 39, north section of Sanjiang Avenue, Jinyang economic and Technological Development Zone, Sichuan Province

Patentee before: SICHUAN DOUQI TECHNOLOGY CO.,LTD.