CN101520835B - 无线射频识别的传送端及接收端的数据处理装置及方法 - Google Patents

Abstract

本发明公开了一种无线射频识别之的传送端及接收端之的数据处理装置及方法，能够提供一种更具优越效能的无线射频识别系统，且此系统亦可降低使用在处理单元的成本。其包含有：一射频前端电路，用以接收一模拟讯号并产生一接收数据；一处理单元，耦接至该射频前端电路，用以处理该接收数据；以及一缓冲电路，耦接至该射频前端电路以及该处理单元，用以缓冲该接收数据；其中于该射频前端电路以及该缓冲电路间所传输之的数据系为串行数据，而于该缓冲电路以及该处理单元间所传输之的数据系为平行数据。

Description

无线射频识别的传送端及接收端的数据处理装置及方法

技术领域

本发明涉及无线射频识别(Radio Frequency Identification，RFID)系统，尤指一种于无线射频识别系统的传送端以及接收端之间进行数据处理的装置及其相关方法。

背景技术

无线射频识别系统系为一种可操作于不同频率下的短距通讯系统，大致而言，无线射频识别系统的运作系经由读取一射频讯号以及传递信息于一信息处理装置及一询答机之间(例如一读取机(reader)及一射频识别标签(RFID tag)之间)来实现。其中，由射频识别标签所回复的无线电波可转换为数字信息以便进一步地传送至计算机上来进行分析处理。

无线射频识别系统可以利用软件或是硬件的架构来加以实作。传统上，习知软件无线射频识别系统包含有一射频前端电路以及一微控制器(microcontrol unit，MCU)，其中微控制器用以接收由该射频前端电路所传送的数据，并对这些数据进行取样以及对取样资料进行处理，而该射频前端电路具有单一位的数据传输率(one-bit transmitt ing rate)，这也同时意味着，微控制器需要在此单一位的数据传输率下对接收的资料进行取样及处理，这会导致习知软件无线射频识别系统的处理速度受限，而且需要使用成本昂贵的微控制器。

另外，习知的硬件无线射频识别系统需要整合硬件以便支持所有不同种类的无线射频识别数据，这亦导致了高昂的生产成本。

发明内容

本发明所要解决的技术问题是提供一种无线射频识别的传送端及接收端的数据处理装置及方法，能够提供一种更具优越效能的无线射频识别系统，且此系统亦可降低使用在处理单元的成本。

为了解决以上技术问题，本发明提供了如下技术方案：

本发明提供一种无线射频识别的数据接收暨处理装置。该无线射频识别的数据接收暨处理装置包含有：一射频前端电路、一处理单元以及一缓冲电路。该射频前端电路接收一模拟讯号并产生一接收数据；该处理单元耦接于该射频前端电路，用以对该接收数据进行处理；至于该缓冲电路，其耦接于该射频前端电路以及该处理单元之间，用以缓冲该接收数据。于该射频前端电路以及该缓冲电路之间所传送的数据为串行数据，而于该缓冲电路以及该处理单元之间所传送的数据为平行数据。

本发明提供一种无线射频识别的数据接收暨处理装置。该无线射频识别的数据接收暨处理装置包含有：一处理单元、一射频前端电路以及一缓冲电路。该处理单元处理一数据以产生一处理后数据；该射频前端电路耦接至该处理单元，用来传送该处理后数据；至于该缓冲电路，其耦接于该射频前端电路以及该处理单元之间，用以缓冲该处理后数据。于该射频前端电路以及该缓冲电路之间所传送的数据为串行数据，而于该缓冲电路以及该处理单元之间所传送的数据为平行数据。

本发明提供一无线射频识别的数据接收暨处理系统中传送以及处理数据的方法。该方法包含有以下步骤：接收一串行数据流；提供一缓冲电路；将该串行数据储存至该缓冲电路；提供一处理单元；以及将该缓冲电路中的该串行数据以一平行数据的形式输出至该处理单元。

本发明提供一种于一无线射频识别的数据接收暨处理系统中传送以及处理数据的方法。该方法包含有以下步骤：提供一处理单元；提供一缓冲电路；将该处理单元的一平行数据传送至该缓冲电路；将该平行数据储存至该缓冲电路；以及将该缓冲电路内的数据以一串行数据的形式传送。

本发明采用的无线射频识别的传送端及接收端的数据处理装置及方法，藉由一个处于一射频前端电路以及一处理单元之间的缓冲电路，提供了一种更具优越效能的无线射频识别系统，且此系统亦可降低使用在处理单元的成本。

附图说明

图1为本发明无线射频识别系统的第一实施例的示意图。

图2为本发明无线射频识别系统的第二实施例的示意图。

图3为本发明无线射频识别系统的第三实施例的示意图。

图4为本发明无线射频识别系统的第四实施例的示意图。

图5为图1所示的无线射频识别的数据接收暨处理系统的一第一操作实施例的流程图。

【主要组件符号说明】

100、200、300、400             无线射频识别系统

110、210、310、410             天线

120、220、320、420             射频前端电路

130、230、330                  缓冲电路

140、240、340、440             处理单元

232、332                       数据选择电路

234、334、465                  储存单元

350、450                       N位计数器

462                            读取控制电路

468                            写入控制电路

470                            旗标产生器

502~506                        步骤

具体实施方式

请参阅图1，图1所示为本发明第一实施例的无线射频识别系统100的示意图。在本实施例中，无线射频识别系统100包含有(但不限于)一射频前端电路120、一处理单元140以及一缓冲电路130。射频前端电路120系用以由一天线110接收一模拟讯号，而处理单元140可为一微控制器。在本实施例中，射频前端电路120会将由天线110所接收的模拟讯号转换成数字串行数据，而射频前端电路120具有单一位的数据传输速率。当缓冲电路130接收到数字串行数据时，缓冲电路130将会对此数字串行数据进行缓冲处理，并接着将这些被缓冲处理的数据以平行数据的形式传送给处理单元140，如此一来，这会让处理单元140可拥有相较于习知技术而言较低的存取速率。

除此之外，如图1所示的无线射频识别系统100可以让数据更有效率地传输。在本实施例中，处理单元140会对平行数据进行处理并将平行数据传送给缓冲电路130，而射频前端电路120以单一位的数据传输率来存取缓冲电路130内的数据的同时，换言之，缓冲电路130是以串行形式将数据传送给射频前端电路120。在本实施例中，因为设置了缓冲电路130，使得处理单元140相较于射频前端电路120而言可拥有较低的存取速率。

为了节省缓冲电路130的储存空间，在将数字串行数据储存至缓冲电路130内的储存单元内之前，会先进行数据筛选的动作，缓冲电路130因此包含有一数据选择电路来执行前述的数据筛选。

请参阅图2，图2所示为本发明第二实施例的无线射频识别系统200的示意图。为了简明起见，图2与图1的部分组件，如天线210、射频前端电路220及处理单元240，具有相同的功能与运作，在此便不再重复赘述。如第2图所示，于缓冲电路230内包含有一数据选择电路232以及一储存单元234，其中数据选择电路232接收由射频前端电路220所传送的数字串行数据，此外，数据选择电路232另接收一参考频率，因此输入至缓冲电路230的数据会经由数据选择电路232来依据该参考频率进行筛选并接着储存至储存单元234之中。此一参考频率的频率可以是此无线射频识别系统的操作频率，举例来说，若此时无线射频识别系统200为一高频的无线射频识别系统，则缓冲电路230所使用的参考频率的频率可为13.56MHz；此外，此一参考频率的频率亦可以是此时无线射频识别系统200的操作频率的分数倍，也就是说，在本发明的其它实施例中，无线射频识别系统200内亦可包含有一除频器(未绘示)用以将无线射频识别系统200的操作频率除以一数值来产生所需的参考频率。被选择的数据接着被储存至储存单元234之中，因此，仅有一部份的数字串行数据会被储存至储存单元234之中，而藉由只储存部分而非全部的数字串行数据，储存单元234所需的储存容量可因而降低。

然而，若由射频前端电路220传递的数据讯号因为不佳的工作周期(dutycycle)而不稳定时，将会导致缓冲电路230内的数据筛选运作产生问题，在这种情况下，可使用一闪控(strobe)讯号来提供一个稳定的讯号以便执行数据筛选运作。

请参阅图3，图3所示为根据本发明第三实施例的无线射频识别系统300的示意图。如图3所示，无线射频识别系统300具有一天线310、一射频前端电路320、一缓冲电路330(包含一数据选择电路332以及一储存单元334)以及一处理单元340，除此之外，无线射频识别系统300更具有一N位计数器350(N为一整数)，用以接收由射频前端电路320传递的数字串行数据以及另外接收一参考频率。

同样地，在本实施例中，参考频率的频率可以为无线射频识别系统300的操作频率，或为该操作频率的分数倍。当无线射频识别系统300运作在一个不佳的工作周期时，此时接收讯号可能只会占有一个正常的方波讯号的一小部分，因此N位计数器350即侦测此时的数字串行数据并据此产生一闪控讯号，也就是说，N位计数器350可辨认数字串行数据的起始位置并且侦测数字串行数据以产生一闪控讯号。之后，当闪控讯号输入至数据选择电路332时，数据选择电路332即可依据闪控讯号来正确地选出需储存的数字串行数据。

在本发明的其它实施例中，缓冲电路可以运用一环形数字缓冲器(circulardigital buffer)来加以实作。请参阅图4，图4所示为本发明第四实施例的无线射频识别系统400的示意图。如图4所示，无线射频识别系统400具有一天线410、一射频前端电路420、一处理单元440以及一N位计数器450。在本实施例中，无线射频识别系统400更包含有一环形数字缓冲器460，其包含有一储存单元465、一读取控制电路462、一写入控制电路468以及一旗标(flag)产生器470。读取控制电路462以及写入控制电路468系分别对储存单元465执行数据读取操作以及数据写入操作。

在本实施例中，旗标产生器470接收由N位计数器450所输出的闪控讯号并据此设定一旗标。当缓冲电路460为环形数字缓冲器时，在先前被缓冲的数据被读取并传递至处理单元440之前，新的数据将不会被写入至环形数字缓冲器460来覆写尚未输出的数据。在闪控讯号产生之前，旗标一开始时并未设定，且此时写入控制电路468的一起始写入地址系相同于读取控制电路462的一起始读取地址。在此情况下，当N位计数器450开始传递数字串行数据以及闪控讯号至写入控制电路468以及旗标产生器470时，写入控制电路468会将数据写入至储存单元465的该起始写入地址(如前所述，此起始写入地址系与起始读取地址相同)，在此同时，旗标产生器470亦会设置旗标。一旦旗标设定之后，当写入地址再度相同于读取地址时，写入控制电路468将不会再把新的数据写至储存单元465之中，以避免尚未被读取的数据被新的数据覆写。

换句话说，当旗标产生器470根据闪控讯号而设定了旗标之后，写入控制电路468的一写入地址即不会超越读取控制电路462的读取地址，这意味着只有在资料已经被传送至处理单元440之后，这些被传送过的数据才有可能被覆写。在本实施例中，旗标产生器470可以由一D型正反器来加以实施。

请同时参照图5以及图1，图5所示为图1所示的无线射频识别的数据接收暨处理系统100的一第一操作实施例的流程图。请注意到，倘若实质上可达到相同的结果，并不一定需要遵照图5所示的流程中的步骤顺序来依序进行。本流程包含有以下步骤：

步骤502：经由一天线接收一模拟讯号。

步骤503：处理该模拟讯号以产生数字串行数据。

步骤504：将数字串行数据储存至一缓冲电路。

步骤506：将缓冲电路中的数字串行数据以一平行数据的形式输出至一处理单元。

然而，前述的揭露仅为概要说明，亦可根据设计需求加入其它的步骤。举例来说，请同时参照图5以及图2，对于无线射频识别系统200而言，在执行步骤504时，缓冲电路230系使用一数据选择电路232，以根据一参考频率来产生一选择数据。在本实施例中，无线射频识别系统200于步骤506时仅需储存该选择数据。藉此。无线射频识别系统200的储存单元234其储存容量的需求可因此减少。

请同时参照图5以及图3、图4，对照图3与图4所示的无线射频识别系统300、400，为避免由于射频前端电路(射频前端电路320、420)可能由于不佳的工作周期而输出质量不佳的数据而使得后续缓冲电路中数据筛选机制无法正常运作，可藉由一N位计数器(350、450)来侦测并处理射频前端电路420所输出的数字串行数据并据此产生闪控讯号。藉此来确保缓冲电路330的效能。

请继续参照图4，于本发明的一第四实施例中，亦可使用一环形数字缓冲器460，藉由使用旗标产生器470，在产生该闪控讯号以正确地将该数字串行数据储存至缓冲电路400。也就是说，对照图5的流程图，在步骤504时，无线射频识别系统400可先藉由N位计数器450产生闪控讯号，并于闪控讯号产生时经由一旗标产生器470设定一旗标。藉此，当旗标产生器470根据闪控讯号而设定了旗标之后，写入控制电路468的一写入地址即不会超越读取控制电路462的读取地址，以避免尚未被读取的数据被新的数据覆写而产生错误。

请注意，前述的揭露仅用以说明之用而非本发明的限制条件，也就是说，任何使用缓冲电路来促使微控制器的存取速率低于射频前端电路的存取速率的无线射频识别系统皆属于本发明的范畴之中，而熟习此项技艺的人士应可轻易地根据前述揭露来进行相关设计变化以达到相同目的，而这些设计变化均隶属本发明的范畴。

此外，本发明亦可支持不同位率(bit rate)的处理单元：例如说：本发明可使用8位、16位或32位的处理单元。除此之外，本发明亦可支持所有不同种类的无线射频识别系统，如使用不同编码以及译码方法(如非归零(non-return-to-zero)码、曼彻斯特(Manchester)码、副载波(sub-carrier)曼彻斯特码、单极性归零(Unipolar RZ)码、差动双相(different ialbi-phase)码、米勒(Miller)码、变形米勒(Modified Miller)码以及差动码(differentialcoding)等等)的无线射频识别系统。

相较于习知技术，藉由一个处于一射频前端电路以及一处理单元之间的缓冲电路，本发明提供一种更具优越效能的无线射频识别系统，且此系统亦可降低使用在处理单元的成本。

以上所述仅为本发明的较佳实施例，凡依本发明申请专利范围所做的均等变化与修饰，皆应属本发明的涵盖范围。

Claims (9)

1.一种无线射频识别的数据接收及处理装置，其特征在于，其包含有：

一射频前端电路，用以接收一模拟讯号并产生一接收数据；

一处理单元，耦接至该射频前端电路，用以处理该接收数据；以及

一缓冲电路，耦接于该射频前端电路以及该处理单元之间，用以缓冲该接收数据；

一数据选择电路，用以根据一参考频率来选择该接收数据以产生一选择数据；以及

一储存单元，耦接至该数据选择电路，用以储存该选择数据；

其中于该射频前端电路以及该缓冲电路之间所传送的数据为串行数据，而于该缓冲电路以及该处理单元之间所传送的数据为平行数据。

2.如权利要求1所述的无线射频识别的数据接收及处理装置，其特征在于，其另包含有：

一闪控讯号产生器，耦接于该射频前端电路以及该缓冲电路之间，用以根据该接收数据以及一参考频率来产生一闪控讯号。

3.如权利要求2所述的无线射频识别的数据接收及处理装置，其特征在于，该缓冲电路包含有：

一数据选择电路，用以根据该闪控讯号来选择该接收数据以产生一选择数据；以及

一储存单元，耦接至该数据选择电路，用以储存该选择数据。

4.如权利要求2所述的无线射频识别的数据接收及处理装置，其特征在于，闪控讯号产生器包含有：

一N位计数器，用以根据该接收数据以及该参考频率来产生该闪控讯号。

5.如权利要求2所述的无线射频识别的数据接收及处理装置，其特征在于，该缓冲电路系为一环形数字缓冲电路，其包含有：

一储存单元；

一旗标产生器，用以接收该闪控讯号，并于该闪控讯号被产生时设定一旗标；

一写入控制电路，耦接至该储存单元以及该旗标产生器，用以接收该接收数据以及该闪控讯号，并用以产生一写入地址，并根据该旗标的设定以及该闪控讯号来选取该接收数据并写入该储存单元；以及

一读取控制电路，耦接至该储存单元，用以产生一读取地址；

其中在该旗标被设定之后，当该写入地址与该读取地址相同时，该接收数据并不会被写入至该储存单元。

6.一种无线射频识别的数据接收及处理方法，其特征在于，其包含有：

接收一串行数据；

提供一缓冲电路；

根据一参考频率来选择该串行数据以产生一选择数据；

储存该选择数据；

提供一处理单元；以及

将该缓冲电路中的该串行数据流以一平行数据的形式输出至该处理单元。

7.如权利要求6所述的无线射频识别的数据接收及处理方法，其特征在于，将该串行数据储存至该缓冲电路的步骤另包含有：

根据该串行数据流以及一参考频率产生一闪控讯号。

8.如权利要求7所述的无线射频识别的数据接收及处理方法，其特征在于，将该串行数据储存至该缓冲电路的步骤另包含有：

根据该闪控讯号来选择该串行数据流以产生一选择数据；以及

储存该选择数据。

9.如权利要求7所述的无线射频识别的数据接收及处理方法，其特征在于，将该串行数据储存至该缓冲电路的步骤另包含有：

当该闪控讯号被产生时，设定一旗标；

产生一写入地址；以及

产生一读取地址；

其中在该旗标被设定之后，当该写入地址与该读取地址相同时，该接收数据并不会被写入至该储存单元。

Images