CN102970740A

CN102970740A - 射频通信接收机中的数据流控制设备和相关方法

Info

Publication number: CN102970740A
Application number: CN2012104336027A
Authority: CN
Inventors: 刘丽霞
Original assignee: CHANGSHA JINGJIA MICROELECTRONIC Co Ltd
Current assignee: CHANGSHA JINGJIA MICROELECTRONIC Co Ltd
Priority date: 2012-11-02
Filing date: 2012-11-02
Publication date: 2013-03-13

Abstract

本发明公开了一种应用于射频通信接收机中的数据流控制设备，包括：射频（RF）模拟前端电路、两个模数转换器、两个数模转换器、一个串行控制接口、一个微控制器（MCU）、一个数字信号处理器（DSP）、多个存储器、一个存储器（Memory）控制器。本发明还公开了应用所述设备上的数据流控制方法，主要利用MCU、串行控制接口，结合中断控制逻辑，有效控制了射频通信接收机中的数据流，包括接收机正常工作状态、调试阶段、启动初始化阶段的数据流控制。

Description

射频通信接收机中的数据流控制设备和相关方法

技术领域

本发明涉及一种射频通信接收机中的数据流控制设备，用于射频(RF)通信接收机高度集成方案中，更具体地是指一种用于FM/AM/SW音频广播接收机高度集成方案中的数据流控制设备，本发明还涉及一种应用在所述设备上的数据流控制方法。

背景技术

随着集成电路设计和制造技术的飞速发展，射频通信系统已经步入了SOC时代。射频通信高度集成方案，克服了传统的采用多芯片板上集成方案的体积大、成本高、功耗高的缺点。建立高度集成的片上系统，仅需要外加很少的元器件就能工作，性能也有了很大提高，具备了高接收灵敏度。

高度集成的射频(RF)通信接收机中，片上包含多个模块，增加了各模块间的数据流控制复杂度。

发明内容

本发明解决的问题是提供一种高度集成的射频(RF)通信接收机中的数据流控制设备和相关方法，有效的解决了RF通信接收机中复杂的数据流控制问题。

为解决上述技术问题，本发明提出的解决方案为：一种RF通信接收机设备，包括RF模拟前端电路、两个模数转换器、两个数模转换器、一个串行控制接口、一个微控制器MCU、一个数字信号处理器DSP、多个存储器、一个Memory控制器。所述多个存储器包括DSP的数据存储器和程序存储器、MCU的数据存储器和程序存储器及其它存储器。所述多个存储器包括易失性存储器和非易失性存储器。

本发明中的模数转换器，其特征在于将RF接收器的模拟信号转换为数字信号，并进行抽取滤波。抽取滤波器的结果写入DSP数据存储器，供DSP处理。本发明中的数模转换器，将DSP处理后的数字信号转换成模拟信号，并在转换之前进行插值滤波。所述DSP电路，在RF接收机中完成包括信道滤波、FM解调、立体声解码、RDS/RBDS解码等信号处理功能。

本发明中的MCU，用于控制模拟前端的工作，包括自动增益控制(AGC)、自动频率控制(AFC)、调谐控制等。所述MCU根据模拟前端或DSP处理的结果，进行简单的计算和判断，对模拟前端的工作模式进行调整，并对DSP的参数进行调整。所述MCU还可响应串口发送的命令，根据命令内容改变模拟前端的工作模式和DSP的参数。所述MCU在上电初始化加载过称中，负责控制Memory控制器，将非易失性存储器的数据复制到DSP和MCU的易失性存储器中，复制的数据包括处理程序和相关参数。

本发明中，ADC和DAC的转换速率是固定的，DSP的处理速度与具体算法程序相关。DSP通过向MCU发送中断的方式通知其数据处理完成。DSP处理完一组数据将其本身待机，等待ADC处理完下一组数据唤醒DSP继续处理新的数据。

本发明中的串行控制接口，除了向MCU发送命令，可通过Memory控制器间接访问内部存储器，是程序调试阶段的关键设备。

本发明中非易失性存储器包含不可编程非易失性存储器和可编程非易失性存储器。可编程非易失性存储器用于存储需要调试的处理程序和相关参数。加载数据时由MCU控制Memory控制器，将非易失性存储器中的数据送给易失性存储器。

本发明中的存储器具有多个总线控制接口和一个仲裁器，每个总线接口都具有各自的宿主，并具有暂存器用于暂存宿主发送的访问请求和数据。多个宿主同时请求访问存储器时，仲裁器根据各宿主的优先级进行仲裁。

附图说明

图1是RF接收机正常工作状态和系统调试状态的数据流控制框图；

图2是RF接收机上电初始化加载的数据流控制框图；

图3是RF接收机中的多接口存储器的结构示意图。

具体实施方式

以下将结合附图与具体实施对本发明作进一步说明。

如图1所示，本发明提供了一种RF通信接收机正常工作状态的数据流控制发备。ADC将接收的模拟信号转换为数字信号，并进行抽取滤波器。DSP接收抽取滤波后的数据，进行数字信号处理，包括信道滤波、FM解调、立体声解码、RDS/RBDS解码等。DAC的插值滤波器接收DSP处理后的数据，插值滤波后送给数字调制器，经调制后转换为模拟信号输出。本发明中，MCU控制模拟前端的工作方式，包括自动增益控制(AGC)、自动频率控制(AFC)、调谐控制等。所述MCU根据模拟前端或DSP处理的结果，进行简单的计算和判断，对模拟前端的工作方式进行调整，并对DSP的部分参数进行调整。所述MCU可响应串口发送的命令，根据命令内容改变模拟前端的工作模式和DSP的参数。本发明中，MCU通过寄存器控制模拟前端。本发明中MCU可读写DSP的数据存储器，通过改变DSP的数据存储器改变DSP的参数。

本发明实施例中的RF通信接收机，ADC和DAC转换数据的速率是固定的，DSP处理完一组数据的时间由算法程序决定，要求DSP在ADC转换完下一组数据之前必须处理完本组数据，若处理程序太长可通过提高DSP的时钟频率或改进算法缩短时间。本发明中，DSP处理完一组数据后将待机，并向MCU发送中断通知其数据处理完毕，MCU可获取DSP的处理结果计算相关参数，并反馈给DSP或模拟前端。本发明中，DSP待机后由计数器定时器唤醒，计数器的频率为ADC转换数据的频率，定时器的时间间隔由ADC转换一组数据的数据量大小决定。

如图1所示，本发明提供了一种RF通信接收机系统调试状态的数据流控制设备。本发明中，系统调试阶段与正常工作状态的区别仅在于，可使用串行控制接口修改程序和参数。本发明实施例中，串行控制接口可读取和修改MCU的存储器或寄存器，在系统调试阶段控制模拟前端工作方式。本发明中，串行控制接口可读取和修改DSP的数据存储器，在系统调试阶段可修改DSP的参数。本发明中，串行控制接口可读取和修改MCU和DSP的程序存储器，在系统调试阶段可修改数据处理算法。

如图2所示，本发明提供了一种RF接收机初始化加载过程中的数据流控制设备。本发明中，不需要调试的程序和参数存储在不可编程非易失性存储器中，需要调试的程序和参数存储在可编程非易失性存储器中。本发明中，可编程非易失性存储器可以为一次性可编程非易失性存储器(OTP)和反复可编程非易失性存储器。本发明中，RF接收机初始化加载过程中，MCU控制Memory控制器将非易失性存储器中的数据复制到易失性存储器中，易失性存储器为MCU和DSP的数据和程序存储器。

如图3所示，本发明中的存储器具有多个总线接口和一个访存仲裁器。所述多个总线接口具有各自的宿主，其中一个总线接口的宿主为Memory控制器，各宿主具有不同的访存优先级。若只有一个宿主访问存储器时，那么该宿主与存储器连接进行读写操作。若同时有多个宿主访问存储器时，访存仲裁器将按照各宿主的优先级，将优先级高的宿主与存储器连接进行读写操作。在程序加载过程中，只有Memory控制器访问存储器。

综上所述，本发明提供的RF通信接收机数据流控制设备和相关方法，适合应用在射频通信接收机高度集成方案中，尤其是应用在音频广播接收机，也可用于射频通信发送机。

Claims

1.一种射频（RF）接收机数据流控制设备，集成在同一半导体器件上，包括：

RF模拟前端电路，用于接收模拟射频信号；

两个模数转换器（ADC），将模拟射频信号转换为数字信号；

一个数字信号处理器（DSP），用于数字信号处理，包括信道滤波、FM解调、立体声解码、RDS/RBDS解码等；

计算机旋转算法模块（Cordic核），是DSP的一个片内外围设备，产生正弦、余弦和正切函数；

两个数模转换器（DAC），将DSP处理后的数字信号转换为模拟信号输出；

一个串行控制接口，用于向MCU发送命令外，读写芯片内部的存储器，加载程序和数据；

一个微控制器（MCU），主要起控制作用，根据DSP的处理结果或串行接口发送的命令，经过简单运算后，产生各种控制信号用于控制RF模拟前端电路的工作模式和具体参数，或调整DSP的算法参数；

多个存储器，用于存储程序和处理过程中产生的数据；

一个存储器（Memory）控制器，用于控制各存储器之间的数据传输和数据加载。

2.根据权利要求1所述ADC，其特征在于：将RF模拟前端电路接收的模拟信号转换为数字信号，并进行抽取滤波。

3.根据权利要求1所述DAC，其特征在于：将DSP处理后的数字信号转换成模拟信号，并在转换之前进行插值滤波。

4.根据权利要求1所述的串行控制接口，其特征在于：可控制Memory控制器访问内部所有存储器，包括DSP、MCU的存储器，及片上其它存储器；可以向MCU发送命令，命令发送后向MCU发送中断请求，MCU根据接收的命令内容作相应的响应。

5.根据权利要求1所述的MCU，其特征在于：可控制Memory控制器在片上存储器之间进行数据传输；可访问DSP的数据存储器；控制模拟前端电路的工作；具有多个外部中断源，包括外部引脚中断、串行控制接口中断、DSP中断、Memory控制器中断。

6.根据权利要求1所述的DSP，其特征在于：所述数据存储器输入除了DSP处理的中间数据，可以是ADC抽取滤波后的数据，也可以是Cordic的输出；所述数据存储器输出可以是DAC插值滤波器的输入，也可以是Cordic的输入。

7.根据权利要求1所述的RF接收机数据流控制设备，其特征在于：ADC和DAC的转换速率是固定的；DSP的处理速度不是固定的，与具体算法程序相关。

8.根据权利要求1所述的RF接收机数据流控制设备，其特征在于：ADC通过向DSP发送中断的方式通知其数据转换完成；DSP通过向MCU发送中断的方式通知其数据处理完成；DSP处理完一组数据后将其本身待机，等待ADC转换完下一组新的数据后唤醒DSP继续处理新的数据。

9.根据权利要求1所述的多个存储器，其特征在于：所述多个存储器包括DSP的数据存储器和程序存储器、MCU的数据存储器和程序存储器及其它存储器；所述存储器具有多个总线接口和一个仲裁器。