TWI373732B - System and method for processing data in transmitting and receiving end of rfid system - Google Patents

System and method for processing data in transmitting and receiving end of rfid system Download PDF

Info

Publication number
TWI373732B
TWI373732B TW097143100A TW97143100A TWI373732B TW I373732 B TWI373732 B TW I373732B TW 097143100 A TW097143100 A TW 097143100A TW 97143100 A TW97143100 A TW 97143100A TW I373732 B TWI373732 B TW I373732B
Authority
TW
Taiwan
Prior art keywords
data
circuit
receiving
buffer circuit
processing
Prior art date
Application number
TW097143100A
Other languages
English (en)
Other versions
TW200923791A (en
Inventor
Chien Sheng Chen
Original Assignee
Mstar Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mstar Semiconductor Inc filed Critical Mstar Semiconductor Inc
Publication of TW200923791A publication Critical patent/TW200923791A/zh
Application granted granted Critical
Publication of TWI373732B publication Critical patent/TWI373732B/zh

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06KGRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K7/00Methods or arrangements for sensing record carriers, e.g. for reading patterns
    • G06K7/0008General problems related to the reading of electronic memory record carriers, independent of its reading method, e.g. power transfer

Landscapes

  • Engineering & Computer Science (AREA)
  • Artificial Intelligence (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Near-Field Transmission Systems (AREA)
  • Information Transfer Systems (AREA)
  • Mobile Radio Communication Systems (AREA)

Description

1373732 九、發明說明: , 【發明所屬之技術領域】 . 本發明係關於無線射頻識別(Radio Frequency Identification, RFID)系統’尤彳a-種於無線射頻識财、統之傳送端以及接收端 之間進行資料處理之裝置及其相關方法。 【先前技術】 • 無線射頻識別系統係為一種可操作於不同解下之短距通訊 系統’大致而言’無線射頻識別系統之運作係經由讀取一射頻訊 號以及傳遞資訊於-資訊處理裝置及—詢答機之間(例如一讀取 機⑽der)及-射頻識別標籤(RFIDtag)之間)來實現。其中,由射 賴別標_回覆之無線紐可雜純便進—步地傳 送至電腦上來進行分析處理。 • 鱗射賴別系統可以軟體或是硬_架構來加以實 作。傳統上,習知軟體無線射頻識別祕包含有—射頻前端電路 以及-微控制器(microcontr〇lunit,MCU),其中微控制器用以接 收由該射_端電路所傳送之㈣,並對這些_進行取樣以及 對取樣資料進行處理’而該射頻前端電路具有單一位元的數據傳 輸率(齡他—《^咖),這也同時意姆,微控制器需要在 此單一位元的數據傳輸率下對接收之資料進行取樣及處理,這會 導致習知軟體無線射頻識別系統的處理速度受限, ^ .,_ _ 】且品要使用 成本昂貴的微控制器。 1373732 另卜W的硬體無線射頻識㈣統需要整合硬體以便支援 所有不同種類的無線射頻墦別次 — 負°战別貝料,这亦導致了高昂的生產成本< 【發明内容】 一因^本發明的目的之-係提供_種具有設計雜及不需強大 運算效$之微控制ϋ的無線射頻識別系統。 依據本拥之-實_,其係揭露了—種無線射頻識別之資 料接收暨處_統。該無線射頻識別之資料接收暨處理系統包含 有:-射頻前端電路、一處理單元以及一緩衝電路。該射頻前端 電路接收-紙訊舰產生—接收·:該纽單元雛於該射 頻前端電路,用續婦收資料進行處理;至_緩衝電路,其 雛於該射頻前端電路以及該處理單元之間,用以緩賊接收資 料。於該射_端電路以及魏衝電路之間所傳送之麵為串列 資料’而於驗衝電路以及該處理單元之間所傳送之資料為平行 資料。 依據本發明之另一實施例,其係揭露了一種無線 資料接收暨處理系統。該無線射頻識別之資料接收暨處理1統包 含有:_處理單元、-射_端電路以及—緩衝。該處理= 元處理-倾以產生-處理後簡;該射頻前端電路耦接至該處 理單元’用來傳送該處理後資料;至於賴衝電路,餘接於該 6 『1373732 射頻前端電路以及該處理單元U以緩衝該處理後資料 該射頻前端電路以及該緩衝電路之間所傳送之·為串列資料、 、而於該緩衝·以及該處理單元之間所傳送之資料為平行資料。 _ 依據本發明之又另一實施例,其揭露了-種於-無線射頻識 別之資料接收暨處理系統中傳送以及處理資料之方法。該方法二 含有以下步驟:接收-串列資料流;提供—緩衝電路;將該串 • 資料儲存至該緩衝電路;提供一處理單元;以及將該緩衝電路中 之該串列資料以-平行資料之形式輪出至該處理單元。 依據本發明之更另-實施例,其係揭露了—種於—無線射頻 識別之資料歡賊理純中傳送以及處理資料之方法4方法 匕3有以下步驟.提供-處理單元;提供—緩衝電路;將該處理 單元之-平行㈣舰至魏衝電路;_平行龍儲存至該緩 φ 前路;以及將該緩衝電路内之資料以-串列資料之形式傳送。 【實施方式】 清參閱第1圖,第1圖所示為本發明第一實施例之無線射頻識 別系統100的示意圖。在本實施例中,無線射頻識別系統1〇〇包 含有(但不限於)一射頻前端電路120、一處理單元140以及一緩 衝電路130。射頻前端電路12〇係用以由一天線]1()接收一類比訊 號,而處理單元140可為一微控制器。在本實施例中,射頻前端 電路120會將由天線11〇所接收之類比訊號轉換成數位串列資 7 1373732 料,而射頻前端電路120具有單一位元的數據傳輸速率。當緩衝 • 電路130接收到數位串列資料時,緩衝電路130將會對此數位串 . 咐料進行緩衝處理,並接著將這些被緩衝處理之資料以平行資 料的形式傳送給處理單元140,如此-來,這會讓處理單元14〇 可擁有相較於習知技術而言較低之存取速率。 除此之外,如第!圖所示之無線射頻識別系統⑽可以讓資 • 料更有效率地傳輸。在本實施例中,處理單元Μ0會對平行資料 進行處理並將平行資料傳送給緩衝電路⑽,㈣頻前端電路12〇 以單-位元的數據傳輸率來存取緩衝電路13G内之資料的同時, 換言之’緩衝電路13G是以串_式„料傳送給射麟端電路 120。在本實施例中,因為設置了緩衝電路13〇,使得處理單元⑽ 相較於射頻前端電路120而言可擁有較低的存取速率。 為了節躲衝電路13G的儲存空間,在將數位串賴料儲存 攀魏衝電路13〇觸儲存單摘之前,會先進行㈣騎的動作, 緩衝電路130因此包含有-資料選擇電路來執行前述之資料筛選。 請參閱第2® ’第2®所示為本發明第二實施例之無線射頻 識別系統200的示意圖。為了簡明起見,第2圖與第i圖的部分 元件’如天線210、射頻前端電路220及處理單元24〇,具有相同 的功能與運作,在此便不再重複贅述。如第2圖所示,於緩^ 路230内包含有-資料選擇電路232以及一儲存單元w,其中資 8 1373732 接收由射頻前端電路22〇所傳送之數位串列資 科’此外,資料選擇電路232另接收一參考時脈: 衝電路230之資料會經㈣ 因此輸入至緩 行筛選並接著错存至儲存單元;;4 32 考時脈進 =;:__作頻率,舉例來說== 侧丨糸細為—高狀無軸_祕 所使用之參考時脈的頻率可為13.5嶋;此外+ 頻李亦可以是㈣無線射頻識別純之操作醉的分數倍, 也就是說’林發明之其他倾财,無線射_齡統獅内 亦可包含有-除頻器(未繪示)用以將無線射頻識別系統之 操作頻率除以-數值來產生所需之參考時脈。被選擇之資料接著 被儲存至儲存單元234之中,因此,僅有—部份的數位串列資料 會被儲存至儲存單元234之中’而藉由只儲存部分而非全部的數 位串列資料,儲存單元234所需之儲存容量可因而降低。
然而,若由射頻前端電路220傳遞之資料訊號因為不佳的工作 週期(duty cycle)而不穩定時,將會導致緩衝電路23〇内之資料 篩選運作產生問題,在這種情況下,可使用一閃控(str〇be)訊號 來提供一個穩定的訊號以便執行資料筛選運作。 請參閱第3圖,第3圖所示為根據本發明第三實施例之無線射 頻識別系統300的示意圖。如第3圖所示,無線射頻識別系統3〇〇 具有一天線310、一射頻前端電路320、一緩衝電路330 (包含一 9 ⑸3732 資料選擇電路332以及一 屮夕从.^ 保存早70 334)以及一處理單元340,昤 此之外,無線射頻識別系 疋40除 為一整數),扣接㈣有位元計數Β35〇(ν 及另外接收-參考時脈。㈣電路320傳遞之數位串列資料以
例中,參考時脈的頻率可以為無線射頻識別 別系統300二二個分數倍°當無__ 會佔有一個正常的方波訊號ns時二訊號可能只 L , J、邛刀,因此N位元計數器350
貞舰時之數位串列資料並據此產生一閃控訊號,也就是說,N 引^十數器350可辨認數位串列資料的起始位置並且偵測數位串 貝料以產生-閃控訊號。之後,當閃控訊號輸入至資料選擇電 路332時,資料選擇電路332即可依據閃控訊號來正確地選出需 餘存之數位串列資料。 。。在本發明的其他實關中,緩衝電路可以運用―環形數位緩衝 器(circulardigital buffer)來加以實作。請參閱第4圖,第4圖所 不為本發明第四實施例之無線射頻識別系統4〇〇的示意圖。如第4 圖所示,無線射頻識別系統400具有一天線41〇、一射頻前端電路 42〇、一處理單元440以及一 Ν位元計數器450。在本實施例中, 無線射頻識別系統400更包含有一環形數位緩衝器46〇,其包含有 儲存單元465、一讀取控制電路462、一寫入控制電路468以及 一旗標(flag)產生器470。讀取控制電路462以及寫入控制電路 1373732 468係分別對儲存單元465執行資料讀取操作以及資料寫入操作。 在本實施例中’旗標產生器470接收由N位元計數器45〇所輸 出之閃控訊號並據此設定一旗標。當緩衝電路46〇為環形數位緩& 衝器時’在先前被緩衝的資料被讀取並傳遞至處理單元44〇之前, 新的資料將不會被寫入至環形數位緩衝器46〇來覆寫尚未輸出的 資料。在閃控訊號產生之前,旗標一開始時並未設定,且此時寫 入控制電路468之一起始寫入位址係相同於讀取控制電路462之 一起始讀取位址。在此情況下,當N位元計數器450開始傳遞數 位串列資料以及閃控訊號至寫入控制電路468以及旗標產生器 470時’寫入控制電路會將資料寫入至儲存單元465的該起始 寫入位址(如前所述,此起始寫入位址係與起始讀取位址相同), 在此同時,旗標產生器470亦會設置旗標。一旦旗標設定之後, 當寫入位址再度相同於讀取位址時,寫入控制電路468將不會再 把新的資料寫至儲存單元465之中,以避免尚未被讀取之資料被 新的資料覆寫。 換句話說,當旗標產生器470根據閃控訊號而設定了旗標之 後’寫入控制電路468之一寫入位址即不會超越讀取控制電路462 的讀取位址’這意味著只有在資料已經被傳送至處理單元440之 後,這些被傳送過的資料才有可能被覆寫。在本實施例中,旗標 產生器470可以由一 D型正反器來加以實施。 Π 叩3732 請同時參照第5圖以及第1圖,第5圓所示為第】圖所示之無 、練射頻識別之資料接收暨處理系統⑽之—第—操作實施例的流 、 程圖。請注意到,倘若實質上可達到相同的結果,並不一定需要 遵科5 之翁巾的步_序來依序進行。核程包含有 以下步驟: 步驟502·•經由一天線接收一類比訊號。 • 步驟503:處理該類比訊號以產生數位串列資料。 步驟504:將數位串列資料儲存至一緩衝電路。 步驟506:將緩衝電路中之數位串列資料以一平行資料之形式 輸出至一處理單元。 然而,前述之揭露僅為概要說明,亦可根據設計需求加入其他 的步驟。舉例來說,請同時參照第5圖以及第2圖,對於無線射 藝賴別系統200而言’在執行步驟5〇4時,無線射頻識別系統23〇 係使用一資料選擇電路232,以根據一參考時脈來產生一選擇資 料。在本實施例中,無線射頻識別系統2〇〇於步驟5〇6時僅需儲 存該選擇資料。藉此。無線射頻識別系統2〇〇之儲存單元幻4其 儲存容量的需求可因此減少。 、 請同時參照第.5圖以及第3圖、第4圖,對照第3圖與第*圖 所不之無線射頻識別系統3〇〇、4〇〇,為避免由於射頻前端電路(射 頻前端電路320、420)可能由於不佳的工作週期而輸出品質不佳 12 !373732 的資料而使得後續緩衝電路中資料篩選機制無法正常運作,可藉 由一 N位元計數器(350、450)來偵測並處理射頻前端電路42〇所 輪出的數位串列資料並據此產生閃控訊號。藉此來確保緩衝電路 33〇的效能。 請繼續參照第4圖,於本發明之一第四實施例中,亦可使用一 環形數位緩衝器460,藉由使用旗標產生器47〇,在產生該閃控訊 • 號以正確地將該數位串列資料儲存至緩衝電路400。也就是說,對 照第5圖之流程圖,在步驟504時,無線射頻識別系統4〇〇可先 藉由N位元計數器450產生閃控訊號,並於閃控訊號產生時經由 -旗標產生器470設定-旗標。藉此,當旗標產生器47〇根據閃 控訊號而設定了旗標之後,寫入控制電路468之一寫入位址即不 會超越讀取控制電路462的讀取位址,以避免尚未被讀取之資料 被新的資料覆寫而產生錯誤。 參 請注意’前述之揭紐狀·之用而非本發_限制條件, 也就是說,任何使用緩衝電路來促使微控制器之存取速率低於射 頻前端電路之存取速率的無線射頻識別系統皆屬於本發明的麟 之中’而熟習此項技藝之人士應可輕易地根據前述揭露來進行相 關設計變化以達到相同目的,而這些設計變化均隸屬本發明的範 鳴。 此外,本發明亦可支援不同位元率⑽咖)之處理單元:例 叫 3732 如說:本發明可使用8位元、16位元或32位元的處理單元。除此 之外,本發明亦可支援所有不同種類的無線射頻識別系統,如使 用不同編碼以及解碼方法(如非歸零(n〇n-return-to-zero )碼、曼 徹斯特(Manchester)碼、副載波(sub_Carrier)曼徹斯特碼、單 極性歸零(UnipolarRZ)碼、差動雙相(differential bi-phase)碼、 米勒(Miller)碼、變形米勒(M〇(jified Miller)碼以及差動碼 (differential coding)等等)的無線射頻識別系統。 相較於習知技術,藉由一個處於一射頻前端電路以及一處理 單元之間的緩衝電路,本發明提供一種更具優越效能的無線射頻 識別系統,且此系統亦可降低使用在處理單元的成本。 以上所述僅為本發明之較佳實施例,凡依本發明申請專利範 圍所做之均等變化與修飾,皆應屬本發明之涵蓋範圍。 【圖式簡單說明】 第1圖為本發明無線射賴別系統之第—實關的示意圖。 第2圖為本發明無線射頻識別系統之第二實施綱示意圖。 第3圖為本發明無線軸酬系統之第三實施綱示意圖。 第4圖為本發明無線射頻識別系統之細實施例的示意圖。 第5圖為第1圖所示之無線射頻識別之資料接收暨處理系統之一 第一操作實施例的流程圖。 1373732
【主要元件符號說明】 100、200、300、400 無線射頻識別系統 110、210、310、410 天線 120、220、320、420 射頻前端電路 130、230、330 緩衝電路 140、240、340、440 處理單元 232 > 332 資料選擇電路 234 > 334'465 儲存單元 350'450 N位元計數器 462 讀取控制電路 468 寫入控制電路 470 旗標產生器 502〜506 步驟 15

Claims (1)

101年6月4日修正替換頁 _、申請專利範圍: 一種資料接忮及處理系統,其包含有: 射頻别端電路,用以接收一類比訊號並產生一接收資料; 處理單兀,耗接至該射頻前端電路,用以處理該接收資料 以及 緩衝電路’接於該射頻前端桃以及贿理單元之間,用 以緩衝該接收資料,包含有: 資料選擇電路’用以根據一參考時脈來選擇該接收資 料以產生一選擇資料;以及 一儲存單元,耦接至該資料選擇電路,用以儲存該選擇 資料; 其:於該射頻前端電路以及該緩衝電路之間所傳送之資料為串 列資料,而於該緩衝電路以及該處理單元之間所傳送之資料為 平行資料。 2. 如申睛專利範圍第j項所述之資料接收及處理系統,其另包含 有: ’、 閃控(strobe)訊號產生器,耦接於該射頻前端電路以及該 緩衝電路之間,用以根據該接收資料以及一參考時脈來 產生一閃控訊號。 3. 如申請專利賴第2項所述之#料接收及處理魏,其中閃控 訊號產生器包含有: 1373732 101年6月4曰修正替換頁 一 N位元計數器,用以根據該接收資料以及該參考時脈來產 生該閃控訊號。 4.如申請專利範圍第2項所述之資料接收及處理系統,其中該緩 衝電路係為一環形數位緩衝電路(circular digital buffer),其包 含有: 一儲存單元; 一旗標產生器(flag generator),用以接收該閃控訊號,並於該 閃控訊號被產生時設定一旗標; 一寫入控制電路,搞接至該儲存單元以及該旗標產生器,用 以接收該接收資料以及該閃控訊號,並用以產生一寫入 位址,並根據該旗標之設定以及該閃控訊號來選取該接 收資料並寫入該储存單元;以及 一讀取控制電路,耦接至該儲存單元,用以產生一讀取位址; 其中在該標籤被設定之後,當該寫入位址與該讀取位址相同 時,該接收資料並不會被寫入至該儲存單元。 5·如申請專利範圍第i項所述之資料接收及處理系統,其中該處 理單元之一位元率(bitrate)係為8位元、16位元或32位元。 6·如申請專利範圍第丨撕述之資料接收及處理系統係為一無線 射賴別(RadioFrequencyidentiflcati〇n RFID)之資料接收及 處理系統。 n 1〇1年6月4日修正替換苜 /. 一種資料接收及處理系統,其包含有:~~~~ -—1- 一射頻前端電路,用以接收一類比訊號並產生一接收資料; —處理單元,耦接至該射頻前端電路,用以處理該接收資料; 一緩衝電路,耦接於該射頻前端電路以及該處理單元之間用 以緩衝該接收資料;以及 一閃控(strobe)訊號產生器,耦接於該射頻前端電路以及該緩 衝電路之間’用以根據該接收資料以及一參考時脈來產 生一閃控訊號; 其中於該射頻前端電路以及該緩衝電路之間所傳送之資料為串列 資料,而於該緩衝電路以及該處理單元之間所傳送之資料為平 行資料。 8. 如申請專利範圍第7項所述之資料接收及處理系統,其中閃控 訊號產生器包含有: 一N位元計數器,用以根據該接收資料以及該參考時脈來產 生該閃控訊號。 9. 如申請專利範圍第7項所述之資料接收及處理系統,其中該緩 衝電路係為一環形數位緩衝電路(circular digital buffer ),其包 含有: 一儲存單元; 一旗標產生器(flaggenerator),用以接收該閃控訊號,並於該 閃控訊號被產生時設定一旗標; 1373732 101年6月4曰修正替換頁 一寫入控制電路,輕接至該儲存單元以及該旗標產生器,用 以接收該接收資料以及該閃控訊號,並用以產生一寫入 位址,並根據該旗標之設定以及該閃控訊號來選取該接 收資料並寫入該儲存單元;以及 . 一項取控制電路,輕接至該儲存單元’用以產生一讀取位址; 其中在該標籤被設定之後,當該寫入位址與該讀取位址相同 * 時,該接收資料並不會被寫入至該儲存單元。 10. 如申請專利範圍第7項所述之資料接收及處理系統,其中該處 鲁 理單7G之一位元率(bitrate)係為8位元、16位元或32位元。 11. 如申請專利範圍第7項所述之資料接收及處理系統係為一無 線射頻谶別(Radio Frequency Identification,RFID )之資料接收 及處理系統。 12. —種無線射頻識別(Racjj〇 FrequenCy identification,RFID)之 春 資料接收及處理系統,其包含有: 一射頻前端電路,用以接收一類比訊號並產生一接收資料; 一處理單元,耦接至該射頻前端電路,用以處理該接收資料; 以及 一緩衝電路,耦接於該射頻前端電路以及該處理單元之間,用 , 以緩衝該接收資料; 其中於該射頻前端電路以及該緩衝電路之間所傳送之資料為串 19 1373732 抑次,, 1〇1年6月4日修正替換頁 歹貝料,而於該緩衝電路以及該處理單元 平行資料。 ' A如申請專利範圍帛12項所述之無線射頻識別之資料接收及處 理系統,另包含有: 4控(stiObe)訊號產生H ’输於蹄頻前端電路以及該 緩衝電路之間,用以根據該接收資料以及一參考時脈來 產生一閃控訊號; 以及該緩衝電路包含有: 一資料選擇電路’用以根據一參考時脈來選擇該接收資料 以產生一選擇資料;以及 儲存單元,辆接至該資料選擇電路,用以儲存該選擇資 料。 H.如申請專利範圍帛12項所述之無線射頻識別之資料接收及處 理系統’另包含有: 一閃控(strobe)訊號產生器,耦接於該射頻前端電路以及該緩 衝電路之間,用以根據該接收資料以及一參考時脈來產生一 閃控訊號,包含有: 一 N位元計數器,用以根據該接收資料以及該參考時脈來產 生該閃控訊號。 15.如申請專利範圍第12項所述之無線射頻識別之資料接收及處 20 1^/3732 101年6月4日修正替換頁 理系統,另包含有: --- 一閃控(strobe)訊號產生器,耦接於該射頻前端電路以及該緩 衝電路之間,用以根據該接收資料以及一參考時脈來產生一 閃控訊號; 以及該緩衝電路係為一環形數位緩衝電路(circular digital buffer),其包含有: 一儲存單元; 一旗標產生器(flaggenerator),用以接收該閃控訊號,並 於該閃控訊號被產生時設定一旗標; 一寫入控制電路,耦接至該儲存單元以及該旗標產生器,用 以接收該接收資料以及該閃控訊號,並用以產生一寫入 位址,並根據該旗標之設定以及該閃控訊號來選取該接 收資料並寫入該儲存單元;以及 一讀取控制電路,箱接至該儲存單元,用以產生一讀取位址; 其中在該標籤被設定之後,當該寫入位址與該讀取位址相同 時,該接收資料並不會被寫入至該儲存單元。 16.如申請專利範圍第12項所述之無線射頻識別之資料接收及處 理系統’其中該處理單元之一位元率⑽咖)係為8位元、 16位元或32位元。 17. —種資料傳送及處理系統,其包含有: 一處理單元,用以處理一資料以產生一處理後資料; 21 1373732 101年6月4曰修正替換頁 用以^送該處 一射頻前端電路,耦接至該處理單元 以及 -環形數位緩衝電路,耗接至該射頻前端電路以及該處理單 元,用以緩衝該處理後資料; 其中於4射頻^ 電路以及該環形數位緩衝電路之間所傳送之 貨料為串列資料’而於該環形數位緩衝電路以及該處理單元 間所傳送之資料為平行資料。 18.如申睛專利範圍帛17項所述之資料傳送及處理系、统,其中該 處理單元之一位元率為8位元、16位元或32位元。 5 !9.如申請專利範圍第17項所述之資料接收及處理系統係為一無 線射頻識別(Radio Frequency identiflcati〇n,mD )之資料接‘收 20. —種無線射頻識別之資料傳送及處理系統,其包含有: 〆處理單元’用以處理—資料以產生__處理後資料; 〆射頻前端電路,耦接至該處理單元,用以傳送該處理後資 以及 胃 用以緩 緩衝電路,耦接至該射頻前端電路以及該處理單元, 衝該處理後資料; 其中於該射頻前端電路以及該緩衝電路之間所傳送之資 列資料,而於該緩衝電路以及該處理單元之間所傳送之資料為 22 1373732 平行資料。 L101年6月4日修正替換頁 乩如申請專利範圍第2〇項所述之無線射頻識別之資料傳送及處 理糸統’其中該處理單元之—位元率為8位元、Μ位元或% 位元。 22. —種資料接收及處理方法,包含有: 接收一串列資料; 提供一緩衝電路; 將該串列資料儲存至該緩衝電路,包含; 根據-參考時脈來選擇該串列資料以產生一選擇資料;以 及 儲存該選擇資料提供一處理單元;以及 將該緩衝電路中之該串列資料流以一平行資料之形式輸出至該 處理單元。 23. 如申請專利範圍帛22項所述之方法,其中將該串列資料儲存 至該緩衝電路之步驟另包含有: 根據該串列資料流以及一參考時脈產生一閃控訊號。 24. 如申明專利範圍第23項所述之方法,其中將該串列資料儲存 至該緩衝電路之步驟另包含有: 當3亥閃控訊?虎被產生時’設定一旗標; 23 1373732 101年6月4日修正替換頁 產生一寫入位址;以及 產生一讀取位址; 其中在該旗標被設定之後,當該寫入位址與該讀取位址相同 時,該接收資料並不會被寫入至該儲存單元。 25. 如申請專利範圍第22項所述之方法,其中該處理單元之一位 元率(bitrate)係為8位元、16位元或32位元。 26. 如申凊專利範圍第22項所述之資料接收及處理方法係為一無 線射頻識別(Radio Frequency Identification,IOTD)之資料接收 及處理方法。 27. —種資料接收及處理方法,包含有: 接收一串列資料; 提供一緩衝電路;
將該串列資料儲存至該缓衝電路,包含: 根據該串列資料流以及一參考時脈產生一閃控$麥. 提供一處理單元;以及 ’ 資料之形式輸出至該 將該緩衝電珞中之該串列資料流以一平行 處理單元。 28.如申請專利範圍帛27 _述之方法,其中將該串列資料儲存 至該緩衝電路之步驟另包含有: y : 24 1373732 101年6月4日修正替換頁 當該閃控訊號被產生時,設定一旗標; 一~~ - 產生一寫入位址;以及 產生一讀取位址; 其中在該旗標被設定之後,當該寫入位址與該讀取位址相同 時’該接收資料並不會被寫入至該儲存單元。 29. 如申請專利範圍第27項所述之方法,其中該處理單元之一位 元率(bitrate)係為8位元、16位元或32位元。 30. 如申請專利範圍第27項所述之資料接收及處理方法係為一無 線射頻識別(Radio Frequency Identification,RFH))之資料接收 及處理方法。 31. —種用於一無線射頻識別系統之資料接收及處理方法,包含 有: 3 接收一串列資料; 提供-緩#® 將該串列資料儲存至該緩衝電路; 提供一處理單元;以及 將該緩衝電路中之該串列資料流以一平行資料之形式輪出至該 處理單元。 Λ < 32.如申請專利範圍第31項所述之方法,其中將該串列資料儲存 25 ^/3732 至該緩衝冑路之步&含冑: 匕01年6月4日^ 根據該串列資料流以及-參切脈產生一閃控訊號; 根據該閃控訊號來選擇該串列資料流以產生一選擇資料;以及 儲存該選擇資料。 33. 如申請專利範圍第31項所述之方法,其中將該串列資料儲存 至該緩衝電路之步驟另包含有: 根據該串列資料流以及一參考時脈產生一閃控訊號; 當該閃控訊號被產生時,設定一旗標; 產生一寫入位址;以及 產生一讀取位址; 其中在§玄旗標被設定之後’當該寫入位址與該讀取位址相同 時,該接收資料並不會被寫入至該儲存單元。 34. 如申請專利範圍第31項所述之方法,其中該處理單元之一位 元率(bit rate)係為8位元、16位元或32位元。 十一、圖式: 26
TW097143100A 2007-11-27 2008-11-07 System and method for processing data in transmitting and receiving end of rfid system TWI373732B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/946,036 US7567190B2 (en) 2007-11-27 2007-11-27 Apparatus and method for processing data in transmitting and receiving end of RFID system

Publications (2)

Publication Number Publication Date
TW200923791A TW200923791A (en) 2009-06-01
TWI373732B true TWI373732B (en) 2012-10-01

Family

ID=40669197

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097143100A TWI373732B (en) 2007-11-27 2008-11-07 System and method for processing data in transmitting and receiving end of rfid system

Country Status (3)

Country Link
US (1) US7567190B2 (zh)
CN (1) CN101520835B (zh)
TW (1) TWI373732B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102970740A (zh) * 2012-11-02 2013-03-13 长沙景嘉微电子股份有限公司 射频通信接收机中的数据流控制设备和相关方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0804859B1 (en) * 1995-11-20 2004-05-26 Koninklijke Philips Electronics N.V. System, method and communication station for voice and non-voice communication
US6201843B1 (en) * 1999-02-25 2001-03-13 L-3 Communications, Inc. Rapid acquisition dispersive channel receiver integrated circuit
US7010061B2 (en) * 1999-12-30 2006-03-07 Infineon Technologies Ag Configurable all-digital coherent demodulator system for spread spectrum applications
US7954128B2 (en) * 2005-02-11 2011-05-31 Time Warner Cable Inc. Methods and apparatus for variable delay compensation in networks

Also Published As

Publication number Publication date
CN101520835A (zh) 2009-09-02
US20090134976A1 (en) 2009-05-28
CN101520835B (zh) 2012-01-11
US7567190B2 (en) 2009-07-28
TW200923791A (en) 2009-06-01

Similar Documents

Publication Publication Date Title
TWI298229B (en) Methods and apparatus for multiple bit rate serial communication
US7631118B2 (en) Lane to lane deskewing via non-data symbol processing for a serial point to point link
US9429980B2 (en) Flexible clocking for audio sample rate converter in a USB system
US9524209B2 (en) Methods of computer memory access and computer memory error correction
KR20230073209A (ko) 시스템 전력 관리 인터페이스 (spmi) 시스템에서의 확장된 기능 데이터그램
US10643352B2 (en) Vertex split connectivity prediction for improved progressive mesh compression
WO2018038942A1 (en) Flipped bits for error detection and correction for symbol transition clocking transcoding
JP2002141808A (ja) データ転送制御装置及び電子機器
TWI373732B (en) System and method for processing data in transmitting and receiving end of rfid system
US20230375610A1 (en) Systems and techniques for line diagnostics
US20110307722A1 (en) Reducing power consumption in clock and data recovery systems
TW200417868A (en) Circuit structure of separated serial ATA physical layer and signal encoding method
US10692248B2 (en) Increased density of batches for improved progressive mesh compression
TW200531467A (en) Receiver symbol alignment for a serial point to point link
US20230239256A1 (en) Wide Elastic Buffer
US10496568B2 (en) Technique for RFFE and SPMI register-0 write datagram functional extension
US9509338B2 (en) Apparatus and method for processing data
KR102161735B1 (ko) 펄스폭 변조 데이터 복원 장치 및 이의 구동 방법
US10511397B2 (en) Virtual general purpose input/output (GPIO) (VGI) over a time division multiplex (TDM) bus
US20200153593A1 (en) Reducing latency on long distance point-to-point links
CN107290736B (zh) 信号处理装置及超声信号处理系统
JP5298174B2 (ja) 均衡の取れた非バイナリのq−ary出力シンボルシーケンスを生成する符号器を備えるシステム及び符号器の動作方法
CN111788607A (zh) 用于改进的渐进网格压缩的批次密度增加
US20230254108A1 (en) System and method for efficient transition encoding
US20100079251A1 (en) Frame processing circuit