KR20230073209A

KR20230073209A - 시스템 전력 관리 인터페이스 (spmi) 시스템에서의 확장된 기능 데이터그램

Info

Publication number: KR20230073209A
Application number: KR1020237010165A
Authority: KR
Inventors: 랄란 지 미쉬라; 나빈 쿠마르 나랄라; 리차드 도미닉 위트펠트; 크리스토퍼 콩 이 춘
Original assignee: 퀄컴 인코포레이티드
Priority date: 2020-09-30
Filing date: 2021-08-04
Publication date: 2023-05-25
Also published as: US11334134B2; US20220100248A1; CN116075814A; WO2022072059A1; TW202215259A; BR112023004665A2; EP4189549A1; EP4189549B1

Abstract

시스템 전력 관리 인터페이스 (SPMI) 시스템에서의 확장된 기능 데이터그램들은, 슬레이브가 SPMI 시스템과 연관된 더 많은 수의 마스터들 (예를 들어, 4개 초과) 을 어드레싱하기 위해 확장된 기능 데이터그램을 사용할 수 있도록 한다. 더욱이, 어드레싱은 데이터그램이 다중 마스터들에 동시에 브로드캐스트될 수 있도록 할 수도 있다. 또한, 마스터 어드레싱이 표준 SPMI 포맷 이외의 것임을 시그널링함으로써, 데이터그램의 어드레스 및 페이로드의 성질이 SPMI 표준이 일반적으로 허용하는 것보다 더 많은 양의 데이터를 핸들링하도록 달라질 수도 있다.

Description

시스템 전력 관리 인터페이스 (SPMI) 시스템에서의 확장된 기능 데이터그램

본 출원은 2020 년 9 월 30 일 출원되고 명칭이 "EXPANDED FUNCTION DATAGRAM IN A SYSTEM POWER MANAGEMENT INTERFACE (SPMI) SYSTEM" 인 미국 특허출원 제 17/037,984 호에 대한 우선권을 주장하며, 이는 그 전부가 본 명세서에 참조로 통합된다.

개시 분야

본 개시의 기술은 전력 관리 인터페이스 버스를 제어하는 것에 관한 것으로, 특히 시스템 전력 관리 인터페이스 (system power management interface; SPMI) 버스를 제어하는 것에 관한 것이다.

현대 사회에서 컴퓨팅 디바이스들은 아주 많다. 컴퓨팅 디바이스들의 급증은 적어도 부분적으로 스마트 폰들과 같은 모바일 컴퓨팅 디바이스들의 등장에 기인할 수 있다. 컴퓨팅 디바이스들은 종종 컴퓨팅 디바이스들에 대한 특정 기능들을 수행하는 상이한 특수화된 집적 회로들 (IC들) 에 의존한다. 하나 이상의 IC 가 존재할 때, IC들이 서로 통신할 수도 있는 수락된 프로토콜 또는 표준이 있어야 한다. IC들은 이들이 수행할 수 있는 태스크들에 특수화될 수도 있는 것처럼 특화된 프로토콜들이 또한 생성되었다. 하나의 이러한 프로토콜은 MIPI 얼라이언스(Alliance) 에 의해 제시된 시스템 전력 관리 인터페이스 (SPMI) 이다.

상세한 설명에서 개시된 양태들은 시스템 전력 관리 인터페이스 (SPMI) 시스템에서의 확장된 기능 데이터그램들을 포함한다. 특히, 슬레이브는 SPMI 시스템과 연관된 더 많은 수의 마스터들 (예를 들어, 4개 초과) 을 어드레싱하기 위해 확장된 기능 데이터그램을 사용할 수도 있다. 더욱이, 어드레싱은 데이터그램이 다중 마스터들에 동시에 브로드캐스트될 수 있도록 할 수도 있다. 또한, 마스터 어드레싱이 표준 SPMI 포맷 이외의 것임을 시그널링함으로써, 데이터그램의 어드레스 및 페이로드의 성질이 SPMI 표준이 일반적으로 허용하는 것보다 더 많은 양의 데이터를 핸들링하도록 달라질 수도 있다. 이러한 확장된 데이터그램 기능성은 레이턴시를 감소시키고 SPMI 시스템 내의 전반적인 성능을 개선할 수도 있다.

이와 관련하여, 일 양태에서, 집적 회로 (IC) 가 개시된다. IC 는 2-와이어 전력 관리 버스에 커플링된 버스 인터페이스를 포함한다. IC 는 또한 버스 인터페이스에 커플링된 제어 회로를 포함한다. 제어 회로는 커맨드 프레임을 포함하는 데이터그램을 형성하도록 구성된다. 커맨드 프레임은 제 1 그룹의 마스터들 기능, 제 2 그룹의 마스터들 기능, 또는 브로드캐스트 기능 중 하나를 표시하는 제 1 의 2 비트를 포함한다. 커맨드 프레임은 또한 제 1 그룹의 마스터들 내의 제 1 마스터의 제 1 어드레스 및 제 2 그룹의 마스터들 내의 제 2 마스터의 제 2 어드레스를 표시하는 제 2 의 2 비트를 포함한다. 커맨드 프레임은 또한 커맨드 구조를 포함한다.

다른 양태에서, IC 가 개시된다. IC 는 2-와이어 전력 관리 버스에 커플링된 버스 인터페이스를 포함한다. IC 는 또한 버스 인터페이스에 커플링된 제어 회로를 포함한다. 제어 회로는 버스 인터페이스를 통해 데이터그램을 수신하도록 구성된다. 데이터그램은 제 1 그룹의 마스터들 기능, 제 2 그룹의 마스터들 기능, 또는 브로드캐스트 기능 중 하나를 표시하는 제 1 의 2 비트를 포함한다. 데이터그램은 또한 제 1 그룹의 마스터들 내의 제 1 마스터의 제 1 어드레스 및 제 2 그룹의 마스터들 내의 제 2 마스터의 제 2 어드레스를 표시하는 제 2 의 2 비트를 포함한다. 데이트그램은 또한 커맨드 구조를 포함한다.

다른 양태에서, 전력 관리 서브시스템이 개시된다. 전력 관리 서브시스템은 2-와이어 전력 관리 버스를 포함한다. 전력 관리 서브시스템은 또한 제 1 IC 를 포함한다. 제 1 IC 는 2-와이어 전력 관리 버스에 커플링된 슬레이브 버스 인터페이스를 포함한다. 제 1 IC 는 또한 슬레이브 버스 인터페이스에 커플링된 슬레이브 제어 회로를 포함한다. 슬레이브 제어 회로는 커맨드 프레임을 포함하는 데이터그램을 형성하도록 구성된다. 커맨드 프레임은 제 1 그룹의 마스터들 기능, 제 2 그룹의 마스터들 기능, 또는 브로드캐스트 기능 중 하나를 표시하는 제 1 의 2 비트를 포함한다. 커맨드 프레임은 또한 제 1 그룹의 마스터들 내의 제 1 마스터의 제 1 어드레스 및 제 2 그룹의 마스터들 내의 제 2 마스터의 제 2 어드레스를 표시하는 제 2 의 2 비트를 포함한다. 커맨드 프레임은 또한 커맨드 구조를 포함한다. 전력 관리 서브시스템은 또한 제 2 IC 를 포함한다. 제 2 IC 는 2-와이어 전력 관리 버스에 커플링된 마스터 버스 인터페이스를 포함한다. 제 2 IC 는 또한 마스터 버스 인터페이스에 커플링된 마스터 제어 회로를 포함한다. 마스터 제어 회로는 마스터 버스 인터페이스를 통해 데이터그램을 수신하도록 구성된다.

도 1 은 시스템 전력 관리 인터페이스 (SPMI) 버스를 포함하는 연관된 버스들을 내부에 갖는 예시적인 컴퓨팅 디바이스의 블록 다이어그램이다.
도 2 는 SPMI 버스에 어태치된 다중 마스터들 및 다중 슬레이브들을 포함하는 SPMI 서브시스템의 블록 다이어그램이다.
도 3 은 마스터 및 슬레이브를 위한 SPMI 버스의 데이터 라인에 대한 입력/출력 요건들의 개략적인 다이어그램이다.
도 4 는 마스터 및 슬레이브를 위한 SPMI 버스의 클록 라인에 대한 입력/출력 요건들의 개략적인 다이어그램이다.
도 5 는 SPMI 프로토콜에 따른 종래의 마스터 판독 및 마스터 기입 데이터그램들을 나타내는 표이다.
도 6 은 예시적인 가능한 부가 기능들뿐만 아니라 확장된 기능성을 제공하기 위해 본 개시에 따라 수정되는 SPMI 데이터그램의 비트들을 도시한다.
도 7 은 본 개시내용의 확장된 기능성에 의해 가능하게 되는 4개 초과의 마스터를 갖는 SPMI 서브시스템의 블록 다이어그램이다.
도 8 은 본 개시의 예시적인 양태들에 따른 제 1 그룹의 마스터들로 지향된 확장된 기능 마스터 판독 및 마스터 기입 데이터그램들을 도시한다.
도 9 는 본 개시의 예시적인 양태들에 따른 제 2 그룹의 마스터들로 지향된 확장된 기능 마스터 판독 및 마스터 기입 데이터그램들을 도시한다.
도 10 은 본 개시의 예시적인 양태들에 따른 모든 마스터들로 지향된 확장된 기능 브로드캐스트 마스터 기입 데이터그램을 도시한다.
도 11 은 사용할 데이터그램들의 타입이 무엇인지를 결정할 때 슬레이브에 의한 판정 프로세스의 플로우챠트이다.

이제 도면들을 참조하여, 본 개시의 몇몇 예시적인 양태들이 설명된다. 단어 "예시적인" 은 본 명세서에서 "예, 실례, 또는 예시의 역할을 하는 것" 을 의미하도록 사용된다. "예시적인" 것으로서 본 명세서에서 설명된 임의의 양태는 다른 양태들에 비해 반드시 선호되거나 유리한 것으로서 해석될 필요는 없다.

데이터그램이 확장된 기능성을 허용하도록 어떻게 수정되는지에 대한 세부사항들을 어드레싱하기 전에, SPMI 시스템을 갖는 모바일 단말기의 개관 뿐만 아니라 그러한 SPMI 시스템 내의 마스터 및 슬레이브에 관한 상세들이 도 1 내지 도 4 를 참조하여 제공된다. SPMI 시스템의 종래의 데이터그램은 본 개시에 의해 제공된 확장된 기능들에 컨텍스트를 제공하기 위해 도 5 에 제공되며, 이에 대한 논의는 도 6 을 참조하여 하기에서 시작된다.

도 1 은 본 개시의 확장된 기능 데이터그램들을 사용할 수도 있는 SPMI 시스템 (때때로 모바일 단말기의 더 큰 시스템 내에 있기 때문에 서브시스템이라고도 지칭됨) 을 포함할 수도 있는 스마트폰, 모바일 컴퓨팅 디바이스 태블릿 등과 같은 예시적인 모바일 단말기 (100) 의 시스템-레벨 블록 다이어그램이다. 계속해서 도 1 을 참조하면, 모바일 단말기 (100) 는 UFS (universal flash storage) 버스(108) 를 통해 대용량 저장 엘리먼트 (106) 와 통신하는 애플리케이션 프로세서 (104)(때때로 호스트로 지칭됨) 를 포함한다. 애플리케이션 프로세서 (104) 는 또한 디스플레이 시리얼 인터페이스 (DSI) 버스 (112) 를 통해 디스플레이 (110) 에 그리고 카메라 시리얼 인터페이스 (CSI) 버스 (116) 를 통해 카메라 (114) 에 연결될 수도 있다. 마이크로폰 (118), 스피커 (120), 및 오디오 코덱 (122) 과 같은 다양한 오디오 엘리먼트들은 시리얼 저-전력 인터칩 멀티미디어 버스 (serial low-power interchip multimedia bus; SLIMbus)(124) 를 통해 애플리케이션 프로세서 (104) 에 커플링될 수도 있다. 부가적으로, 오디오 엘리먼트들은 사운드와이어 (SOUNDWIRE) 버스 (126) 를 통해 서로 통신할 수도 있다. 모뎀 (128) 은 또한 SLIMbus (124) 및/또는 사운드와이어 버스 (126) 에 커플링될 수도 있다. 모뎀 (128) 은 또한 주변 컴포넌트 인터커넥트 (peripheral component interconnect; PCI) 또는 PCI 익스프레스 (PCI express; PCIE) 버스 (130) 및/또는 SPMI 버스(132) 를 통해 애플리케이션 프로세서 (104) 에 연결될 수도 있다. SPMI 버스 (132) 는 클록 라인 및 데이터 라인 (도 1 에 도시되지 않음) 을 포함하는 2-와이어 버스일 수도 있다. 가장 간단하게, SPMI 는 호스트로부터의 전압 레귤레이터들을 제어하고 PMIC (136) 로부터 다시 전압 증가 및 감소를 통신하기 위해 호스트와 전력 관리 집적 회로 (예를 들어, 하기에 설명되는 PMIC (136)) 사이에서 통신하기 위한 프로토콜이다.

도 1 을 계속 참조하면, SPMI 버스 (132) 는 또한 로컬 영역 네트워크 (LAN 또는 WLAN) IC (LAN IC 또는 WLAN IC)(134), 전력 관리 집적 회로 (PMIC)(136), 컴패니언 IC (때때로 브리지 칩으로 지칭됨)(138), 및 무선 주파수 IC (RFIC)(140) 에 커플링될 수도 있다. 예시적인 양태들에서, 이들 IC들 중 하나 이상은 마스터들 또는 슬레이브들일 수도 있다. SPMI 시스템 내의 마스터들 및 슬레이브들에 대한 보다 상세한 내용은 도 2 를 참조하여 하기에 제공된다. 별도의 PCI 버스들 (142 및 144) 이 또한 애플리케이션 프로세서 (104) 를 컴패니언 IC (138) 및 WLAN IC (134) 에 커플링할 수도 있음을 알아야 한다. 애플리케이션 프로세서 (104) 는 센서 버스 (148) 를 통해 센서들 (146) 에 추가로 연결될 수도 있다. 모뎀 (128) 및 RFIC (140) 는 버스 (150) 를 사용하여 통신할 수도 있다.

계속해서 도 1 을 참조하면, RFIC (140) 는 무선 주파수 프론트 엔드 (radio frequency front end; RFFE) 버스 (158) 를 통해 안테나 튜너 (152), 스위치 (154), 및 전력 증폭기 (156) 와 같은 하나 이상의 RFFE 엘리먼트에 커플링할 수도 있다. 또한, RFIC (140) 는 버스 (162) 를 통해 엔벨로프 추적 전력 공급장치 (ETPS)(160) 에 커플링할 수도 있고, ETPS (160) 는 전력 증폭기 (156) 와 통신할 수도 있다. 집합적으로, RFIC (140) 를 포함하는 RFFE 엘리먼트들은 RFFE 시스템 (164) 으로 간주될 수도 있다. RFFE 버스 (158) 는 클록 라인 및 데이터 라인 (미도시 )으로부터 형성될 수 있음을 알아야 한다.

도 2 는 도 1 의 SPMI 버스 (132) 일 수도 있는, 2-와이어 SPMI 버스(202)(때때로 2-와이어 버스 또는 2-와이어 전력 관리 인터페이스 버스로만 지칭됨) 에 어태치된 다중 마스터들 및 다중 슬레이브들을 갖는 SPMI 서브시스템 (200)(또한 일반적으로 전력 관리 시스템으로 지칭됨) 의 블록 다이어그램이다. 이와 관련하여, SPMI 서브시스템 (200) 은 복수의 마스터들 (204(1)-204(N)) 및 복수의 슬레이브들 (206(1)-206(M)) 을 포함한다. 도시된 바와 같이, N=3 및 M=2 이지만, 종래의 SPMI 표준은 최대 4개의 마스터 (204) 및 최대 16개의 슬레이브 (206) 를 허용함을 알아야 한다. 본 개시의 예시적인 양태들은 최대 8개의 마스터 (204) 를 허용하며, 이는 모바일 단말기 (100) 와 같은 모바일 단말기들에서 점점 더 사용되고 있는 멀티-코어 프로세서들에서 유용할 수도 있다. SPMI 버스 (202) 는 클록 라인 (208) 및 데이터 라인 (210)(도 2 에서 각각 SCLK 및 SDATA 로도 지칭됨) 을 포함할 수도 있다. 주어진 마스터 (204(1)) 는 SPMI 버스 (202) 에 커플링된 다중의 (이 경우 2개의) SPMI 인터페이스들 (212(1)-212(2)) 을 가질 수도 있다. 보다 일반적으로, 마스터 (204(N)) 와 같은 마스터는 SPMI 버스 (202) 에 커플링된 단일 SPMI 인터페이스 (214) 를 가질 수도 있다. 유사하게, 슬레이브 (206(1)) 와 같은 슬레이브는 단일 SPMI 인터페이스 (216) 를 가질 수도 있고, 슬레이브 (206(M)) 와 같은 슬레이브는 다중의 (이 경우 2개의) SPMI 인터페이스들 (218(1)-218(2)) 을 가질 수도 있다.

도 3 은 마스터 (204) 및 슬레이브 (206) 를 위한 SPMI 버스 (202) 의 데이터 라인 (210) 에 대한 입력/출력 요건들의 개략적인 다이어그램이다. 특히, 마스터 (204) 에 대한 버스 인터페이스 (300) 는 슬레이브 (206) 에 대한 버스 인터페이스 (302) 와 함께 도시된다. 버스 인터페이스 (300) 는 데이터 라인 (210) 상에서 데이터를 전송하는 데이터 출력 증폭기 (304) 및 데이터 라인 (210) 상에서 수신된 들어오는 신호들을 증폭하는 데이터 입력 증폭기 (306) 를 포함한다. 데이터 출력/입력 증폭기들 (304, 306) 은 판독/기입 또는 데이터 입력 인에이블 신호 (308) 에 의해 토글된다. 마스터 (204) 는 레지스터들 (314) 이 저장되는 제어 회로 (310)(때때로 도면들에서 CC 로서 지칭됨) 및 메모리 엘리먼트 (312)(때때로 도면들에서 MEM 으로 지칭됨) 를 더 포함할 수도 있다. 레지스터들 (314) 은 본 개시의 확장된 기능 데이터그램을 사용하여 슬레이브 (206) 에 의해 판독되거나 슬레이브 (206) 에 의해 기입될 수도 있다.

버스 인터페이스 (302) 는 데이터 라인 (210) 상에서 데이터를 전송하는 데이터 출력 증폭기 (316) 및 데이터 라인 (210) 상에서 수신된 들어오는 신호들을 증폭하는 데이터 입력 증폭기 (318) 를 포함한다. 데이터 출력/입력 증폭기들 (316, 318) 은 판독/기입 또는 데이터 입력 인에이블 신호 (320) 에 의해 토글된다. 슬레이브 (206) 는 제어 회로 (322)(때때로 도면들에서 CC 로서 지칭됨) 및 메모리 엘리먼트 (324)(때때로 도면들에서 MEM 으로 지칭됨) 를 더 포함할 수도 있다. 부가 풀-다운 저항기들 (326 및 328) 은 원할 때 논리적 로우(low) 를 제공하는 것을 돕기 위해 데이터 라인 (210) 과 연관될 수도 있다. 풀-다운 저항기들 (326, 328) 중 하나 또는 양자 모두가 존재할 수도 있거나 또는 어느 것도 존재하지 않을 수 있음을 유의한다. 슬레이브 (206) 는 마스터 (204) 가 종래의 SPMI 프로토콜에 따라 기입 또는 판독할 수도 있는 레지스터들 (330) 을 더 포함할 수도 있다.

도 4 는 마스터 (204) 및 슬레이브 (206) 를 위한 SPMI 버스 (202) 의 클록 라인 (208) 에 대한 입력/출력 요건들의 개략적인 다이어그램이다. 특히, 마스터 (204) 에 대한 버스 인터페이스 (300) 는 슬레이브 (206) 에 대한 버스 인터페이스 (302) 와 함께 도시된다. 버스 인터페이스 (300) 는 클록 라인 (208) 상의 클록 소스 (미도시) 로부터 클록 신호를 전송하는 클록 출력 증폭기 (430) 및 클록 라인 (208) 상에서 수신된 들어오는 신호들 (임의의 반사들을 포함함) 을 증폭하는 클록 입력 증폭기 (432) 를 포함한다. 클록 출력 증폭기 (430) 는 SCLK 출력 인에이블 (OUT ENABLE) 신호 (434) 에 의해 인에이블되는 반면, 클록 입력 증폭기 (432) 는 SCLK 입력 인에이블 (IN ENABLE) 신호 (436) 에 의해 인에이블된다.

버스 인터페이스 (302) 는 클록 라인 (208) 상에서 수신된 들어오는 신호들을 증폭하는 클록 입력 증폭기 (438) 를 포함한다. 부가 풀-다운 저항기들 (440 및 442) 은 원할 때 논리적 로우(low) 를 제공하는 것을 돕기 위해 클록 라인 (208) 과 연관될 수도 있다. 풀-다운 저항기들 (440, 442) 중 하나 또는 양자 모두가 존재할 수도 있거나 또는 어느 것도 존재하지 않을 수 있음을 유의한다.

도 5 는, 표 (500) 에서, 종래의 마스터 판독 데이터그램 (502) 및 종래의 마스터 기입 데이터그램 (504) 을 도시하며, 이들 중 어느 하나는 레지스터들 (314) 로부터 판독하거나 이에 기입하기 위해 슬레이브 (예를 들어, 슬레이브 (206)) 에 의해 마스터 (예를 들어, 마스터 (204)) 로 전송될 수 있다. 관심있는 것은 마스터 판독 데이터그램 (502) 에서의 데이터 필드 (506) 및 마스터 기입 데이터그램 (504) 에서의 데이터 필드 (508) 이다. SPMI 표준에 따라, 데이터 필드들 (506 및 508) 은 1 바이트로 제한된다. SPMI 표준이 도입되었을 때, 그때의 슬레이브들은 일반적으로 마스터로부터 대량의 데이터를 판독하거나 이에 기입하지 않기 때문에 1 바이트가 충분했다. 오히려, 마스터는 레지스터들 (330) 로부터 그리고 레지스터로 비교적 많은 양의 데이터를 판독 및 기입할 것이다. 그러나, 최근 생겨난 사용 경우들은 이제 레지스터들 (314) 로부터 판독되거나 이에 기입될 비교할 만한 양들의 데이터를 생성한다. 종래의 SPMI 프로토콜 하에서, 일 바이트에서 발생하는 큰 데이터 전송들은 원하지 않는 레이턴시를 도입하거나 그렇지 않으면 모바일 단말기 (예를 들어, 도 1 의 모바일 단말기 (100))의 성능에 부정적인 영향을 미칠 수도 있다. 본 개시의 확장된 기능 데이터그램들의 예시적인 양태들은 데이터 필드가 16 바이트까지 확장되거나 마스터가 레지스터들 (330) 로부터 판독하거나 이에 기입할 수 있는 데이터의 볼륨과 동일하게 할 수 있다. 가능한 데이터 전송들의 이러한 증가는 레이턴시를 감소 또는 제거하고, 그렇지 않으면 SPMI 서브시스템 (200) 의 성능을 개선할 수도 있다.

본 개시는 종래의 데이터그램들 (502, 504) 에서 비트들 (510) 을 수정함으로써 확장된 기능 데이터그램들을 제공한다. 종래의 SPMI 표준에서, 이러한 비트들 (510) 은 때때로 슬레이브 어드레스 (SA) 비트들로 지칭되고, 슬레이브가 마스터 판독 또는 마스터 기입 커맨드를 전송하고 있을 때 0,0 으로 설정되며, 비트들 (512) 은 마스터들 (204(1)-204(4)) 을 어드레싱하는 사용되는 한편 (즉, 2 비트가 최대 4개의 상이한 마스터를 어드레싱할 수 있음), 어드레스 필드 (514, 516) 는 액세스될 (기입 또는 판독될) 특정 레지스터 (314) 를 식별한다.

위에 언급된 바와 같이, 현재 SPMI 표준은 최대 4개의 마스터만을 허용하지만, 특히 멀티-코어 프로세서들에서의 최근 생겨난 사용들은 4개 초과의 마스터를 가질 수도 있다. 따라서, 본 개시의 데이터그램들에 대한 제 1 확장된 기능은 4개 초과의 마스터를 수용하기 위한 부가적인 어드레싱 옵션들을 제공하는 것이다. 이러한 확장된 기능을 제공하기 위해, 도 6 에서 더 잘 알게 되는 바와 같이 모든 SA 비트가 사용된다. 구체적으로, 표 (600) 는 마스터 판독 데이터그램 (602) 의 일부 및 마스터 기입 데이터그램 (604) 의 일부를 도시한다. SA 비트들 (606(0)-606(3)) 은 개념적으로 2개의 섹션 (608 및 610) 으로 분할된다. 제 1 섹션 (608) 은 SA 비트들 (606(2) 및 606(3)) 을 가지며, 표 (612) 에 설명된 바와 같이 확장된 기능성을 지정하는데 사용된다. 표 (612) 는 SA 비트들 (606(2) 및 606(3)) 이 SA 비트들 (606(1) 및 606(0)) 이 어떻게 해석되지에 어떻게 영향을 미치는지를 설명한다. 구체적으로, 라인 (614) 은 비트들 (606(2) 및 606(3)) 이 0,0 으로 설정될 때, SPMI 서브시스템 (200) 에서의 엘리먼트들이 마스터 판독 또는 마스터 기입을 종래의 SPMI 표준을 준수하는 레거시 커맨드로서 취급하는 것을 보여준다 (예를 들어, 최대 4개의 마스터들만이 비트들 (606(0) 및 606(1)) 에 의해 어드레싱될 수 있고 하나의 바이트의 데이터만이 판독/기입될 수도 있다). 라인 (616) 은 비트들 (606(2) 및 606(3)) 이 1,0 으로 설정될 때, 최대 4개의 마스터들 (204) 의 제 1 그룹이 비트들 (606(0) 및 606(1)) 에 의해 어드레싱될 수도 있음을 보여준다 (예를 들어, 2개의 비트가 최대 4개의 어드레스일 수 있음). 라인 (618) 은 비트들 (606(2) 및 606(3)) 이 0,1 로 설정될 때, 최대 4개의 마스터들 (204) 의 제 2 그룹이 비트들 (606(0) 및 606(1)) 에 의해 어드레싱될 수도 있음을 나타낸다. 마지막으로, 라인 (620) 은 비트들 (606(2) 및 606(3)) 이 1,1 로 설정될 때, 슬레이브 (206) 에 의해 전송된 메시지가 브로드캐스트 메시지로서 모든 마스터들에 브로드캐스트될 수도 있음을 나타낸다.

사용된 특정 코드들은 예시적이며 동일한 결과를 달성하기 위해 변형들이 이루어질 수 있음을 알아야 한다. 예를 들어, 1,0 은 브로드캐스트될 수 있고 1,1 은 제 2 그룹의 마스터들에 대한 것일 수 있다. 또한, 모든 마스터들에 대한 브로드캐스트 대신, 1,1 은 (마스터들의 제 1 또는 제 2 그룹과 완전히 상이할 수도 있는) 마스터들의 제 3 그룹에 대한 것일 수 있다. 또한, 1,1 은 모든 마스터들의 서브세트 (예를 들어, 204(1), 204(3), 204(5), 및 204(7)) 에 멀티캐스트 또는 브로드캐스트하는데 사용될 수 있다.

이러한 확장된 어드레싱 기능을 제공함으로써, 4개보다 많은 마스터를 갖는 더 강력한 SPMI 서브시스템이 제공될 수도 있다. 예를 들어, 도 7 에 도시된 바와 같이, SPMI 서브시스템 (700) 은 개개의 어드레스들 (즉, SA 비트들)(706(1)-706(4)) 을 갖는 마스터들 (704(1)-704(4)) 의 제 1 그룹 (702(1)) 및 개개의 어드레스들 (즉, SA 비트들)(706(5)-706(8)) 을 갖는 마스터들 (704(5)-704(8)) 의 제 2 그룹 (702(2)) 을 포함할 수도 있다. SPMI 버스 (708) 는 마스터들 (704(1)-704(8)) 을 슬레이브들 (710(1)-710(15)) 에 커플링한다.

SPMI 서브시스템 내에 더 많은 마스터들을 어드레싱하는 능력을 부가하는 것에 추가하여, 본 개시의 예시적인 양태들은 단일 바이트 초과의 데이터를 전송할 수 있는 강화된 기능 데이터그램들을 추가로 제공한다. 구체적으로, 강화된 어드레싱 방식의 사용은 또한 데이터그램 내의 어드레스 및 데이터 프레임이 수정될 수도 있음을 SPMI 버스에 시그널링한다. 특히, 종래의 SPMI 데이터그램 하에서 어드레스 프레임이었던 것은 데이터 프레임이었던 것이 어떻게 포맷되는지를 시그널링하는 제 2 커맨드로 변경된다. 종래의 SPMI 표준에서, 슬레이브 판독 또는 슬레이브 기입 커맨드는 3개의 가능한 포맷 중 하나를 가질 수도 있다. 3개의 포맷은 레지스터 어드레스의 1 바이트 및 페이로드의 1 바이트; 레지스터 어드레스의 1 바이트 및 페이로드의 최대 16 바이트 (예를 들어, 확장된 레지스터 판독/기입); 및 레지스터 어드레스의 2 바이트 및 페이로드의 최대 8 바이트 (예를 들어, 확장된 레지스터 판독/기입 길이) 이다.

상이한 어드레스 모드들과 어드레스 및 데이터 프레임들이 어떻게 수정될 수도 있는지를 이해하는 것을 더 잘 보조하기 위해, 도 8 내지 도 10 은 3개의 예시적인 데이터그램을 나타낸다. 도 8 에 나타낸 데이터그램 표 (800) 는 마스터 판독 데이터그램 (802) 및 마스터 기입 데이터그램 (804) 을 나타낸다. 개개의 제 1 SA 비트들 (806 및 808) 은 제 1 그룹의 마스터들이 어드레싱되고 있음을 표시하는 0,1 로 설정된다. 제 2 SA 비트들 (810, 812) 은 제 1 그룹의 마스터들 내의 4개의 마스터들 중 어느 것이 어드레싱되고 있는지를 표시하는데 사용된다. 제 1 SA 비트들 (806, 808) 에서 (0,0 대신에) 0,1 의 사용은 또한 다른 커맨드 프레임 비트들 (814, 816) 이후의 비트들이 (종래의 SPMI 데이터그램에서 참일 것인 것처럼) 어드레스 프레임이 아니라 오히려 제 2 커맨드 프레임 (818, 820) 을 형성하는데 사용됨을 시그널링한다. 예시적인 양태에서, 제 2 커맨드 프레임 (818, 820) 의 포맷은 종래의 슬레이브 판독/기입 커맨드들에 대한 포맷과 동일하고, 3개의 가능한 포맷들 중 하나가 가능하다. 따라서, 프레임들 (822, 824) 에서의 바이트들은 3개의 포맷들 중 하나로 레지스터 어드레스 및 페이로드를 형성하는데 사용된다.

도 9 에 나타낸 데이터그램 표 (900) 는 마스터 판독 데이터그램 (902) 및 마스터 기입 데이터그램 (904) 을 나타낸다. 개개의 제 1 SA 비트들 (906 및 908) 은 제 2 그룹의 마스터들이 어드레싱되고 있음을 표시하는 1,0 으로 설정된다. 제 2 SA 비트들 (910, 912) 은 제 2 그룹의 마스터들 내의 4개의 마스터들 중 어느 것이 어드레싱되고 있는지를 표시하는데 사용된다. 제 1 SA 비트들 (906, 908) 에서 (0,0 대신에) 1,0 의 사용은 또한 다른 커맨드 프레임 비트들 (914, 916) 이후의 비트들이 (종래의 SPMI 데이터그램에서 참일 것인 것처럼) 어드레스 프레임이 아니라 오히려 제 2 커맨드 프레임 (918, 920) 을 형성하는데 사용됨을 시그널링한다. 예시적인 양태에서, 제 2 커맨드 프레임 (918, 920) 의 포맷은 종래의 슬레이브 판독/기입 커맨드들에 대한 포맷과 동일하고, 3개의 가능한 포맷들 중 하나가 가능하다. 따라서, 프레임들 (922, 924) 에서의 바이트들은 3개의 포맷들 중 하나로 레지스터 어드레스 및 페이로드를 형성하는데 사용된다.

도 10 에 나타낸 데이터그램 표 (1000) 는 브로드캐스트 커맨드에 대한 마스터 기입 데이터그램 (1002) 을 나타낸다. 슬레이브는 다중의 마스터들로부터 동시에 답변들을 청취할 수 없으므로 브로드캐스트 마스터 판독 커맨드 (굵은 선으로 나타냄) 가 없음을 유의한다. 제 1 SA 비트들 (1004) 은 이것이 모든 마스터들로 지향된 브로드캐스트 마스터 기입 커맨드임을 표시하는 1,1 로 설정된다. 제 2 SA 비트들 (1006) 은 모든 마스터들이 브로드캐스트 커맨드에 의해 표시되기 때문에 관련이 없다. 제 1 SA 비트들 (1004) 에서 (0,0 대신에) 1,1 의 사용은 또한 다른 커맨드 프레임 비트들 (1008) 이후의 비트들이 (종래의 SPMI 데이터그램에서 참일 것인 것처럼) 어드레스 프레임이 아니라 오히려 제 2 커맨드 프레임 (1010) 을 형성하는데 사용됨을 시그널링한다. 예시적인 양태에서, 제 2 커맨드 프레임 (1010) 의 포맷은 종래의 슬레이브 판독/기입 커맨드들에 대한 포맷과 동일하고, 3개의 가능한 포맷들 중 하나가 가능하다. 따라서, 프레임 (1012) 에서의 바이트들은 3개의 포맷들 중 하나로 레지스터 어드레스 및 페이로드를 형성하는데 사용된다.

도 11 은 SPMI 서브시스템이 동작 모드를 결정하는 시스템 부트-업에서 착수된 프로세스 (1100) 의 플로우챠트를 제공한다. 구체적으로, 프로세스 (1100) 가 시작하고 (블록 1102), 부트-업 시 시스템 구성에 기초하여 요건들을 평가한다 (블록 1104). 이러한 평가는 능력 레지스터들, 버스 아키텍처 (예를 들어, 얼마나 많은 마스터들이 버스 상에 있는지), 또는 다른 고려사항들에 대한 참조를 포함할 수도 있다. 평가에 기초하여, SPMI 서브시스템의 프라이머리 마스터가 결정을 내린다 (블록 1106). 요건들이 종래의 SPMI 표준을 초과하지 않으면, 디폴트 모드 구성이 채택된다 (블록 1108). 적당한 양들의 데이터에 대한 요건이 있지만 추가 마스터들이 없는 경으면, 제한된 확장 모드가 채택될 수도 있다 (블록 1110). 제한된 확장 모드에 관한 더 많은 정보는 명칭이 "SLAVE MASTER-WRITE/READ DATAGRAM PAYLOAD EXTENSION" 인 미국 특허 제 10,642,778 호에서 알 수 있으며, 이는 그 전부가 본 명세서에 참조로 포함된다. 그러나, 4개 초과의 마스터 또는 큰 페이로드 요건들이 있는 경우, 전체 마스터 능력 확장 모드가 본 개시와 부합하여 채택된다 (블록 1112).

본 명세서에 개시된 양태들에 따른 SPMI 서브시스템에서의 강화된 기능 데이터그램들은 임의의 프로세서-기반 디바이스에 제공되거나 이에 통합될 수도 있다. 예들은, 제한없이, 셋톱 박스, 엔터테인먼트 유닛, 내비게이션 디바이스; 통신 디바이스, 고정 위치 데이터 유닛, 모바일 위치 데이터 유닛, 글로벌 포니셔닝 시스템 (GPS) 디바이스, 모바일 폰, 셀룰러 폰, 스마트폰, 세선 개시 프로토콜 (SIP) 폰, 태블릿, 패블릿, 서버, 컴퓨터, 휴대용 컴퓨터, 모바일 컴퓨팅 디바이스, 웨어러블 컴퓨팅 디바이스 (예를 들어, 스마트 워치, 헬스 또는 피트니스 추적기, 아이웨어 등), 데스크톱 컴퓨터, 개인용 디지털 보조기 (PDA), 모니터, 컴퓨터 모니터, 텔레비전, 튜너, 라디오, 위성 라디오, 뮤직 플레이어, 디지털 뮤직 플레이어, 휴대용 뮤직 플레이어, 디지털 비디오 플레이어, 비디오 플레이어, 디지털 비디오 디스크 (DVD) 플레이어, 휴대용 디지털 비디오 플레이어, 자동차, 차량 컴포넌트, 항공전자 시스템, 드론 및 멀티콥터를 포함한다.

본 개시는 본 명세서에 개시된 확장된 기능 데이터그램들로부터 이익을 얻을 수도 있는 특정 환경으로서 SPMI 서브시스템을 논의하지만, 본 개시는 이에 제한되지 않음을 유의한다. 다른 전력 관리 서브시스템이 이롭다. 또한, RFFE 버스와 같은 2-와이어 버스들을 사용하는 다른 서브시스템들이 본 개시로부터 이익을 얻을 수도 있다.

당업자는 본 명세서에 개시된 양태들과 관련하여 설명된 다양한 예시적인 논리 블록들, 모듈들, 회로들, 및 알고리즘들이 전자 하드웨어, 메모리에 또는 다른 컴퓨터 판독가능 매체에 저장되고 프로세서 또는 다른 프로세싱 디바이스에 의해 실행되는 명령들, 또는 양자 모두의 조합들로서 구현될 수도 있음을 추가로 인식할 것이다. 본 명세서에 설명된 디바이스들은 예들로서 임의의 회로, 하드웨어 컴포넌트, 집적 회로 (IC), 또는 IC 칩에 채용될 수도 있다. 본 명세서에 개시된 메모리는 임의의 타입 및 사이즈의 메모리일 수도 있고, 원하는 임의의 타입의 정보를 저장하도록 구성될 수도 있다. 이러한 상호교환가능성을 명확히 예시하기 위하여, 다양한 예시적인 컴포넌트들, 블록들, 모듈들, 회로들, 및 단계들이 일반적으로 그들의 기능성의 관점에서 설명되었다. 이러한 기능성이 어떻게 구현되는지는 특정 애플리케이션, 설계 선장들 및/또는 전체 시스템에 부과되는 설계 제약들에 의존한다. 당업자는 설명된 기능성을 각각의 특정 애플리케이션에 대해 다양한 방식들로 구현할 수도 있지만, 이러한 구현 결정들은 본 개시의 범위로부터 벗어남을 야기하는 것으로 해석되지 않아야 한다.

본 명세서에 개시된 양태들과 관련하여 설명된 다양한 예시적인 논리 블록들, 모듈들, 및 회로들은 프로세서, 디지털 신호 프로세서 (DSP), 주문형 집적 회로 (ASIC), 필드 프로그램가능 게이트 어레이 (FPGA) 또는 다른 프로그램가능 로직 디바이스, 이산 게이트 또는 트랜지스터 로직, 이산 하드웨어 컴포넌트들, 또는 이들의 임의의 조합으로 구현되거나 수행될 수도 있고, 이는 본 명세서에 설명된 기능들을 수행하도록 설계된다. 프로세서는 마이크로프로세서일 수도 있지만, 대안으로, 그 프로세서는 임의의 종래의 프로세서, 제어기, 마이크로 제어기, 또는 상태 머신일 수도 있다. 또한, 프로세서는 계산 디바이스들의 조합, 예를 들어, DSP 와 마이크로프로세서의 조합, 복수의 마이크로프로세서, DSP 코어와 결합한 하나 이상의 마이크로프로세서, 또는 임의의 다른 이러한 구성으로서 구현될 수도 있다.

본 명세서에 개시된 양태들은 하드웨어로 그리고 하드웨어에 저장되는 명령들로 구현될 수도 있고, 예를 들어, 랜덤 액세스 메모리 (RAM), 플래시 메모리, 판독 전용 메모리 (ROM), 전기적 프로그램가능 ROM (EPROM), 전기적 소거가능 프로그램가능 ROM (EEPROM), 레지스터들, 하드 디스크, 착탈식 디스크, CD-ROM, 또는 당업계에 알려진 임의의 다른 형태의 컴퓨터 판독가능 매체에 상주할 수도 있다. 예시적인 저장 매체는 프로세서가 저장 매체로부터 정보를 판독할 수 있고 저장 매체에 정보를 기입할 수 있도록 프로세서에 커플링된다. 대안으로, 저장 매체는 프로세서에 통합될 수도 있다. 프로세서 및 저장 매체는 ASIC 에 상주할 수도 있다. ASIC 은 원격국에 상주할 수도 있다. 대안으로, 프로세서 및 저장 매체는 원격국, 기지국, 또는 서버에서 이산 컴포넌트들로서 상주할 수도 있다.

본 명세서의 예시적인 양태들 중 임의의 것에 설명된 동작 단계들은 예들 및 논의를 제공하기 위해 설명됨을 또한 유의한다. 설명된 동작들은 예시된 시퀀스들 이외의 다수의 상이한 시퀀스들로 수행될 수도 있다. 또한, 단일 동작 단계에서 설명된 동작들은 실제로 다수의 상이한 단계들로 수행될 수도 있다. 부가적으로, 예시적인 양태들에서 논의된 하나 이상의 동작 단계는 조하될 수도 있다. 플로우챠트 다이어그램들에 예시된 동작 단계들은 당업자에게 쉽게 명백해질 수 바와 같이 다수의 상이한 수정들에 종속될 수도 있음을 이해해야 한다. 당업자는 정보 및 신호들이 임의의 다양한 상이한 기술들 및 기법들을 사용하여 표현될 수도 있음을 이해할 것이다. 예를 들어, 상기 설명 전체에 걸쳐 참조될 수도 있는 데이터, 명령들, 커맨드들, 정보, 신호들, 비트들, 심볼들, 및 칩들은 전압들, 전류들, 전자기파들, 자기장들 또는 자기 입자들, 광학장들 또는 입자들, 또는 이들의 임의의 조합에 의해 표현될 수도 있다.

이전의 본 개시의 설명은 당업자들이 개시를 제조하거나 이용하는 것을 가능하게 하기 위해 제공된다. 본 개시에 대한 다양한 수정들은 당업자에게 쉽게 자명할 것이며, 본 명세서에 정의된 일반적인 원리들은 다른 변형들에 적용될 수도 있다. 따라서, 본 개시는 본 명세서에 설명된 예시들 및 설계들로 제한되지 않고, 본원에 개시된 원리들 및 신규한 특징들과 일치하는 최광의 범위에 부합되고자 한다.

Claims

집적 회로 (IC) 로서,
2-와이어 전력 관리 버스에 커플링된 버스 인터페이스; 및
상기 버스 인터페이스에 커플링된 제어 회로를 포함하고, 상기 제어 회로는,
커맨드 프레임을 포함하는 데이터그램을 형성하도록 구성되고, 상기 커맨드 프레임은,
제 1 그룹의 마스터들 기능, 제 2 그룹의 마스터들 기능, 또는 브로드캐스트 기능 중 하나를 표시하는 제 1 의 2 비트;
제 1 그룹의 마스터들 내의 제 1 마스터의 제 1 어드레스 및 제 2 그룹의 마스터들 내의 제 2 마스터의 제 2 어드레스를 표시하는 제 2 의 2 비트; 및
커맨드 구조
를 포함하는, IC.
제 1 항에 있어서,
상기 제어 회로는 추가로, 마스터에 대한 판독 또는 기입 커맨드가 필요하다고 결정하도록 구성되고 상기 데이터그램은 상기 판독 또는 기입 커맨드로서 동작하는, IC.
제 1 항에 있어서,
상기 제어 회로는 추가로, 마스터에 대한 상기 제 1 어드레스 또는 상기 제 2 어드레스를 결정하도록 구성되는, IC.
제 1 항에 있어서,
상기 커맨드 구조는 상기 데이터그램에서 비트들 13 내지 21 에 포지셔닝되는, IC.
제 1 항에 있어서,
상기 커맨드 구조는 어드레스 포맷 및 데이터 포맷의 표시를 포함하는, IC.
제 5 항에 있어서,
상기 어드레스 포맷은 단일 바이트 또는 2 바이트일 수도 있는, IC.
제 5 항에 있어서,
상기 데이터 포맷은 단일 바이트, 최대 8 바이트, 또는 최대 16 바이트일 수도 있는, IC.
제 1 항에 있어서,
상기 제어 회로는 추가로, 제 2 데이터그램을 형성하도록 구성되고, 제 1 의 2 비트는 레거시 기능을 표시하는, IC.
제 1 항에 있어서,
상기 버스 인터페이스는 시스템 전력 관리 인터페이스 (SPMI) 버스 인터페이스를 포함하는, IC.
제 1 항에 있어서,
셋톱 박스; 엔터테인먼트 유닛; 내비게이션 디바이스; 통신 디바이스; 고정 위치 데이터 유닛; 모바일 위치 데이터 유닛; 글로벌 포니셔닝 시스템 (GPS) 디바이스; 모바일 폰; 셀룰러 폰; 스마트폰; 세선 개시 프로토콜 (SIP) 폰; 태블릿; 패블릿; 서버; 컴퓨터; 휴대용 컴퓨터; 모바일 컴퓨팅 디바이스; 웨어러블 컴퓨팅 디바이스; 데스크톱 컴퓨터; 개인용 디지털 보조기 (PDA); 모니터; 컴퓨터 모니터; 텔레비전; 튜너; 라디오; 위성 라디오; 뮤직 플레이어; 디지털 뮤직 플레이어; 휴대용 뮤직 플레이어; 디지털 비디오 플레이어; 비디오 플레이어; 디지털 비디오 디스크 (DVD) 플레이어; 휴대용 디지털 비디오 플레이어; 자동차; 차량 컴포넌트; 항공전자 시스템; 드론 및 멀티콥터로 이루어진 그룹으로부터 선택된 디바이스에 통합되는, IC.
집적 회로 (IC) 로서,
2-와이어 전력 관리 버스에 커플링된 버스 인터페이스; 및
상기 버스 인터페이스에 커플링된 제어 회로를 포함하고, 상기 제어 회로는,
상기 버스 인터페이스를 통해 데이터그램을 수신하도록 구성되고, 상기 데이터 그램은,
제 1 그룹의 마스터들 기능, 제 2 그룹의 마스터들 기능, 또는 브로드캐스트 기능 중 하나를 표시하는 제 1 의 2 비트;
제 1 그룹의 마스터들 내의 제 1 마스터의 제 1 어드레스 및 제 2 그룹의 마스터들 내의 제 2 마스터의 제 2 어드레스를 표시하는 제 2 의 2 비트; 및
커맨드 구조
를 포함하는, IC.
제 11 항에 있어서,
상기 데이터그램은 판독 또는 기입 커맨드로서 동작하는, IC.
제 11 항에 있어서,
레지스터를 더 포함하고, 상기 커맨드 구조는 상기 레지스터에 대한 레지스터 어드레스를 포함하는, IC.
제 11 항에 있어서,
상기 커맨드 구조는 상기 데이터그램에서 비트들 13 내지 21 에 포지셔닝되는, IC.
제 11 항에 있어서,
상기 커맨드 구조는 어드레스 포맷 및 데이터 포맷의 표시를 포함하는, IC.
제 15 항에 있어서,
상기 어드레스 포맷은 단일 바이트 또는 2 바이트일 수도 있는, IC.
제 15 항에 있어서,
상기 데이터 포맷은 단일 바이트, 최대 8 바이트, 또는 최대 16 바이트일 수도 있는, IC.
제 11 항에 있어서,
상기 IC 는 마스터 회로를 포함하는, IC.
제 11 항에 있어서,
상기 버스 인터페이스는 시스템 전력 관리 인터페이스 (SPMI) 버스 인터페이스를 포함하는, IC.
제 11 항에 있어서,
셋톱 박스; 엔터테인먼트 유닛; 내비게이션 디바이스; 통신 디바이스; 고정 위치 데이터 유닛; 모바일 위치 데이터 유닛; 글로벌 포니셔닝 시스템 (GPS) 디바이스; 모바일 폰; 셀룰러 폰; 스마트폰; 세선 개시 프로토콜 (SIP) 폰; 태블릿; 패블릿; 서버; 컴퓨터; 휴대용 컴퓨터; 모바일 컴퓨팅 디바이스; 웨어러블 컴퓨팅 디바이스; 데스크톱 컴퓨터; 개인용 디지털 보조기 (PDA); 모니터; 컴퓨터 모니터; 텔레비전; 튜너; 라디오; 위성 라디오; 뮤직 플레이어; 디지털 뮤직 플레이어; 휴대용 뮤직 플레이어; 디지털 비디오 플레이어; 비디오 플레이어; 디지털 비디오 디스크 (DVD) 플레이어; 휴대용 디지털 비디오 플레이어; 자동차; 차량 컴포넌트; 항공전자 시스템; 드론 및 멀티콥터로 이루어진 그룹으로부터 선택된 디바이스에 통합되는, IC.
전력 관리 서브시스템으로서,
2-와이어 전력 관리 버스;
제 1 집적 회로 (IC) 로서,
상기 2-와이어 전력 관리 버스에 커플링된 슬레이브 버스 인터페이스; 및
상기 슬레이브 버스 인터페이스에 커플링된 슬레이브 제어 회로를 포함하고, 상기 슬레이브 제어 회로는,
커맨드 프레임을 포함하는 데이터그램을 형성하도록 구성되고, 상기 커맨드 프레임은,
제 1 그룹의 마스터들 기능, 제 2 그룹의 마스터들 기능, 또는 브로드캐스트 기능 중 하나를 표시하는 제 1 의 2 비트;
제 1 그룹의 마스터들 내의 제 1 마스터의 제 1 어드레스 및 제 2 그룹의 마스터들 내의 제 2 마스터의 제 2 어드레스를 표시하는 제 2 의 2 비트; 및
커맨드 구조를 포함하는,
상기 제 1 IC; 및
제 2 IC 로서,
상기 2-와이어 전력 관리 버스에 커플링된 마스터 버스 인터페이스; 및
상기 마스터 버스 인터페이스에 커플링된 마스터 제어 회로를 포함하고, 상기 마스터 제어 회로는,
상기 마스터 버스 인터페이스를 통해 상기 데이터그램을 수신하도록 구성되는,
상기 제 2 IC 를 포함하는, 전력 관리 서브시스템.