CN101515184B - 低压降稳压器 - Google Patents

Abstract

本发明提供一种低压降稳压器，所述低压降稳压器包括：第一及第二场效应管，上述场效应管串联在低压降稳压器的输入端与输出端之间；第三场效应管，与第一场效应管协作以构成第一电流镜；第四场效应管，与第二场效应管协作以构成第二电流镜；第一及第二控制晶体管，双极性晶体管较佳，分别与第三及第四场效应管串联，以控制流经第三及第四场效应管的电流；以及控制器，用来提供控制信号至第一及第二控制晶体管，所述控制信号为低压降稳压器输出端电压的函数。以上所述的低压降稳压器可以为电子装置提供安全、稳定的电压，且无需额外的工艺步骤。

Description

低压降稳压器

技术领域

本发明是有关于一种低压降稳压器(Low dropout voltage regulator)。

背景技术

便携式电子装置，例如，移动电话(mobile phone)及超便携式计算装置(ultra portable computing device)，其经常使用电池供电。当前，上述装置通常利用3.6伏特可充电电池供电。然而，这些电池的启动工作电压(start of lifevoltage)高达4.2伏特，而且，当使用者将电池移走并保持充电器与装置连接时，某些调节较差的充电器所提供的电压可升高至大约5.5伏特。因此，电池与这些电路间通常配置稳压器，当稳压器工作时，可以保证上述电路得到理论上应为常量的电压。上述电路通常为数字电路，其制作通常是利用亚微米(sub-micron)互补式金属氧化物半导体(ComplementaryMetal-Oxide-Semiconductor，CMOS)集成电路制造工艺，上述工艺的最高供应电压为3.6伏特或更低。

当可提供额外的电路作为低压降稳压器时，上述额外的电路可使用由不同工艺制作的晶体管，如果低压降稳压器可在与CMOS集成电路相同的半导体芯片(semi-conductor die)上实施，上述方法将更为便利。

发明内容

为了向电子装置提供安全、稳定的电压，特提供以下技术方案：

本发明提供一种低压降稳压器，包括：第一及第二场效应管，串联在低压降稳压器的输入端与输出端之间；第三场效应管，与第一场效应管协作以构成第一电流镜；第四场效应管，与第二场效应管协作以构成第二电流镜；第一及第二控制晶体管，分别与第三及第四场效应管串联，以控制流经第三及第四场效应管的电流；以及控制器，用来提供控制信号至第一及第二控制晶体管，所述控制信号为低压降稳压器输出端的电压的函数。

以上所述的低压降稳压器，使用串联的两个场效应管以降低电压，其可通过在晶体管间实施电压及最大电流限制来为电子装置提供安全、稳定的电压，且无需额外的工艺步骤。

附图说明

图1是本发明较佳实施例的低压降稳压器的电路图。

图2a及图2b是CMOS集成电路中NMOS及PMOS晶体管结构的示意图。

图3是流经图1所示电路中与晶体管相连的二极管堆叠的电流的图表。

具体实施方式

在说明书及权利要求书当中使用了某些词汇来指称特定的元件。所属技术领域的技术人员应可理解，硬件制造商可能会用不同的名词来称呼同一个元件。本说明书及权利要求书并不以名称的差异作为区分元件的方式，而是以元件在功能上的差异作为区分的准则。在通篇说明书及权利要求项中所提及的“包括”为一开放式的用语，故应解释成“包括但不限定于”。此外，“耦接”一词在此包括任何直接及间接的电气连接手段。因此，若文中描述第一装置耦接于第二装置，则代表第一装置可直接电气连接于第二装置，或通过其它装置或连接手段间接地电气连接至第二装置。

图1是本发明较佳实施例的低压降稳压器2的电路图，低压降稳压器2用来从输入节点4接收未调节的电压，并提供已调节电压至输出节点6。从广义来说，低压降稳压器2包括3个主要级，也就是，具有内置带隙基准(band-gapreference)的误差放大器级(error amplifier stage)，图中标号为10；具有补偿电容的反向级(inverting stage)，图中标号12；以及标号为14的输出驱动网络级。反向级12的设计已在美国专利(专利号US5631598)中详细描述，其技术可作为本发明的参考。误差放大器级10与反向级12构成控制回路，其从输入节点6获取电力。误差放大器级10是用来测量输出节点6的实际电压并将所述电压与参考电压比较，借此输出信号以指示实际输出电压与目标输出电压间大小及方向的误差。上述误差在反向级12中被放大并提供至输出驱动网络级14。输出驱动网络级14也具有如下功能：确保由低压降稳压器2产生的电压降低均匀分布在晶体管m1与m2(功率晶体管)的串联序列。

图1所示的低压降稳压器2可视为“高压侧(high side)”稳压器，其中的晶体管m1与m2位于电源及负载间的正电压线(positive voltage rail)。如果正确选择低压降稳压器2的元件，其也可以作为低压侧稳压器实施。为简化说明，此处仅以高压侧稳压器为例。晶体管m1与m2为P型场效应管(P-typefield effect transistor)，其串联在低压降稳压器2的输入节点4与输出节点6之间。通常来说，将一个场效应管视为具有源极、漏极与栅极的三端子元件更为方便。然而，如图2a及图2b所示，场效应管实际上为具有源极、漏极、栅极与背栅极的四端子元件。图2a是同一集成电路中P通道金属氧化物半导体晶体管(Positive Metal Oxide Semiconductor，PMOS)与N通道金属氧化物半导体晶体管(Negative Metal Oxide Semiconductor，NMOS)的结构。通常，集成电路具有基板20，其被掺杂以形成第一类型半导体，本实施例中，其为P型，从而形成了P型基板。为形成NMOS晶体管，N型(N-type)区域22及24在基板上制成。N型区域22及24间存在间隙，其被沉积在绝缘层28(例如二氧化硅)上的栅极26所填充。

P型场效应管的制作则更加复杂。首先，在P型基板20上形成N型阱(N-type well)30。形成N型阱30之后，再形成P型区域32与34，以制成PMOS场效应管的源极与漏极。源极与漏极区域之间的间隙被金属化的栅极36覆盖，与N型晶体管一样，栅极36也位于绝缘材料层之上。至此，P型场效应管与N型场效应管的镜像结构形成，而且P型晶体管是形成在P型基板20中的N型阱30中。然而，为确保N型阱30与P型基板20间无电流流动，需要增加额外的步骤。因此，在N型阱30中形成额外的N型区域40，从而使电压可以通过上述额外的区域被应用，以偏置N型阱30与P型基板20间形成的寄生(parasitic)二极管，使其进入截止状态。所述额外的N型区域40所形成的电极被称为“背栅极”。

应注意，图2a所涉及的工艺可与图2b所涉及的工艺不同。由于半导体制造的便利，这种变化可以轻易地实现。在所述变化中，NMOS元件并非直接形成于基板中，而是与基板绝缘。为达到这样的目的，可采用一种三阱工艺(triple well process)，NMOS元件被制作于深N型阱44中的P型阱42中，而深N型阱44则位于P型基板20中。

值得注意，作为CMOS应用工艺的一部分，将不可避免地产生若干寄生元件。因此，只要N型与P型半导体间存在结面，寄生二极管就可以制成，且需要采取正常步骤以确保在电路中应用的电压可将所述二极管偏置为截止状态。类似地，寄生双极性(bi-polar)晶体管也可以被制成。举例来说，在图2b所示NMOS元件P型阱42的N型区域22及N型阱44间插入P型基板，则可制成纵向NPN双极性晶体管，而寄生PNP晶体管则可形成于P型场效应管的邻近区域。应注意，这些寄生晶体管的尺寸远远超过集成电路中为特定目的而制作的CMOS元件。集成电路中晶体管的击穿电压(breakdownvoltage)基本取决于元件的尺寸，而所述的寄生双极性晶体管的物理结构也延伸到较远距离，因此，其具有非常高的击穿电压(可超过稳压器最大工作输入电压)。具体来说，这表明半导体工艺(例如3.6伏特CMOS工艺)不仅可以产生击穿电压安全超过3.6伏特的CMOS晶体管，以在所述电压下提供可靠运行，也可以产生具有极高击穿电压的寄生双极性晶体管。应可理解，这些寄生双极性晶体管可以在集成稳压器的制作中得以利用。然而，由于其寄生特性，这些晶体管也具有低增益。

请返回至图1，图中晶体管m1与m2采用串联方式连接。然而，使每一晶体管都具有相同偏压(bias)及运行条件以确保良好的匹配则非常重要。具体来说，这表明晶体管m1的背栅极连接至晶体管m1的源极，而晶体管m2的背栅极连接至晶体管m2的源极。晶体管m1的源极连接至输入节点4，而晶体管m1的漏极连接至晶体管m2的源极。晶体管m2的漏极连接至输出节点6。作为电路后续理解的辅助，可认为晶体管m1的漏极与晶体管m2的源极间存在中间节点50。

晶体管m1与另一晶体管m3(P型场效应管)结合以构成第一电流镜(current mirror)。因此，晶体管m3的源极也连接至输入节点4，从而使晶体管m1与m3具有相同的源极电压。晶体管m1与m3的栅极也相互连接，从而使其栅极电压也相同。晶体管m3的栅极连接至晶体管m3的漏极以构成电流镜的“主(master)”晶体管。在应用中，电流流经晶体管m3，这将导致晶体管m3的栅极电压(特别是栅极-源极电压V_GS)采用任何所需电压值以支持电流流动。当然，此晶体管m3的栅极-源极电压V_GS也会提供至晶体管m1，使得晶体管m1也将尝试通过电流，然而电流的大小则取决于上述晶体管的相对尺寸间的比例因子。图1所示的排列中，晶体管m1的尺寸远远超过晶体管m3的尺寸，例如，其比例因子约为1000，因此，晶体管m1中试通过的电流等于晶体管m3中试通过的电流乘以比例因子。所以，如果晶体管m1的尺寸为晶体管m3的1000倍，则晶体管m1中试通过的电流将是晶体管m3中通过的电流的1000倍。

第二电流镜也被提供，其包括晶体管m2及晶体管m4(P型场效应管)。第二电流镜的设计类似于第一电流镜的设计。因此，晶体管m4的源极连接至晶体管m2的源极，晶体管m4的栅极连接至晶体管m2的栅极，同时晶体管m4的栅极也连接至晶体管m4的漏极。晶体管m4的背栅极也与其源极相互连接。从而，与第一电流镜相同，流经第二电流镜中晶体管m2的电流受流经晶体管m4的电流控制，但其也取决于晶体管m2与m4的尺寸的比例因子。实际上，第一电流镜与第二电流镜是相互匹配的，从而具有相同的比例因子。

在应用中，流经晶体管m3与m4的电流是相同的，其也使晶体管m1与m2试通过相同的电流。由于晶体管m1与m2串联，并且不存在其它电流路径，因此晶体管m1与m2中将不可避免地通过相同的电流。由于晶体管m1与m2中将通过相同的电流，并且其也具有相同的栅极-源极电压V_GS，因此，在理想状态下，晶体管m1与m2都具有相同的漏极-源极电压，从而使输入节点4与输出节点6间的压降均匀分布于晶体管m1与m2之上。实际上，元件之间可存在少许不匹配，这也导致每一晶体管的漏极-源极电压有少许不同。

当低压降稳压器2未处于工作状态时，为确保晶体管m1与m2被稳定地偏置在非传导状态(non-conducting state)，高阻值上拉电阻(pull-up resistor)将会被提供。电阻52位于晶体管m1的栅极与源极之间，而类似的电阻54也被提供至晶体管m2。上述电阻的提供可防止低压降稳压器2未处于工作状态时的栅极电压飘移(floating)。然而，可以看出，当处于截止状态时，没有电流流经晶体管m3，而电阻52的存在将允许晶体管m3的漏极电压向低压降稳压器2输入节点4的电压飘移。这表明，连接于晶体管m3的漏极与低电压(V_SS)线间的元件的击穿电压将可能超过CMOS元件的击穿电压。位于上述位置的元件可被视为控制晶体管，其必须控制流经晶体管m3的电流。应可理解，寄生双极性晶体管之一可被置于上述位置，因为其既可用于控制流经晶体管m3的电流，也可以承受可能经过其的全部压降(例如，当便携式装置保持与电源连接且其电池被移走时)，此外，串联的金属氧化物半导体晶体管也可以置于上述位置。因此，标号为Q1的晶体管(寄生双极性晶体管之一)可连接在上述位置，以使晶体管Q1的集电极(collector)连接至晶体管m3的漏极，而晶体管Q1的发射极(emitter)则连接至低电压线，其连接方式可如图1中所示直接连接，或者也可以通过退化电阻(degenerating resistor)连接。类似地，另一晶体管Q2(NPN寄生双极性晶体管)可被连接在第四晶体管m4的漏极与低电压线之间。在电流镜组态中，晶体管Q1与Q2的基极一起连接至另一晶体管Q3(NPN晶体管)的基极和集电极。凭借晶体管Q1、Q2、Q3周围所形成的电流镜的特性，流经晶体管Q1与Q2的电流与流经晶体管Q3的电流相同，从而使流经第一电流镜(由晶体管m1与m3构成)的电流与流经第二电流镜(由晶体管m2与m4构成)的电流相同。

晶体管Q3由反向级12驱动。反向级12采用经常用于差动放大器(differential amplifier)中的典型的长尾对(long tail pair)组态。晶体管m5与m6(N型场效应管)构成差动输入级，其中，晶体管m5的栅极形成差动放大器的一个输入端，晶体管m6的栅极形成差动放大器的另一个输入端。晶体管m5与m6的源极通过常量的电流吸收端60一起连接至地端或低电压线。需重点注意，流经晶体管m5与m6的电流总和为常量，其是由电流吸收端60所决定的，并且在特定状况下，如果晶体管m5与m6其中之一几乎截止，而另一个导通，则流经晶体管m5与m6中每一晶体管的最大电流被设定为I_sink，而I_sink是由电流吸收端60决定的。为确保电路的对称性，晶体管m5与m6都连接到主动负载(active load)。晶体管m5的主动负载是由晶体管m7(PMOS晶体管)构成，晶体管m7的源极连接至稳压器的输出节点6，晶体管m7的漏极连接至晶体管m5的漏极，而晶体管m7的栅极则与其自身的漏极连接，从而使晶体管m7处于二极管连接组态(diode connected configuration)。类似配置的晶体管m8也构成晶体管m6的主动负载。晶体管m7也成为晶体管m7与m9之间形成的另一电流镜的“主”晶体管。晶体管m9是P型场效应管，其源极连接至晶体管m7的源极，栅极连接至晶体管m7的栅极。由于晶体管m7与m9的栅极-源极电压相同，因此，晶体管m7与m9将尝试通过电流，然而电流大小则取决于上述晶体管的相对尺寸间的比例因子。晶体管m9也被提供，其串联在晶体管Q3的集电极，以使晶体管m9控制流经晶体管Q3的电流的大小。

在反向级12及输出驱动网络级14中重复使用电流镜可产生重要结果：流经电流吸收端60的电流直接控制可流经晶体管m5与m7的最大电流，接着控制可流经晶体管m9与Q3的最大电流，进而控制流经晶体管Q1与Q2的最大电流，从而控制流经晶体管m3与m4的最大电流，并最终控制可流经晶体管m1与m2的最大电流。尽管晶体管m1与m2通常用于稳定电压，然而，在特定状况下，其也可以被利用来提供电流限制，因为与电流吸收端60结合的各种电流镜的操作对上述晶体管允许流经的最大电流形成限制。低压降稳压器通常实施电流限制，以在启动时的破坏性电流、过载以及短路的电路状况下保护芯片内布线(on-chip wiring)及键合线(bond wire)，然而，绝大多数稳压器都需要额外电路来实现电路限制的特性。在此，其也成为本发明的一部分。

下面简略描述误差放大器级10。具有双端(dual-ended)或单端(single-ended)输出的任意误差放大器都可以在这里应用。在应用中，由晶体管m5与m6构成的误差放大器的一个输入端可连接至参考电压。误差放大器包括三个寄生NPN晶体管，亦即晶体管Q4、Q5与Q6，其中晶体管Q4、Q5以电流镜组态配置，晶体管Q4为主晶体管。晶体管Q4的集电极接收电流源62的电流，而晶体管Q5的集电极接收电流源64的电流。电流源62与64相互匹配以提供相同电流。晶体管Q4的发射极连接至晶体管m10(P型场效应管)的源极，晶体管m10的栅极与漏极都连接至低电压线。晶体管Q6的发射极也连接至晶体管m11(P型场效应管)的源极，晶体管m11的漏极连接至低电压线。然而，晶体管Q6的栅极却连接至另一网络，所述另一网络包括电阻r1至r4，以及晶体管Q6。晶体管Q6的发射极连接至晶体管m11的栅极，同时也通过电阻r4连接至低电压线。晶体管Q6的基极与集电极相互连接，并通过电阻r3连接至串联的电阻r1与r2的中间点，而电阻r1与r2则串联在稳压器的输出节点6与低电压线之间。晶体管Q4与Q5间的发射极面积比(emitter area ratio)为1:N。晶体管Q4集电极处的输出电压独立于输出电压V_out，而晶体管Q5集电极处的输出电压则为不同状况。当低压降稳压器处于平衡状态时，误差放大器的差动输出电压为零，误差放大器的输出电压V_out可用下述方程式描述：

$V_{0\mathrm{ut}}=\frac{V_t{L}_n\left(N\right)}{r4}(r3+\frac{r1r2}{r1+r2})+V_{\mathrm{be}}$

其中，

V_t表示热电压

L_n表示自然对数(natural logarithm)；

N为晶体管Q5与Q4的发射极面积比；以及

V_be代表双极性晶体管的带隙基极-发射极电压。

在应用中，误差放大器测量输出电压V_out，将其与固有的内部参考电压进行比较，并将产生的误差电压提供至晶体管m6的栅极，所述误差电压也作为参考电压提供至晶体管m5的栅极。基于这些电压的差别，将会有更多或更少电流流经晶体管m7、m9及Q5，进而流经晶体管Q1与Q2，并最终流经晶体管m1与m2，从而使输出节点6稳定在目标电压。为提供稳定性，补偿电容C被置于输出节点6与提供至晶体管M6的栅极的电压之间。

移动装置，或者任意装置，都不需要一直处于工作状态，因此，稳压器也需要应对这些状况。在关闭状态下，晶体管m1与m2也被偏置为截止状态。可假设稳压器具有永久连接的负载，例如，由于稳压器整合在个人通讯装置(例如移动电话)中，所述负载可以电阻R_load表示，可选择地，其也可以与电容并联。因此，在关闭状态下，输出节点6处的电压V_out趋向于低电压V_SS。在所述状况下，输入节点4处未经调节的电压将全部施加于晶体管m1与m2。因此，即使在关闭状态下，仍需要采取预防措施以确保压降均匀分布在串联的晶体管m1与m2之间，以使每一晶体管的压降均不超过其击穿电压，其可以是串联的多个二极管或连接成二极管形式的晶体管。在较佳实施例中，每一晶体管均与一个二极管堆叠协作，而二极管堆叠分别与每一晶体管并联。二极管堆叠70包括四个串联的旁路二极管(bypass diode)，类似地，二极管堆叠72也包括四个串联的旁路二极管。上述与晶体管串联的二极管堆叠可以构成限压器。通常来说，在施加的电压超过二极管阈值电压(大体为0.6至0.7伏特)之前，二极管被视为大体上没有电流通过。然而，实际状况并非如此，流经二极管的电流可大体用下述方程式描述：

$I=I_0(\exp \left(\frac{\mathrm{eV}}{\mathrm{kT}}\right)-1)$

其中，

I为流经二极管的电流；

I₀为饱和电流(saturation current)；

e为电子电荷(electron charge)；

T为开氏温标中的温度(temperature in kelvin)；

V为电压；

k为波尔兹曼常数(Boltzmann constant)。

因此，对于正向偏置的二极管来说，将会有电流流过，但是当施加在二极管上的电压不超过0.6至0.7伏特(一般认为此电压为开启电压)时，通常认为流经的电流非常微小。应注意，在稳压器未工作的状态下，此特性可确保中间节点50的电压V_mid大体等于输入节点4处电压的一半，但是，为达成上述状况，流经二极管堆叠的电流则需要非常微小。

图3是流经二极管堆叠的电流的图表，所述电流为每一二极管堆叠的电压V_d的函数。

以使用3.6伏特电池技术的移动电话为例，其电池(通常为可充电电池)的启动电压约为4.2伏特，因此，每一二极管堆叠所承受的压降为2.1伏特，如图3中纵向线80所示。图中电压为3.6伏特处也有另一纵向线82，其表示可能施加在晶体管m1与m2其中之一的可允许的最大电压。图中也有三条曲线，曲线84表示流经二极管的标称电流，曲线86与88表示电流的两种最差状况特性，其是由制造过程中工艺差异与温度差异导致的。因此，从图中可以看出，在稳压器停止工作并且电池充满电的状况下，每一二极管堆叠的压降应为2.1伏特，此时，曲线84所表示的电流约为8纳安(nA)。此电流非常小，其并不能成为所述电池不可接受的泄漏(drain)。即使在曲线88所表示的最差状况下，电流也仅约为2微安(μA)，与可充电电池的内部放电电流相比，其仍然很小。因此，在稳压器停止工作状况下，二极管堆叠提供了一种使晶体管免受大电流损害的方法。

如前面所述，如果没有使用二极管堆叠，串联的晶体管将通过相同的电流。然而，由于实施例中的二极管堆叠70与72提供了另一电流流经路径，晶体管间将会出现轻微的不平衡。当晶体管导通时，由于其V_GS(栅极-源极电压)与V_BS(背栅极-源极电压)匹配良好，所以流经晶体管的电流也应当准确匹配。但是，即使晶体管的电流不匹配，在晶体管其中之一所承受的电压接近其最大工作电压前，二极管堆叠在曲线86表示的最差状况下所允许发生的电流镜间的非平衡也仅约为500μA。当晶体管截止时，漏电流被通过源极-漏极结面的泄漏所控制是所期望的状况。然而，其并非如此，因为元件的源极、漏极以及背栅极电压将会不相同。

请再次参考图1，如图所示，控制流经晶体管m1与m2的电流的误差放大器级10及反向级12，其电力是接收自晶体管的顺流(downstream)。因此，若晶体管m1与m2已被切换至非导通状态，误差放大器级10及反向级12将无电力可用。为克服此问题，提供一种启动电路，包括晶体管Q8、Q9以及Q10。可假设装置的另一部份可进行启动处理，并且提供电压(其通常等于数字电源电压)至“切换(switch on)”节点90。切换节点90通过晶体管92(P型场效应管)以及电阻94(限流电阻)连接至晶体管Q8(NPN晶体管)的集电极。晶体管Q8的发射极连接至低电压线，其基极连接至自身的发射极，以使晶体管Q8成为包括晶体管Q8及Q9的电流镜的“主”晶体管。晶体管Q9与Q1并联，晶体管Q10与Q2并联。因此，当开启电压提供至切换节点90时，由电阻94界定的电流流经晶体管Q8并被镜像至晶体管Q9及Q10，接着，晶体管Q9及Q10导通并产生流经晶体管m3及m4的启动电流。接下来，其将致使晶体管m1及m2导通。随着这些晶体管导通，输出节点6的电压V_out将会开始升高，直到足够使误差放大器级10及反向级12进入各自的工作状态。这些一旦完成，则需要关闭启动电路，以避免流经过晶体管Q9及Q10的电流与误差放大器级10及反向级12构成的控制回路相互冲突。为达成上述目的，提供一种可以监看输出节点6的电压建立的偏置(bias)侦测电路96。当所述电压达到足够确保误差放大器级10及反向级12正常操作的电压时，偏置侦测电路96将在控制线98上输出信号，其可以是输出节点6的电压的函数。所述信号被提供至晶体管92以将其切换至非导通状态，从而使流经晶体管Q8、Q9以及Q10的电流停止。

由此可见，使用串联的两场效应管以降低电压的低压降稳压器是可实施的，即使在最差状况下，所述晶体管承受的电压也可以安全地超过两晶体管其中之一单独使用时的击穿电压。此外，通过在晶体管间实施电压分配功能(通过具有电流镜的控制回路)，也可以实施对晶体管的最大电流限制。因此，提供一种使用低电压CMOS技术制作、且无需额外工艺步骤的稳定的低压降稳压器是可实现的。

以上所述仅为本发明的较佳实施例，凡依本发明权利要求所做的均等变化与修饰，皆应属本发明的涵盖范围。

Claims (16)

1.一种低压降稳压器，其特征在于，所述低压降稳压器包括：

第一场效应管及第二场效应管，所述第一场效应管及所述第二场效应管串联在所述低压降稳压器的输入端与输出端之间；

第三场效应管，与所述第一场效应管协作以构成第一电流镜；

第四场效应管，与所述第二场效应管协作以构成第二电流镜；

第一控制晶体管及第二控制晶体管，分别与所述第三场效应管及所述第四场效应管串联，以控制流经所述第三场效应管及所述第四场效应管的电流；以及

控制器，用来提供控制信号至所述第一控制晶体管及所述第二控制晶体管，所述控制信号为所述低压降稳压器的所述输出端电压的函数。

2.如权利要求1所述的低压降稳压器，其特征在于，所述低压降稳压器更包括：

第一限压器，与所述第一场效应管并联；以及

第二限压器，与所述第二场效应管并联。

3.如权利要求2所述的低压降稳压器，其特征在于，所述第一限压器包括串联连接的第一数量的多个半导体元件，所述第二限压器包括串联连接的第二数量的多个半导体元件。

4.如权利要求3所述的低压降稳压器，其特征在于，所述半导体元件为二极管或栅极与自身漏极连接的晶体管。

5.如权利要求1所述的低压降稳压器，其特征在于，所述第一控制晶体管及所述第二控制晶体管为第一双极性晶体管及第二双极性晶体管，或者所述第一控制晶体管及所述第二控制晶体管为串联的金属氧化物半导体晶体管。

6.如权利要求5所述的低压降稳压器，其特征在于，所述第一双极性晶 体管及所述第二双极性晶体管由至少一个第三电流镜驱动，且所述第三电流镜中的电流被限制，以不超过第一阈值。

7.如权利要求6所述的低压降稳压器，其特征在于，所述第一阈值的选择是基于所述第一电流镜及所述第二电流镜的特性，以使流经所述第一场效应管及所述第二场效应管的电流被限制为不超过第二阈值。

8.如权利要求1所述的低压降稳压器，其特征在于，所述第一场效应管及所述第二场效应管分别形成于半导体基板的独立阱区，以使所述第一场效应管及所述第二场效应管中的每一个均具有连接至源极的背栅极。

9.如权利要求5所述的低压降稳压器，其特征在于，所述第一双极性晶体管及所述第二双极性晶体管分别为三阱工艺中场效应管制作所导致的寄生晶体管。

10.如权利要求1所述的低压降稳压器，其特征在于，所述第一场效应管及所述第二场效应管都具有第一击穿电压，且所述第一击穿电压低于所述低压降稳压器的最大工作输入电压；所述第一控制晶体管及所述第二控制晶体管都具有击穿电压，且所述击穿电压超过所述低压降稳压器的所述最大工作输入电压。

11.如权利要求1所述的低压降稳压器，其特征在于，所述控制器形成控制电流，在所述低压降稳压器的所述输出端处的输出电压低于目标输出电压时，所述控制电流被增加。

12.如权利要求1所述的低压降稳压器，其特征在于，所述控制器从所述低压降稳压器的所述输出端获取电力。

13.如权利要求12所述的低压降稳压器，其特征在于，所述低压降稳压器更包括启动电路，用来产生流经所述第一场效应管及所述第二场效应管的启动电流，以使所述低压降稳压器的所述输出端的电压充分上升来运行所述控制器。

14.如权利要求1所述的低压降稳压器，其特征在于，所述低压降稳压器 更包括第一电阻，连接于所述第一场效应管的栅极与源极之间，以在没有电流流经所述第三场效应管时偏置所述第一场效应管。

15.如权利要求1所述的低压降稳压器，其特征在于，所述第一场效应管的尺寸比所述第三场效应管的尺寸大，以及所述第二场效应管的尺寸比所述第四场效应管的尺寸大。

16.如权利要求1所述的低压降稳压器，其特征在于，所述低压降稳压器与可充电电池结合，且所述可充电电池连接至所述低压降稳压器的所述输入端。 

Images