CN101512462B - 用于限制处理器性能的系统及方法 - Google Patents
用于限制处理器性能的系统及方法 Download PDFInfo
- Publication number
- CN101512462B CN101512462B CN2007800303498A CN200780030349A CN101512462B CN 101512462 B CN101512462 B CN 101512462B CN 2007800303498 A CN2007800303498 A CN 2007800303498A CN 200780030349 A CN200780030349 A CN 200780030349A CN 101512462 B CN101512462 B CN 101512462B
- Authority
- CN
- China
- Prior art keywords
- processor
- state
- casing
- maximum
- performance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 23
- 230000004044 response Effects 0.000 claims abstract description 13
- 230000007613 environmental effect Effects 0.000 claims 1
- 238000012545 processing Methods 0.000 abstract description 37
- 230000007704 transition Effects 0.000 abstract 3
- 230000008859 change Effects 0.000 description 22
- 238000004891 communication Methods 0.000 description 13
- 230000007246 mechanism Effects 0.000 description 12
- 238000001816 cooling Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 230000004913 activation Effects 0.000 description 3
- 230000009471 action Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000013507 mapping Methods 0.000 description 2
- 238000012544 monitoring process Methods 0.000 description 2
- QDZOEBFLNHCSSF-PFFBOGFISA-N (2S)-2-[[(2R)-2-[[(2S)-1-[(2S)-6-amino-2-[[(2S)-1-[(2R)-2-amino-5-carbamimidamidopentanoyl]pyrrolidine-2-carbonyl]amino]hexanoyl]pyrrolidine-2-carbonyl]amino]-3-(1H-indol-3-yl)propanoyl]amino]-N-[(2R)-1-[[(2S)-1-[[(2R)-1-[[(2S)-1-[[(2S)-1-amino-4-methyl-1-oxopentan-2-yl]amino]-4-methyl-1-oxopentan-2-yl]amino]-3-(1H-indol-3-yl)-1-oxopropan-2-yl]amino]-1-oxo-3-phenylpropan-2-yl]amino]-3-(1H-indol-3-yl)-1-oxopropan-2-yl]pentanediamide Chemical compound C([C@@H](C(=O)N[C@H](CC=1C2=CC=CC=C2NC=1)C(=O)N[C@@H](CC(C)C)C(=O)N[C@@H](CC(C)C)C(N)=O)NC(=O)[C@@H](CC=1C2=CC=CC=C2NC=1)NC(=O)[C@H](CCC(N)=O)NC(=O)[C@@H](CC=1C2=CC=CC=C2NC=1)NC(=O)[C@H]1N(CCC1)C(=O)[C@H](CCCCN)NC(=O)[C@H]1N(CCC1)C(=O)[C@H](N)CCCNC(N)=N)C1=CC=CC=C1 QDZOEBFLNHCSSF-PFFBOGFISA-N 0.000 description 1
- 102100024304 Protachykinin-1 Human genes 0.000 description 1
- 101800003906 Substance P Proteins 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 230000001351 cycling effect Effects 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 230000036541 health Effects 0.000 description 1
- 230000003862 health status Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000007670 refining Methods 0.000 description 1
- 238000009738 saturating Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
- Power Sources (AREA)
- Hardware Redundancy (AREA)
Abstract
本发明揭示了一种用来管理处理器的性能状态的系统及方法。机壳(enclosure)包括具有处理器的第一处理电路板、以及具有处理器的第二处理电路板。服务处理器亦可经由互连结构而被耦合到该机壳。该第二处理电路板配置成：储存用来指示该第二电路板上的处理器之最大处理器性能状态的值。响应被侦测到的对转变到第一处理器性能状态之请求，该第二电路板上之该处理器配置成：如果该第一处理器状态小于或等于该最大处理器性能状态，则转变到该第一处理器性能状态；以及如果该第一处理器状态大于该最大处理器状态，则转变到该最大处理器性能状态。该第二处理器电路板可响应在该机壳内的其它部分中被侦测到的工作环境状况，而储存该值。
Description
技术领域
本发明系有关计算机系统，且尤系有关处理器性能之管理。
背景技术
现代的运算系统经常包含用来监视工作环境之各种机构，例如，智能型平台管理接口(IntelligentPlatform Management Interface；简称IPMI)规格界定了计算机硬件及韧体的一组共同接口，可让系统管理者监视系统健康状态并管理该系统。系统主机板通常包含诸如基板管理控制器(Baseboard Management Controller；简称BMC)等的特殊微控制器，用以支持IPMI功能。BMC管理系统管理软件与平台硬件间之接口。IPMI以独立于操作系统(Operating System；简称OS)之方式工作，且让管理者在纵然没有OS或系统管理软件的环境下，也可在远程管理系统。IPMI于运作时界定BMC在服务器系统中延伸管理能力之方式，且藉由监视诸如温度传感器、风扇速度、及电压等电路板内建的量测机构之方式，而以独立于主要处理器之方式工作。经由BMC，IPMI亦可让管理者控制对服务器的供电，且在远远程访问基本输入/输出系统(BIOS)配置(configuration)及操作系统控制台信息。
一般而言，计算机系统内建了各种传感器，且BMC轮询该等传感器的资料。可监视并报告诸如温度、冷却风扇速度、电源模式、操作系统(OS)状态等的各种状况或参数。BMC可响应侦测到各种状况，而经由网络警示系统管理者。管理者然后可与BMC通讯，以便采取诸如系统重设(resetting)或关闭并重新开启电源(power cycling)等的某一矫正行动，而使当机的OS重新运作。
现代的处理器通常有使用操作系统控制的技术而在各种性能等级下工作之能力。通常使用不同的处理器性能等级作为电源及(或)热管理机制(power and/or thermal management scheme)的一部分。例如，如果正在以电池电源运行一系统，则可使用一较低的处理器性能等级，以便提供较长的运行时间。同样地，如果侦测到处理器的工作温度(operating temperature)超过某一预定临界值，则可选择一较低的处理器性能等级，以便降低工作温度。有时可将各种处理器性能等级称为P状态。因为操作系统通常最适于决定特定的处理器是否处于闲置状态或正在被使用(以及被使用的程度)，所以操作系统控制处理器的P状态值。处理器可诸如符合作为电源管理机制的一部分之进阶配置及电源接口(Advanced Configuration and Power Interface；简称ACPI)规格。但是很不幸，操作系统很难了解其它的工作环境状况。
例如，对机架(rack)及刀锋(blade)系统机壳电源及冷却请求的管理是适当作业所不可或缺的。然而，机壳中单一系统上的操作系统不知道其它系统正在激活期间耗用超量的电力，且不知道在机壳的电源请求超过指定的位准之前必须先降低其本身的P状态。同样地，机壳底部的单一系统之操作系统可能不知道在该机壳较高层的系统正发生过热(excessive heat)的问题，且不知道必须降低其本身的P状态，以便协助解决该问题(纵然在其本身的工作温度系在正常的参数范围内)。此外，操作系统是一种由不同供货商提供的各种软件组件之复杂组合。因此，操作系统无法免除因P状态控制不当而造成的当机。如果发生此种状况，目前并无改变处理器的P状态的方法。
有鉴于前文所述，目前需要用来管理处理器性能的系统及方法。
发明内容
本发明所考虑的是用来管理处理器的性能状态的系统及方法。
在一个实施例中，机壳(enclosure)包含具有处理器的第一处理电路板、以及具有处理器的第二处理电路板。该等处理电路板中之每一处理电路板可包含在单一机壳内之刀锋服务器(server blade)。如果以此种方式将系统聚集在单一机壳中，则该机壳的一部分中之工作环境状况(operating environment condition)可能会影响到该机壳的其它部分。在一个实施例中，服务处理器系经由互连结构(interconnect)而被耦合到该机壳。该第二处理电路板配置成储存用来指示该第二电路板上的处理器之最大处理器性能状态的值。响应被侦测到的对转变到第一处理器性能状态之请求，该第二电路板上之该处理器配置成：如果该第一处理器状态小于或等于该最大处理器性能状态，则转变到该第一处理器性能状态；以及如果该第一处理器状态大于该最大处理器状态，则转变到该最大处理器性能状态。该第二处理器电路板可响应在该机壳内的其它部分中被侦测到的工作环境状况，而储存该值。
在一个实施例中，该工作环境状况由该第一处理电路板侦测到，且报告(report)给该服务处理器。该服务处理器响应该报告的状况，而将命令传送到该第二处理电路板，该第二处理电路板配置成响应接收到该命令而储存该值。此外，即使该第二处理电路板上之该处理器事实上已转变到不同于该第一处理器状态之最大处理器性能状态，该处理器也可向操作系统报告该处理器已转变到该第一处理器状态。
本发明考虑了上述这些及其它的实施例，且若参阅下文中之说明及各图式，将可了解上述这些及其它的实施例。
附图说明
若参阅前文中之实施方式，并配合各附图，将可易于了解本发明之其它目的及优点，在该等附图中：
图1是运算系统的一个实施例之方块图。
图2示出用来管理处理器性能状态之一个实施例。
图3示出用来将性能状态界限注入处理器的方法之一个实施例。
图4示出用来管理系统中之处理器性能状态的方法之一个实施例。
图5示出用来管理系统中之处理器性能状态的方法之一个实施例。
图6是运算系统的一个实施例之方块图。
虽然易于对本发明作出各种修改及替代形式，但是已以图式举例之方式示出本发明的一些特定实施例，且本说明书已详细说明了这些特定实施例。然而，当了解，本发明的该等图式及详细说明之用意并非将本发明限于所揭示的特定形式，相反地，本发明将涵盖在最后申请专利范围所界定的本发明精神及范围内的所有修改、等效、及替代方式。
具体实施方式
如前文所述，机壳的一部分中之状况可能无法被该机壳的其它部分侦测到。例如，当热状况(thermal condition)可能正在到达机壳的第一部分中之无法被接收的程度时，该机壳的另一部分中之处理器可能持续在全处理器性能状态下工作。因此，可能难以解决该无法接受的热问题。因此，最好是有一些在操作系统或软件外部的其它装置可改变处理器的性能状态(P状态)值。可将该实体称为P状态界限。在一个实施例中，该P状态界限包含处理器中之可自外部访问的控制寄存器，用以存放处理器核心可到达的最高P状态值。当该操作系统之外的智能型装置经由外部命令接口而施加P状态界限时，如果现行的核心P状态等于或低于该P状态界限本身的性能等级，则该现行的核心P状态将保持不便。如果核心现行的P状态处于比该P状态界限高的性能模式。则将改变该核心的P状态，以便匹配该P状态界限。在解除该P状态界限之前，该操作系统或软件不可将实际的核心P状态值设定为高于该P状态界限。然而，该操作系统或软件可将该P状态设定为较低的性能状态。在各实施例中，也可以有P状态界限锁定能力。例如，可指定一位，用以决定该P状态界限是否应将核心P状态锁定为该P状态界限值。此种锁定能力可在没有P状态改变的复杂性下对机器进行性能分析。
图1示出运算系统(computing system)之一个实施例。在所示之实施例中，所示之机壳(110)包含四个处理器电路板(120A-120D)。在一个实施例中，机壳(110)包含刀锋机壳(blade enclosure)，且每一处理器电路板(120)可包含一些刀锋服务器。然而，采用具有处理器电路板的机壳之非刀锋实施例也是可行的，且可被本发明考虑。图1亦示出经由互连结构(142)而被耦合到机壳(110)的服务处理器(132)。互连结构(142)可包含诸如局域网络、网际网络、或任何其它适当的互连结构。在本说明书的用法中，可将一些以数字接续字母的组件符号整体地单独以该组件符号的数字表示。例如，处理器电路板(120A-120D)可被整体地称为处理器电路板(120)。在下文中，为了简化说明，将大致参照服务器类型的机壳以及与其有关的方法及机制。然而，我们当了解：“机壳”可包含不同于服务器类型的机壳之其它机壳。例如，在图1中，机壳(102)可代表一资料中心。此种资料中心可包含多个服务器及(或)其它装置。因此，术语“机壳”并不限于图中所示之机壳。
在所示之例子中，电路板(board)(120A)包含中央处理单元(CentralProcessing Unit；简称CPU)(130)、存储器(140)、以及管理控制器(150)。在一个实施例中，管理控制器(150)包含组态被设定成支持依照智能型平台管理接口(IPMI)的作业之基板管理控制器(baseboard management controller，BMC)。一般而言，IPMI是一种可被用来监视计算机系统及其健康状态之接口标准。其它非基于IPMI的实施例也是可行的且被本发明考虑。可以类似于电路板(120A)之方式配置其它电路板(120B-120D)。
在一个实施例中，每一电路板(120)可被耦合到背板型(backplanetype)之电路板(图中未示出)。例如，所示之电路板(120A)被耦合到连接器(122A)，连接器(122A)又可被用来将电路板(120A)连接到背板。图1之实施例亦示出传感器(170)及(172)。所示之传感器(170)被安装在电路板(120A)，且所示之一些传感器(172)系在各电路板(120)之外部。例如，传感器(172)可与背板或机壳(110)内之其它电路板相关联。传感器(170)、(172)可配置成侦测系统(100)之各种工作状况。这些状况可包括温度、冷却风扇速度、电源模式、以及操作系统(OS)状态等的状况。
在一个实施例中，控制器(150)配置成经由传感器(170)及(或)(172)而监视系统(100)的工作状况。此外，所示之控制器(150)系经由总线(152)而被耦合到互连结构(142)。在此种方式下，服务处理器(132)可使用控制器(150)(以及机壳(110)内之其它控制器)，以便监视工作状况。在所示之实施例中，控制器(150)系经由总线(154)而被耦合到CPU(130)。在一个实施例中，总线(154)包含诸如SMBus等的频外(out-of-band)通讯链路。然而，在控制器(150)与机壳(110)内的其它组件或装置之间亦可使用任何适当的通讯链路。
在所示之实施例中，CPU(130)包含寄存器(180)及(182)。寄存器(180)可包含以与电源及(或)性能管理相关联的方式(例如，用于与ACPI相关的功能)而使用之寄存器。例如，寄存器(180)可包含用来指示处理器的P状态之资料。在一个实施例中，处理器的P状态之范围可自0-5，其中0代表最高性能等级，而5代表最低性能等级(例如，闲置状态)。然而，亦可使用任何适当的P状态范围及数目。此外，写入到寄存器(180)时，可激活CPU(130)的P状态之改变。在各实施例中，CPU(130)外部之实体不可访问寄存器(180)。寄存器(182)包含CPU(130)外部之实体可访问之处理器性能“界限”寄存器。在一个实施例中，CPU(130)将寄存器(180)及(182)用于管理处理器的性能状态(P状态)。在所示之例子，控制器(150)可访问寄存器(182)。当服务处理器(132)及(或)机壳(110)内之其它装置(诸如经由背板总线)使用控制器(150)时，CPU(130)外部的各种实体通常可经由控制器(150)而访问寄存器(182)。请注意，虽然图中示出了两个不同的寄存器(180)及(182)，但是亦可使用任何适当的储存装置。例如，可使用可自外部访问的一些部分以及不可自外部访问的一些部分之单一存储器装置。
如前文所述，传感器可被内建到计算机系统，且向BMC报告。可监视并报告诸如温度、冷却风扇速度、以及电源模式等的各种状况或参数。BMC可响应侦测到各种状况，而提供警示，然后该警示可经由网络而被传送到系统管理者。一般而言，诸如控制器(150)等的外部实体不可直接访问或控制CPU(130)的处理器状态。然而，在所示之实施例中，控制器(150)可经由寄存器(182)而间接地影响CPU(130)的P状态。尤其如将于下文中说明的，控制器(150)可设定CPU(130)之最大P状态，而限制CPU(130)之P状态。寄存器(182)亦可包含用来指示现行被设定的P状态界限将被锁定在P状态界限之资料(例如，位)。一般而言，处理器包含可自外部访问的寄存器(P状态界限寄存器)，该寄存器配置成储存用来指示该处理器可工作的最大P状态之资料。当该处理器侦测到P状态转变之(诸如由操作系统发出的)请求时，即查询该P状态界限寄存器，以便决定该被请求的P状态是否与现行最大P状态冲突。此外，P状态改变时，也可使该处理器开始检查现行的P状态是否未与该新设定的界限冲突。
与服务器型的例子不同，资料中心(102)可以有将导致在资料中心(102)内工作的系统的P状态改变之限制或工作状况。例如，资料中心(102)可以有电源限制，而该等电源限制又强制造成对在资料中心(102)内工作的系统之P状态界限。在其它的例子中，服务处理器(132)可能侦测到资料中心(102)内需要降低该资料中心中之各系统的P状态之状况。例如，服务处理器(132)可能接收到来自数个服务器(例如，服务器(110)及图中未示出的其它服务器)的用来指示该资料中心本身内的热状况出现问题之报告。服务处理器响应该等报告，而将命令传送到资料中心(102)中之任何数目的服务器，以便限制该等服务器的P状态。许多此类的替代方式也是可行的且被本发明考虑到。
现在请参阅图2，图中示出用来管理处理器的P状态的方法之一个实施例。在所示之例子，在配置定成支持P状态界限的处理器中之操作系统激活处理器的P状态改变。如图所示，如果在决定步骤(200)中决定转变到新的P状态被请求，则操作系统可在步骤(202)中激活P状态改变。于响应时，处理器在决定步骤(204)中决定被请求之新的P状态是否小于或等于已被设定的P状态界限。如果被请求之新的P状态小于或等于该界限，则处理器在步骤(206)中转变到该被请求之新的P状态。在一个实施例中，转变到新的P状态之该步骤可包含下列步骤：操作系统呼叫处理器驱动程序；如果在准备该P状态改变时需要改变该处理器之电压，则该驱动程序改变该处理器之电压；该驱动程序将该处理器改变为该新的P状态；以及改变该新的P状态所需之处理器电压。
另一方面，如果被请求之P状态并非小于或等于该界限，则该被请求之新的P状态与所设定的该界限之间有冲突存在。在此种情形中，该处理器可改变P状态，但不可改变为大于该界限的值。换言之，该处理器可在步骤(208)中将P状态改变为该界限。因此，虽然操作系统可激活改变为所需的P状态，但是所得到的实际P状态可能受到限制。此外，操作系统可能不知道P状态受到限制。在此种方式下，该P状态界限设定了该处理器的性能状态之上限。
图3示出一种替代之情况。图2示出操作系统激活P状态改变之情况，而图3示出外部实体将新的P状态界限“注入”处理器之情况。例如，图1所示之控制器(150)可执行对寄存器(182)之写入，而将P状态界限注入CPU(130)。响应P状态界限的被注入，该处理器可在决定步骤(300)中(诸如藉由侦测对该寄存器的写入而)侦测到该被注入的P状态，并在决定步骤(302)中决定该被注入之新的P状态是否小于该处理器之现行的P状态。如果并非如此，则不执行该处理器的P状态改变。然而，如果该被注入之P状态界限小于该现行的P状态，则该处理器在步骤(304)中激活将处理器的P状态改变为该被注入之新的P状态。在此种方式下，绕过了基于操作系统的改变P状态之机制。
在一个实施例中，处理器的P状态界限对操作系统是完全透通的(transparent)。例如，如果操作系统请求改变为3的P状态，则该处理器只须确认并向该操作系统报告：P状态已被改变为3的状态，纵然该处理器的P状态可能已实际被限制为不同的值也是如此报告。在该实施例中，该操作系统持续有指示该处理器目前正在P状态3下工作之信息。如果操作系统请求改变为超过现行界限的之P状态，则该处理器可报告已执行该改变，但实际上丝毫不改变P状态。在其它实施例中，可将与P状态改变有关的准确信息提供给操作系统。
现在请参阅图4，图中示出基于操作系统的改变P状态机制与基于处理器的改变P状态机制间之相互影响的方法之一个实施例。在所示之例子，操作系统可在步骤(400)中请求或以其它方式激活P状态改变。在决定步骤(402)中，如果决定该被请求之P状态并不大于现行的P状态界限，则可在步骤(404)中将该处理器改变为被请求之P状态。如果在决定步骤(402)中决定该被请求之P状态大于该界限P状态，则将该处理器的P状态改变为该界限P状态，而不是改变为被请求之P状态。在步骤(408)中，一较高之P状态界限可以前文所述之方式被注入。当该操作系统请求的先前P状态高于现行的界限P状态时，该处理器被移到该被注入之新的P状态界限及先前被请求之P状态中之较低的P状态。许多此类的情况也是可行的且被本发明考虑到。
现在请参阅图5，图中示出在系统中使用前文所述的方法及机制的方法之一个实施例。如前文所述，机壳的一部分中之监视组件可能不知道该机壳的其它部分中之状况。因此，当机壳的一部分中之处理器的状况发生问题时，该机壳的另一部分中之处理器可能不知道有任何此种问题。因此，处理器可能持续在全性能及功率下工作，因而产生了大量的热，而另一处理器则正在高于所需的热状况下工作。使用前文所述的方法时，可响应机壳内的其它位置上之状况，而改变该机壳的各部分中之处理器性能。
在图5中，可在决定步骤(500)中决定是否在机壳的一部分中侦测到状况。例如，刀锋服务器上的控制器(诸如图1所示之控制器(150))可能侦测到热状况正到达无法被接受的程度。响应时，可降低该刀锋服务器上的处理器性能。于此同时，同机壳内之其它位置上的刀锋服务器之传感器/监视器可能并未侦测到任何热问题。因此，该刀锋服务器上之处理器可能持续在全性能下工作，因而可能在该机壳内产生了额外的热。
响应该第一刀锋服务器上被侦测到的热状况，可在步骤(502)中将该状况报告到服务处理器及(或)管理者控制台。该服务处理器可提供警示，然后管理者可人工地或软件自动地按照该警示而行动。于响应时，该服务处理器在步骤(504)中可产生命令，并将该等命令发出到该机壳中之一个或多个装置。例如，该服务处理器可响应该机壳的第一部分中之被报告的热状况，而将一个或多个命令传送到报告该状况的刀锋服务器以外的一个或多个刀锋服务器。这些其它的刀锋服务器可能被设置在该机壳中之与报告状况的刀锋服务器所在部分不同之部分。该一个或多个命令可包括P状态界限命令，用以使该一个或多个其它刀锋服务器上的处理器将P状态限制于较低值。亦可将类似的命令传送到报告状况的刀锋服务器。在此种方式下，可改变立即受到该热状况影响的处理器以外的各处理器之P状态。因此，可维持整个机壳来看的更完整之观点，且对各种状况相应地作出响应。
图6示出可采用前文所述的方法及机制的计算机系统(10)之一个实施例。计算机系统(10)包含复数个处理节点(12A)、(12B)、(12C)、及(12D)。每一处理节点系经由各别的存储器控制器(16A-16D)而被耦合到各别的存储器(14A-14D)。此外，每一处理节点(12A-12D)包含用来与该等处理节点(12A-12D)中之其它处理节点通讯的接口逻辑(18A-18D)。例如，处理节点(12A)包含用来与处理节点(12B)及(12C)通讯的接口逻辑(18A)。同样地，处理节点(12B)包含用来与处理节点(12A)及(12D)通讯的接口逻辑(18B)，其它依此类推。在图6所示之实施例中，所示之处理节点(12D)被耦合而经由接口逻辑(18D)与输入/输出(I/O)装置(20A)通讯，且I/O装置(20A)又被耦合到第二I/O装置(20B)。其它的处理节点可以类似之方式与其它的I/O装置通讯。或者，处理节点可与被耦合到I/O总线之I/O桥接器通讯。
计算机系统(10)可实施基于封包的链路(packet-based link)，以便进行处理节点间之通讯。在所示实施例中，系将该链路实施为一些组的单向线路(unidirectional line)(线路(24A)被用来将封包自处理节点(12A)传输到处理节点(12B)，且线路(24B)被用来将封包自处理节点(12B)传输到处理节点(12A))。其它组的线路(24C-24H)被用来在图6所示的其它处理节点之间传输封包。可以一种高速缓存一致之方式操作该链路，以便进行各处理节点间之通讯，或者以一种作为I/O装置(20A-20B)(以及视需要的额外I/O装置)间之炼环结构(daisy-chain structure)的非一致之方式操作该链路。请注意，将要自处理节点传输到另一处理节点的封包可通过一个或多个中间节点。例如，如图6所示，由处理节点(12A)传输到处理节点(12D)的封包可通过处理节点(12B)或处理节点(12C)。可使用任何适当的路由算法。计算机系统(10)的其它实施例可包含比图6所示实施例多或少的处理节点。此外，每一处理节点系经由点对点网络而被耦合到每一其它处理节点。
如将于下文中进一步说明的，除了所示之存储器控制器及接口逻辑之外，每一处理节点(12A-12D)尚可包含一个或多个处理器及相关联的高速缓存。广义而言，处理节点包含至少一个处理器，且或可视需要而包含用来与存储器及其它的逻辑通讯之存储器控制器。请注意，术语“处理节点”及“处理器节点”在本说明书中可被互换使用。
存储器(14A-14D)可包含任何适用的存储器装置。例如，存储器(14A-14D)可包含一个或多个RAMBUS DRAM(RDRAM)、同步DRAM(SDRAM)、动态随机访问存储器(DRAM)、及静态机访问存储器等的存储器装置。计算机系统(10)的地址空间系分布在存储器(14A-14D)之间。每一处理节点(12A-12D)可包含存储器对映表，用以决定存储器(14A-14D)对映到哪些地址，并因而决定应将对特定地址的存储器请求传送到哪一处理节点(12A-12D)。在本说明书中，可将与特定存储器地址相关联的特定处理节点称为该地址的宿主节点(home node)。在一个实施例中，计算机系统(10)内的地址之一致性点(coherency point)是被耦合到用来储存与该地址对应的字节的存储器之存储器控制器(16A-16D)。存储器控制器(16A-16D)可包含作为存储器(14A-14D)的接口之控制电路。此外，存储器控制器(16A-16D)可包含用来使各存储器请求排队等候的一些请求队列。
一般而言，接口逻辑(18A-18D)可包含一些缓冲器，用以自该链路接收封包，并缓冲储存将要在该链路上传输的封包。计算机系统(10)可采用用来可靠地传输封包的任何适当之链路层级之封包流控制机制。可视需要而使用各种特定的基于封包之信息传送机制以提供计算机系统(10)的各处理节点(12A-12D)间之通讯。
I/O装置(20A-20B)是任何所需周边装置之例示。例如，I/O装置(20A-20B)可包含网络适配卡、视讯加速器、声卡、硬盘机或软盘机或其控制器、小型计算机系统接口(Small Computer SystemInterface；简称SCSI)转接器、电话适配卡、调制解调器、声卡、以及诸如GPIB或现场总线适配卡等的各种资料撷取适配卡。
熟悉此项技术者一旦完全了解前文中之揭示，将可易于作出许多变化及修改。例如，虽然前文中之说明系参照电源或热状况，但是基于任何所需原因而使用P状态界限。例如，可改变P状态界限，以便将更多的处理电源提供给目前有高电源使用率之一系统。于此同时，可改变P状态界限，以便减少目前有低电源使用率的系统之处理电源。许多此类情况也是可行的且被本发明考虑到。最后的申请专利范围将被诠释为包含所有此类变化及修改。
产业利用性
本发明一般可应用于微处理器。
Claims (9)
1.一种用于管理处理器性能的方法，该方法包括：
储存用来指示最大处理器性能状态的值；
侦测对转变到第一处理器性能状态的请求(200)；
其特征在于：为响应该第一处理器状态小于或等于该最大处理器性能状态(202)的决定，而将该处理器转变到该第一处理器性能状态(212、214、216)；
为响应该第一处理器状态大于该最大处理器状态(202)的决定，而将该处理器转变到该最大处理器性能状态(222、224、226)；以及
为响应该第一处理器状态大于该最大处理器状态的决定，而向操作系统报告该处理器已转变到该第一处理器状态。
2.如权利要求1所述的方法，其中，储存该值以响应被侦测到的工作环境状况，该方法进一步包括：
侦测机壳(170、172)的第一部分中的该工作环境状况；
将该工作环境状况报告到远程服务处理器(132)；
将命令自该服务处理器传送到该机壳的第二部分；以及
储存响应接收到该命令的值。
3.如权利要求2所述的方法，其中，在该机壳的该第二部分中并未侦测到该工作环境状况。
4.一种用于管理处理器性能的系统，该系统包括：
机壳(102)，该机壳包括包含处理器(130)的第一处理电路板(120A至120D)、以及包含处理器(130)的第二处理电路板(120A至120D)；以及
经由互连结构(142)而被耦合到该机壳的服务处理器(132)；其中，该第二处理电路板配置成执行如权利要求1所述的方法，来管理该第二处理电路板的处理器性能。
5.如权利要求4所述的系统，其中，储存该值以响应该机壳的被侦测到的工作环境状况，以及其中，该第二处理电路板并未侦测到该工作环境状况。
6.一种用于管理处理器性能的系统(100)，该系统包括：
控制器(132)，该控制器配置成监视工作环境状况；以及
包括外部访问的寄存器(182)的处理器(130)，其中，该处理器配置成：
侦测对转变到第一处理器性能状态的请求(200)；
访问该寄存器(202)，以便决定最大处理器性能状态；
以及其特征在于，该处理器配置成：
为响应该第一处理器状态小于或等于该最大处理器性能状态(202)的决定，而将该处理器转变到该第一处理器性能状态(212、214、216)；
为响应该第一处理器状态大于该最大处理器状态(202)的决定，而将该处理器转变到该最大处理器性能状态(222、224、226)；以及
为响应该第一处理器状态大于该最大处理器状态的决定，
而向操作系统报告该处理器已转变到该第一处理器状态。
7.如权利要求6所述的系统，其中，该控制器配置成：为响应被侦测到的工作环境状况，而储存用来指示该最大处理器性能状态的值。
8.如权利要求7所述的系统，其中，该状况包括热状况。
9.如权利要求7所述的系统，其中，该工作环境状况由该处理器及控制器外部的装置侦测，且其中，该控制器配置成：为响应自服务处理器接收的命令，而储存该值。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/503,700 | 2006-08-14 | ||
| US11/503,700 US7747881B2 (en) | 2006-08-14 | 2006-08-14 | System and method for limiting processor performance |
| PCT/US2007/017997 WO2008021365A1 (en) | 2006-08-14 | 2007-08-14 | System and method for limiting processor performance |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101512462A CN101512462A (zh) | 2009-08-19 |
| CN101512462B true CN101512462B (zh) | 2011-07-06 |
Family
ID=38819602
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2007800303498A Active CN101512462B (zh) | 2006-08-14 | 2007-08-14 | 用于限制处理器性能的系统及方法 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US7747881B2 (zh) |
| JP (1) | JP2010500693A (zh) |
| KR (1) | KR20090057006A (zh) |
| CN (1) | CN101512462B (zh) |
| DE (1) | DE112007001922B4 (zh) |
| GB (1) | GB2454400B (zh) |
| TW (1) | TWI411913B (zh) |
| WO (1) | WO2008021365A1 (zh) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8712597B2 (en) * | 2007-06-11 | 2014-04-29 | Hewlett-Packard Development Company, L.P. | Method of optimizing air mover performance characteristics to minimize temperature variations in a computing system enclosure |
| US8001402B2 (en) * | 2007-12-05 | 2011-08-16 | International Business Machines Corporation | Method for power capping with co-operative dynamic voltage and frequency scaling via shared p-state table |
| US8103884B2 (en) * | 2008-06-25 | 2012-01-24 | International Business Machines Corporation | Managing power consumption of a computer |
| US8458498B2 (en) * | 2008-12-23 | 2013-06-04 | Intel Corporation | Method and apparatus of power management of processor |
| GB201019265D0 (en) | 2010-11-15 | 2010-12-29 | Empress Internat Ltd | Fluorescent tube converter and protection circuit |
| US8707063B2 (en) * | 2010-12-21 | 2014-04-22 | Advanced Micro Devices, Inc. | Hardware assisted performance state management based on processor state changes |
| WO2013077891A1 (en) | 2011-11-22 | 2013-05-30 | Intel Corporation | Collaborative processor and system performance and power management |
| US8719607B2 (en) * | 2011-12-01 | 2014-05-06 | International Business Machines Corporation | Advanced Pstate structure with frequency computation |
| US10025686B2 (en) * | 2012-10-30 | 2018-07-17 | Intel Corporation | Generating and communicating platform event digests from a processor of a system |
| US9218044B2 (en) * | 2012-11-27 | 2015-12-22 | International Business Machines Corporation | Computing system frequency target monitor |
| US9323300B2 (en) * | 2012-11-27 | 2016-04-26 | International Business Machines Corporation | Computing system voltage control |
| US20160187958A1 (en) * | 2014-12-24 | 2016-06-30 | Intel Corporation | Techniques for managing power and performance for a networking device |
| US10359833B2 (en) * | 2016-06-20 | 2019-07-23 | Qualcomm Incorporated | Active-core-based performance boost |
| US10462059B2 (en) | 2016-10-19 | 2019-10-29 | Intel Corporation | Hash table entries insertion method and apparatus using virtual buckets |
| US10402205B2 (en) | 2017-03-02 | 2019-09-03 | Quanta Computer Inc. | System and method for dynamically optimizing hardware frequency for booting |
Family Cites Families (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4191942A (en) | 1978-06-08 | 1980-03-04 | National Semiconductor Corporation | Single slope A/D converter with sample and hold |
| US4284906A (en) | 1979-10-03 | 1981-08-18 | The United States Of America As Represented By The Secretary Of The Navy | Constant amplitude variable frequency synchronized linear ramp generator |
| US4855622A (en) | 1987-12-18 | 1989-08-08 | North American Philips Corporation, Signetics Division | TTL compatible switching circuit having controlled ramp output |
| JPH07319574A (ja) * | 1994-05-24 | 1995-12-08 | Nippon Telegr & Teleph Corp <Ntt> | 温度異常時の装置保護方法及び回路 |
| US5719800A (en) | 1995-06-30 | 1998-02-17 | Intel Corporation | Performance throttling to reduce IC power consumption |
| US5825218A (en) | 1996-10-24 | 1998-10-20 | Stmicroelectronics, Inc. | Driver circuit including slew rate control system with improved voltage ramp generator |
| US6385735B1 (en) * | 1997-12-15 | 2002-05-07 | Intel Corporation | Method and apparatus for limiting processor clock frequency |
| US6233531B1 (en) | 1997-12-19 | 2001-05-15 | Advanced Micro Devices, Inc. | Apparatus and method for monitoring the performance of a microprocessor |
| US6043692A (en) | 1998-07-13 | 2000-03-28 | Xilinx, Inc. | Circuit and method for generating clock signals with an incrementally reduced effective frequency |
| US6941480B1 (en) | 2000-09-30 | 2005-09-06 | Intel Corporation | Method and apparatus for transitioning a processor state from a first performance mode to a second performance mode |
| US6826704B1 (en) | 2001-03-08 | 2004-11-30 | Advanced Micro Devices, Inc. | Microprocessor employing a performance throttling mechanism for power management |
| US7058824B2 (en) * | 2001-06-15 | 2006-06-06 | Microsoft Corporation | Method and system for using idle threads to adaptively throttle a computer |
| US6624681B1 (en) | 2001-07-30 | 2003-09-23 | Advanced Micro Devices, Inc. | Circuit and method for stopping a clock tree while maintaining PLL lock |
| US6889332B2 (en) * | 2001-12-11 | 2005-05-03 | Advanced Micro Devices, Inc. | Variable maximum die temperature based on performance state |
| US6934864B2 (en) * | 2002-01-11 | 2005-08-23 | International Business Machines Corporation | System and method for co-operative thermal management of electronic devices within a common housing |
| US6976182B1 (en) | 2002-02-01 | 2005-12-13 | Advanced Micro Devices, Inc. | Apparatus and method for decreasing power consumption in an integrated circuit |
| US6988217B1 (en) | 2002-02-27 | 2006-01-17 | Advanced Micro Devices, Inc. | Method and mechanism for generating a clock signal with a relatively linear increase or decrease in clock frequency |
| US6983386B2 (en) | 2002-08-12 | 2006-01-03 | Hewlett-Packard Development Company, L.P. | Voltage management of blades in a bladed architecture system based on thermal and power budget allocation |
| US7089459B2 (en) | 2002-09-30 | 2006-08-08 | Intel Corporation | Limit interface for performance management |
| US7051215B2 (en) * | 2003-06-13 | 2006-05-23 | Intel Corporation | Power management for clustered computing platforms |
| JP2005202506A (ja) * | 2004-01-13 | 2005-07-28 | Hitachi Ltd | ブレードサーバにおける電力管理システム |
| JP3811166B2 (ja) * | 2004-05-31 | 2006-08-16 | 株式会社東芝 | 電子機器 |
| US7418608B2 (en) | 2004-06-17 | 2008-08-26 | Intel Corporation | Method and an apparatus for managing power consumption of a server |
| JP3914230B2 (ja) * | 2004-11-04 | 2007-05-16 | 株式会社東芝 | プロセッサシステム及びその制御方法 |
| JP2007102313A (ja) * | 2005-09-30 | 2007-04-19 | Toshiba Corp | 制御装置およびマルチプロセッサ制御方法 |
-
2006
- 2006-08-14 US US11/503,700 patent/US7747881B2/en active Active
-
2007
- 2007-08-14 CN CN2007800303498A patent/CN101512462B/zh active Active
- 2007-08-14 TW TW096129928A patent/TWI411913B/zh active
- 2007-08-14 DE DE112007001922T patent/DE112007001922B4/de active Active
- 2007-08-14 WO PCT/US2007/017997 patent/WO2008021365A1/en active Application Filing
- 2007-08-14 KR KR1020097004821A patent/KR20090057006A/ko not_active Application Discontinuation
- 2007-08-14 JP JP2009524666A patent/JP2010500693A/ja active Pending
- 2007-08-14 GB GB0902377A patent/GB2454400B/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2010500693A (ja) | 2010-01-07 |
| DE112007001922B4 (de) | 2012-10-11 |
| WO2008021365A1 (en) | 2008-02-21 |
| DE112007001922T5 (de) | 2009-09-10 |
| GB0902377D0 (en) | 2009-04-01 |
| GB2454400A (en) | 2009-05-06 |
| GB2454400B (en) | 2011-02-23 |
| US20080040622A1 (en) | 2008-02-14 |
| CN101512462A (zh) | 2009-08-19 |
| TWI411913B (zh) | 2013-10-11 |
| TW200817892A (en) | 2008-04-16 |
| US7747881B2 (en) | 2010-06-29 |
| KR20090057006A (ko) | 2009-06-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101512462B (zh) | 用于限制处理器性能的系统及方法 | |
| US8745441B2 (en) | Processor replacement | |
| US6772099B2 (en) | System and method for interpreting sensor data utilizing virtual sensors | |
| US7069349B2 (en) | IPMI dual-domain controller | |
| KR102151628B1 (ko) | 시스템 레벨의 열 관리를 주도하는 솔리드 스테이트 드라이브 | |
| JP2010517142A (ja) | 複数の装置に電力を割り当てるためのデータ構造 | |
| BR112013015447B1 (pt) | Processador, sistema e método para configurar a potência térmica de projeto em um microprocessador | |
| US20140337496A1 (en) | Embedded Management Controller for High-Density Servers | |
| CN102027430B (zh) | 管理计算机的功耗的方法和装置 | |
| KR102170993B1 (ko) | 전자 시스템 및 그것의 동작 방법 | |
| US20140317267A1 (en) | High-Density Server Management Controller | |
| TW202137034A (zh) | 自動偵測及警示計算裝置組件變更的方法和系統 | |
| US11593487B2 (en) | Custom baseboard management controller (BMC) firmware stack monitoring system and method | |
| US8250354B2 (en) | Method and apparatus for making a processor sideband interface adhere to secure mode restrictions | |
| US7831816B2 (en) | Non-destructive sideband reading of processor state information | |
| JP5332257B2 (ja) | サーバシステム、サーバ管理方法、およびそのプログラム | |
| US7707282B1 (en) | Integrated network and management controller | |
| CN116610373B (zh) | Pcie设备管理架构、方法、系统、设备和介质 | |
| US11836100B1 (en) | Redundant baseboard management controller (BMC) system and method | |
| CN116521574A (zh) | 一种存储模块的信息获取方法以及相关装置 | |
| CN115145786A (zh) | 一种bmc芯片管理方法、装置、计算机设备及存储介质 | |
| CN118034917A (zh) | 一种PCIe资源分配方法、装置、电子设备及存储介质 | |
| CN115129536A (zh) | 动态监测 | |
| US20040088707A1 (en) | Operating mode for a computer | |
| CN112835622A (zh) | 一种使bmc兼容多种机型的方法及组件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: GLOBALFOUNDRIES COMPANY Free format text: FORMER OWNER: ADVANCED MICRO DEVICES INC. Effective date: 20100715 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| COR | Change of bibliographic data |
Free format text: CORRECT: ADDRESS; FROM: CALIFORNIA STATE, THE USA TO: GRAND CAYMAN, CAYMAN ISLANDS(BRITISH OVERSEAS TERRITORY) |
|
| TA01 | Transfer of patent application right |
Effective date of registration: 20100715 Address after: Grand Cayman, Cayman Islands Applicant after: Globalfoundries Semiconductor Inc. Address before: American California Applicant before: Advanced Micro Devices Inc. |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20201218 Address after: California, USA Patentee after: Lattice chip (USA) integrated circuit technology Co.,Ltd. Address before: Greater Cayman Islands, British Cayman Islands Patentee before: GLOBALFOUNDRIES Inc. |
|
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20210222 Address after: No.1, Duhang 1st Road, Hsinchu City, Hsinchu Science Park, Taiwan, China Patentee after: MEDIATEK Inc. Address before: California, USA Patentee before: Lattice chip (USA) integrated circuit technology Co.,Ltd. |