CN101510030A - 液晶显示面板及其制造方法 - Google Patents

Abstract

液晶显示面板，包含第一扫描线、第二扫描线、存储电容线以及以矩阵排列的多个像素。第一扫描线、第二扫描线及存储电容线平行设置。各像素至少具有一第一子像素，其设置在一第一扫描线及一第二扫描线之间，且第一子像素具有第一薄膜晶体管、第二薄膜晶体管、第三薄膜晶体管及像素电极。其中，像素电极被区分为一第一区域及一第二区域；第一薄膜晶体管电性连接第一扫描线及第一区域；第二薄膜晶体管电性连接第一扫描线及第二区域；第三薄膜晶体管电性连接第二扫描线及第二区域。存储电容线电性连接第三薄膜晶体管，其中，存储电容线与第一扫描线的距离大于存储电容线与第二扫描线的距离。本发明亦揭露一种液晶显示面板的制造方法。

Description

液晶显示面板及其制造方法

技术领域

本发明涉及一种显示面板及其制造方法，特别是涉及一种液晶显示面板及其制造方法。

背景技术

液晶显示面板是目前常见的显示面板之一，因其具有高分辨率、重量轻、厚度薄、及低功率消耗等优点，因此，液晶显示面板的使用越来越普及。然而，液晶显示面板却也存在着一些技术上有待解决的问题，例如广视角(viewangle)问题，即当使用者在屏幕的正前方与斜前方观看图像时，其所看到的图像的灰阶与亮度并不相同，通常在正前方所看到的图像亮度会大于斜前方所看到的图像亮度，因此，在不同角度所观看的液晶屏幕的画面，其亮度差异将导致各颜色混合的结果不同，因而导致色偏(color shift)及色饱和度不足(color de-saturation)等现象的产生。

请参照图1及图2所示，是一种现有多区域垂直配向(Multi-DomainVertically Aligned，MVA)式液晶显示面板的一子像素结构1，其包含至少一薄膜晶体管(Thin Film Transistor，TFT)T、一存储电容线(storageelectrode)11、一子像素电极(sub-pixel electrode)12、一液晶层13及一共同电极(commonel ectrode)14。共同电极14形成于一彩色滤光片基板16上，子像素电极12形成于一薄膜晶体管基板15的一介电层17上，液晶层13容置于子像素电极12与共同电极14之间。其中，子像素电极12设置在两相邻扫描线SL_n、SL_n+1之间，且子像素电极12具有多个狭缝12a，而使子像素电极12形成图案。薄膜晶体管T控制子像素结构1的动作，存储电容线11与子像素电极12间形成一存储电容(storage capacitor)。

承上，多区域垂直配向式液晶显示面板是藉由配置于薄膜晶体管基板15或彩色滤光片基板16上的狭缝(slit)12a或配向凸起物(alignmentprotrusion)14a，使得液晶分子呈多方向排列，而得到数个不同的配向领域(alignment domain)的方式，来改善广视角的问题。

近来，为了更有效的改善广视角色偏的问题，另一种技术已被提出，请再参照图2所示，其是将子像素电极12区分为一第一区域I及一第二区域II，以对不同的灰阶值显示不同的亮度比例。一般而言，要达成此效果可于开启下一条扫描线SL_n+1的同时，打开第三薄膜晶体管T₃以将存储电容线11的一额外布线11a与第三薄膜晶体管T₃的源极等电位的一电极E对应设置定义而成的一辅助电容上的电荷传导至子像素电极12的第二区域II中，使得第二区域II与第一区域I的亮度维持一定的差异，并避免色偏问题产生。

请参照图3所示，是上述的子像素结构1的等效电路图。于此，液晶电容C_lc(A)是由子像素电极12的第一区域(例如为一亮区)I与共同电极14对应设置定义而成；液晶电容C_lc(B)是由子像素电极12的第二区域(例如为一暗区)II与共同电极14对应设置定义而成；存储电容C_st(A)是由存储电容线11以及通过通孔与像素电极12的第一区域电性连接的电容电极112对应设置定义而成；存储电容C_st(B)是由存储电容线11以及通过通孔与子像素电极12的第二区域电性连接的电容电极111对应设置定义而成；辅助电容C_S是由存储电容线11的额外布线11a与第三薄膜晶体管T₃的源极等电位的电极E对应设置定义而成。其中，子像素电极12的第一区域I及第二区域II分别与共同电极14对应设置，并分别通过相对的一第一薄膜晶体管T₁、一第二薄膜晶体管T₂电性连接至相对的一数据线DL_n及扫瞄线SL_n，且子像素电极12的第二区域II是通过相对的一第三薄膜晶体管T₃电性连接至下一扫描线SL_n+1及辅助电容。

再请参照图3及图4所示，其中，图4是图3中扫描线SL_n、SL_n+1及节点V_P1、V_P2的时序示意图。首先，当扫描线SL_n输入一信号至子像素电极12时，第一薄膜晶体管T₁及第二薄膜晶体管T₂导通，并经由数据线DL输入一正极性的子像素数据，使得节点V_P1与V_P2的电位同时为V₁；当扫描线SL_n停止输入信号至子像素电极12时，第一薄膜晶体管T₁及第二薄膜晶体管T₂瞬间关闭，此时因受到薄膜晶体管T₁、T₂中栅极与漏极的寄生电容效应的影响，使得节点V_P1与V_P2受到不同的馈穿(feed through)效应，导致其电位有所差异，其分别为V₂及V₂₁，故其相对于共同电压V_com的电平产生差异大约为(V₂-V₂₁)；接着，当扫描线SL_n+1输入信号至子像素电极12时，由于前一画面基于点反转(dot inversion)的因素影响，因此当第三薄膜晶体管T₃导通时，将使得存储电容C_st(B)中所存储的电荷与辅助电容C_S中和，并使得节点V_P2的电压电平转变为V₃，此时，节点V_P1的电压电平仍为V₂；当扫描线SL_n+1停止输入信号时，节点V_P1与V_P2的电位仍分别维持为V₂与V₃；当下一个画面时间来临，扫描线SL_n再次输入信号以导通第一薄膜晶体管T₁及第二薄膜晶体管T₂，并经由数据线DL输入一负极性的子像素数据时，将使得节点V_P1与V_P2的电位同时为V₄；当扫描线SL_n停止输入信号时，第一薄膜晶体管T₁及第二薄膜晶体管T₂瞬间关闭，节点V_P1与V_P2的电位因受到不同馈穿效应影响，分别为V₅及V₅₁，故其相对于共同电压V_com的电平产生差异大约为(V₅-V₅₁)；接着，扫描线SL_n+1输入信号以导通第三薄膜晶体管T₃，使得存储电容C_st(B)中的所处存前一画面正极性的电荷传递至辅助电容C_S，并使得节点V_P2的电压电平转变为V₆，在此同时，节点V_P1的电压电平仍为V₅；当扫描线SL_n+1停止输入信号时，节点V_P1与V_P2的电位仍分别为V₅与V₆。

然而，不论利用上述何种方式，其子像素结构1中的存储电容线11皆是设置在子像素电极12的中间位置上。当为了调整电容值而必须经由存储电容线11来额外布线11a时，将会增加存储电容线11布线的困难度及负荷，并且会减少开口率。另外，当子像素电极12区分为第一区域(亮区)I与第二区域(暗区)II时，若亮区I与暗区II受到不同馈穿(feed through)效应的影响，会使得两个区域的子像素1所显示的信号相对于信号中心点V_com的电平不同，因此导致信号在不同画面下会有闪烁的问题，长时间并会造成液晶的偏极化而有无法消失的残影留下。

因此，如何提供一种能够简化布线困难度、减少低灰阶区域对显示特性的影响且能够改善色偏现象的液晶显示面板及其制造方法，乃为当前重要课题之一。

发明内容

鉴于上述课题，本发明的目的为提供一种能够简化布线困难度、减少低灰阶区域对显示特性的影响且能够改善色偏及色饱和度不足的液晶显示面板及其制造方法。

本发明的另一目的为提供一种能够提供一种亮区的面积比光通量较暗区小的设计，可减少低灰阶区对显示特性造成的影响的液晶显示面板及其制造方法。

为达上述目的，依本发明的一种液晶显示面板包含一第一扫描线、一第二扫描线、一存储电容线以及以矩阵排列的多个像素。第一扫描线、第二扫描线及存储电容线平行设置。各像素至少具有一第一子像素，其设置在第一扫描线及第二扫描线之间，且第一子像素具有一第一薄膜晶体管、一第二薄膜晶体管、一第三薄膜晶体管及一像素电极。其中，像素电极被区分为一第一区域及一第二区域；第一薄膜晶体管电性连接第一扫描线及第一区域；第二薄膜晶体管电性连接第一扫描线及第二区域；第三薄膜晶体管电性连接第二扫描线及第二区域。存储电容线电性连接第三薄膜晶体管，其中，存储电容线与第一扫描线的距离大于存储电容线与第二扫描线的距离。

另外，为达上述目的，依本发明的一种液晶显示面板包含一第一扫描线、一第二扫描线以及以矩阵排列的多个像素。第一扫描线及第二扫描线是平行设置。各像素至少具有一第一子像素，其设置在第一扫描线及第二扫描线之间，且第一子像素具有一第一薄膜晶体管、一第二薄膜晶体管、一第三薄膜晶体管及一像素电极。其中，像素电极被区分为一第一区域及一第二区域；第一薄膜晶体管电性连接第一扫描线及第一区域；第二薄膜晶体管电性连接第一扫描线及第二区域；第三薄膜晶体管电性连接第二扫描线及第二区域。其中，所述薄膜晶体管符合以下公式(1)：

C_gd2≥C_gd1       (1)

其中，C_gd1是该第一薄膜晶体管的栅极与源极间的一寄生电容，C_gd2是该第二薄膜晶体管的栅极与源极间的一寄生电容。

再者，为达上述目的，依本发明的一种液晶显示面板包含一第一扫描线、一第二扫描线以及以矩阵排列的多个像素。第一扫描线及第二扫描线平行设置。各像素至少具有一第一子像素，其设置在第一扫描线及第二扫描线之间，且第一子像素具有一第一薄膜晶体管、一第二薄膜晶体管、一第三薄膜晶体管及一像素电极。其中，像素电极被区分为一第一区域及一第二区域；第一薄膜晶体管电性连接第一扫描线及第一区域；第二薄膜晶体管电性连接第一扫描线及第二区域；第三薄膜晶体管电性连接第二扫描线及第二区域。其中，该第一薄膜晶体管的漏极及其相对应的一导线与该第一扫描线重迭的面积小于该第二薄膜晶体管的漏极及其相对应的另一导线与该第二扫描线重迭的面积。

又，为达上述目的，依本发明的一种液晶显示面板的制造方法包含下列步骤：形成一第一扫描线、一第二扫描线及一存储电容线于一薄膜晶体管基板上；连接薄膜晶体管基板与一彩色滤光片基板；以及形成一液晶层于该薄膜晶体管基板与该彩色滤光片基板之间。其中，存储电容线与第一扫描线及第二扫描线平行设置，且存储电容线与第一扫描线的距离大于存储电容线与第二扫描线的距离。

另外，为达上述目的，依本发明的一种液晶显示面板的制造方法包含下列步骤：形成一第一扫描线及一第二扫描线于一薄膜晶体管基板上，且第一扫描线是与第二扫描线平行设置；形成一第一薄膜晶体管及一第二薄膜晶体管于第一扫描线；连接薄膜晶体管基板与一彩色滤光片基板；以及形成一液晶层于薄膜晶体管基板与彩色滤光片基板之间。其中，薄膜晶体管符合以下公式(1)：

C_gd2≥C_gd1   (1)

其中，C_gd1是第一薄膜晶体管的栅极与漏极间的一寄生电容，C_gd2是第二薄膜晶体管的栅极与漏极间的一寄生电容。

再者，为达上述目的，依本发明的一种液晶显示面板的制造方法包含下列步骤：形成一第一扫描线及一第二扫描线于一薄膜晶体管基板上，且第一扫描线与第二扫描线平行设置；形成一第一薄膜晶体管及一第二薄膜晶体管于第一扫描线；形成一第三薄膜晶体管于第二扫描线；形成一数据线于薄膜晶体管基板上，且数据线覆盖部份第一扫描线、第二扫描线及存储电容线；形成一像素电极于薄膜晶体管基板上，且像素电极设置在第一扫描线及第二扫描线之间，其被区分为一第一区域及一第二区域，其中，第一薄膜晶体管分别电性连接第一扫描线及第一区域，第二薄膜晶体管分别电性连接第一扫描线及第二区域，第三薄膜晶体管分别电性连接第二扫描线及第二区域；连接薄膜晶体管基板与一彩色滤光片基板；以及形成一液晶层于薄膜晶体管基板与彩色滤光片基板之间。其中，第一薄膜晶体管的漏极及与其等电位的一导线与第一扫描线重迭的面积小于第二薄膜晶体管的漏极及与其等电位的另一导线与第二扫描线重迭的面积。

如上所述，因依本发明的液晶显示面板及其制造方法中存储电容线与第一扫描线的距离大于存储电容线与第二扫描线的距离，所以本发明的液晶显示装置及液晶显示面板能够在需要额外由存储电容线延伸增加布线的情况下，简化布线的复杂度。此外，本发明并藉由调整子像素中C_gd及C_st/C_lc的值，来解决亮区与暗区的馈穿效应不相等且信号相对于V_com不同造成的闪烁的问题，并可将上述技术应用在广视角的液晶显示面板上以提高色差补偿能力，藉以改善颜色偏差的现象，进而提供更佳的图像显示品质。

附图说明

图1示出了现有多区域垂直配向式液晶显示面板的一子像素结构的一侧视示意图；

图2示出了现有多区域垂直配向式液晶显示面板的一子像素结构的一示意图；

图3示出了现有多区域垂直配向式液晶显示面板的一子像素结构的一等效电路图；

图4示出了现有多区域垂直配向式液晶显示面板的一子像素结构的一时序图；

图5是依据本发明较佳实施例的一种液晶显示面板的一示意图；

图6是依据本发明较佳实施例的液晶显示面板中一薄膜晶体管基板的一子像素结构的一示意图；

图7是依据本发明较佳实施例的液晶显示面板中的一对向基板的一子像素结构的一示意图；

图8是依据本发明较佳实施例的液晶显示面板中薄膜晶体管基板的另一种子像素结构的一示意图；

图9是依据本发明较佳实施例的液晶显示面板中薄膜晶体管基板的第一子像素的一等效电路图；

图10是图9中扫描线及节点V_P1’、V_P2’的一时序图；

图11是依据本发明较佳实施例的液晶显示面板中薄膜晶体管基板的又一种子像素结构的一示意图；

图12是依据本发明较佳实施例的液晶显示面板中薄膜晶体管基板的另一子像素的一等效电路图；

图13是依据本发明较佳实施例的液晶显示面板中薄膜晶体管基板的再一种子像素结构的一示意图，其中，存储电容线具有二电性延伸部；以及

图14是依据本发明较佳实施例的一种液晶显示面板的制造方法的流程图。

附图符号说明：

1：子像素结构         11：存储电容线

111：辅助电容线            11a：布线

12：像素电极               12a：狭缝

13：液晶层                 14：共同电极

14a：配向凸起物            15：薄膜晶体管基板

16：对向基板               17：介电层

2：液晶显示装置            21：背光模块

22：液晶显示面板

221：薄膜晶体管基板的一子像素结构

222：对向基板的一子像素；

I：第一区域、亮区

II：第二区域、暗区；

BM₁：黑色矩阵层

C_1C、C_lc(A)、C_lc(B)、C_lc1、C_lc2：液晶电容

C_gd、C_gd1、C_gd2：电容

C_st、C_st(A)、C_st(B)、C_st1、C_st2：存储电容

C_S、C_S1、C_S2：辅助电容      DL、DL_n：数据线

E、E₁：电极

L、L₁、L₂、L₃：通道长度    L₁₁、L₁₂：导线

M₁、M_1A、M_1B、M_1C：图案化金属层

O₁、O₂、O₃、O₄：通孔        P1：第一子像素

P₁₃₁：第一薄膜晶体管        P₁₃₂：第二薄膜晶体管

P₁₃₃：第三薄膜晶体管        P₁₃₄：像素电极

P_134A：狭缝                 P₁₃₅：共同电极

S、S₁、S₂：距离             SC₁：存储电容线

SC_1A、SC_1B：电性延伸部

SL、SL_n、SL_n+1、SL₁、SL₂：扫描线

T、T₁、T₂、T₃：薄膜晶体管

V₁、V₂、V₂₁、V₃、V₄、V₅、V₅₁、V₆、V₁、V₂、V₃、V₃₁、V₄、V₅、V₆、V₇、V₈、V₈₁、V₉、V₁₀、V_com：电压

V_p1、V_p2、V_p1、V_p2：节点

W、W₁、W₂、W₃：通道宽度。

具体实施方式

以下将参照相关图式，说明依本发明较佳实施例的液晶显示装置及其液晶显示面板。

首先要说明的是，在本实施例中，液晶显示装置2是以一多区域垂直配向(MVA)式液晶显示装置为例，但并不以此为限，其亦可为一扭曲向列(Twisted-Nematic)型液晶显示装置、一光学补偿弯曲OCB(Optica11yCompensated Bend)型液晶显示装置、一ASM(Axisymmetric aligned)型液晶显示面板或一IPS(In-plane Switching)型液晶显示面板。

请参照图5所示，其是依据本发明较佳实施例的一种液晶显示装置2的结构示意图。液晶显示装置2包含一背光模块21及一液晶显示面板22，背光模块21与液晶显示面板22相邻设置，并发出一光源L₁以穿过液晶显示面板22。在本实施例中，背光模块21是以一直下式背光模块为例，但并不以此为限，其亦可为一侧光式背光模块。其中，背光模块21的背光源可选自冷阴极荧光灯(Cold Cathode Fluorescent Lamp，CCFL)、发光二极管(LightEmitting Diode，LED)、有机电激发光元件(Organic Electro-LuminescentDevice，OELD)或场发射元件(Field Emissive Device，FED)。

另外，液晶显示面板22具有一薄膜晶体管基板(图中未显示)、一对向基板(例如是彩色滤光片基板)(图中未显示)以及一液晶层(图中未显示)。薄膜晶体管基板是与对向基板相对而设，且液晶层设置在薄膜晶体管基板及对向基板之间。其中，薄膜晶体管基板具有多个条数据线、多个条扫描线、多个像素以及多个条存储电容线。各扫描线及存储电容线相互平行设置，且所述像素是以矩阵排列，其中，各像素至少包含一子像素，其是设置在两相邻扫描线之间。

请参照图6及图7所示，是薄膜晶体管基板及对向基板中的一子像素结构221、222的示意图，其中，薄膜晶体管基板的一子像素结构221包含有一第一子像素P₁、一数据线DL、一第一扫描线SL₁、一第二扫描线SL₂以及一存储电容线SC₁(如图6所示)。对向基板的一子像素结构222包含有一共同电极P₁₃₅(如图7所示)。在本实施例中，第一子像素P₁可为一全彩像素中的红、绿、蓝或其它颜色的子像素。

第一子像素P₁具有一第一薄膜晶体管P₁₃₁、一第二薄膜晶体管P₁₃₂、一第三薄膜晶体管P₁₃₃及一像素电极P₁₃₄。其中，第一薄膜晶体管P₁₃₁、第二薄膜晶体管P₁₃₂、第三薄膜晶体管P₁₃₃、存储电容线SC₁及像素电极P₁₃₄形成于薄膜晶体管基板上。在本实施例中，为减少于形成辅助电容C_S时造成存储电容线SC₁配在线的负荷(例如避免存储电容线SC₁额外的分支增加存储电容线SC₁的负荷)，因而设计存储电容线SC₁与第一扫描线SL₁之间的距离S₁大于存储电极存储电容线SC₁与第二扫描线SL₂之间的距离S₂，且存储电容线SC₁与第二扫描线SL₂之间的距离S₂介于4μm-20μm之间。

像素电极P₁₃₄也可以具有多个狭缝P_134a，而使像素电极P₁₃₄形成图案，以使得液晶分子具有一预倾角，例如应用在扭曲向列(Twisted-Nematic)型液晶显示装置时可以不需要有狭缝P_134a。其中，像素电极P₁₃₄被区分为一第一区域I及一第二区域II。在本实施例中，第一区域I是一亮区，第二区域II是一暗区。

再请参照图6所示，第一薄膜晶体管P₁₃₁的栅极(gate)电性连接第一扫描线SL₁，漏极(drain)经由一通孔(via)O₁电性连接第一子像素P₁的第一区域I，而源极(source)则是电性连接数据线DL。第二薄膜晶体管P₁₃₂的栅极电性连接第一扫描线SL₁，漏极经由一通孔O₂电性连接第一子像素P₁的第二区域II，而源极则是电性连接数据线DL。第三薄膜晶体管P₁₃₃的栅极电性连接第二扫描线SL₂，漏极经由一通孔O₃电性连接第一子像素P₁的第二区域II，而源极则是电性连接辅助电容的电极E₁。于此，第一薄膜晶体管P₁₃₁、第二薄膜晶体管P₁₃₂及第三薄膜晶体管P₁₃₃用于控制第一子像素P₁的第一区域I及第二区域II的动作。

在本实施例中，第一薄膜晶体管P₁₃₁的栅极与漏极间具有一第一寄生电容C_gd1，第二薄膜晶体管P₁₃₂的栅极与漏极间具有一第二寄生电容C_gd2，第三薄膜晶体管P₁₃₃的栅极与漏极间具有一第三寄生电容C_gd3。

由于ΔV_{feed through}＝C_gd×(V_gh-V_gl)/(C_st+C_lc+C_gd)，是以，在不考虑第三寄生电容C_gd3的影响下(因第三寄生电容C_gd3在第二扫描线SL₂启动与关闭时的影响可以视为抵销)，为使得两个子像素的ΔV_{feed through}相等，其中，C_gd1×(V_gh-V_gl)/(C_st1+C_lc1+C_gd1)＝C_gd2×(V_gh-V_gl)/(C_st2+C_lc2+C_gd2)，消去(V_gh-V_gl)，则C_gd1/[((C_st1/C_lc1)+1+(C_gd1/C_lc1))×C_lc1]＝C_gd2/[((C_st2/C_lc2)+1+(C_gd2/C_lc2))×C_lc2]，其中，(C_gd1/C_lc1)与(C_gd2/C_lc2)的值<<1，所以可以忽略，故当C_st1/C_lc1＝C_st2/C_lc2，则C_gd1/[(2)×C_lc1]＝C_gd2/[(2)×C_lc2]，但因为设计上使得亮区I的光通过量或面积较暗区II小，即C_lc2≧C_lc1，因此，C_gd2≥C_gd1。即第一薄膜晶体管P₁₃₁及第二薄膜晶体管P₁₃₂符合以下公式(1)：

C_gd2≥C_gd1       (1)

另外，一般薄膜晶体管的源极与漏极之间含有半导体区的区域且其相对应的宽度称为通道宽度W，源极与漏极之间的距离称为通道长度L。再请参照图6所示，基于上述，第一薄膜晶体管P₁₃₁具有第一通道宽度W₁及一第一通道长度L₁；第二薄膜晶体管P₁₃₂具有一第二通道宽度W₂及一第二通道长度L₂；第三薄膜晶体管P₁₃₃具有一第三通道宽度W₃及一第三通道长度L₃。

其中，第一薄膜晶体管P₁₃₁及第二薄膜晶体管P₁₃₂符合以下公式(2)：

W₂/L₂≥W₁/L₁      (2)

在本实施例中，是以第二通道宽度W₂与第二通道长度L₂的比值等于第一通道宽度W₁与第一通道长度L₁的比值为例。

请再参照图8所示，在本实施例中，亦可使第一区域(亮区)I的第一薄膜晶体管P₁₃₁的(a)漏极及与其相连接的第一子像素P₁的第一区域I与(b)第一扫描线SL₁重迭的面积小于控制第二区域(暗区)II的第二薄膜晶体管P₁₃₂的(c)漏极及与其相连接的第一子像素P₁的第二区域II与(d)第一扫描线SL₁重迭的面积来满足上述要求。例如使得第一薄膜晶体管P₁₃₁与第二薄膜晶体管P₁₃₂的形状相同，但将第二区域II的像素电极P₁₃₄延伸到与栅极重迭，或是使得第一薄膜晶体管P₁₃₁与第二薄膜晶体管P₁₃₂之中的L固定，而调整使得W₂>W₁(未示出)，或同时使用前述方法以符合公式(1)。

请同时参照图6及图9所示，其中图9为图6的一等效电路图。在本实施例中，液晶显示面板22还包含一图案化金属层M₁，其是与存储电容线SC₁相对而设。其中，部份的图案化金属层M_1A是经由一通孔O₄与第一区域I电性连接并与存储电容线SC₁形成一第一存储电容C_st1、部分的图案化金属层M1B是与第三薄膜晶体管P₁₃₃及经由通孔O₃而与该第二区域II电性连接，图案化金属层M_1B与存储电容线SC₁形成一第二存储电容C_st2；部分的图案化金属层M_1C分别与第三薄膜晶体管P₁₃₃电性连接，图案化金属层M_lc与存储电容线SC₁形成一辅助电容C_S，液晶电容是由像素电极P₁₃₄及共同电极P₁₃₅对应设置定义而成，意即第一子像素P₁的第一区域I与共同电极P₁₃₅形成一第一液晶电容C_lc1，第一子像素P₁的第二区域II与共同电极P₁₃₅形成一第二液晶电容C_lc2。

在本实施例中，为使得两个子像素的ΔV_{feed through}相等，其中C_gd1/[((C_st1/C_lc1)+1+(C_gd1/C_lc1))×C_lc1]＝C_gd2/[((C_st2/C_lc2)+1+(C_gd2/C_lc2))×C_lc2]，一般(C_gd1/C_lc1)与(C_gd2/C_lc2)的值<<1，所以可以忽略，故当假设第一薄膜晶体管P₁₃₁及第二薄膜晶体管P₁₃₂的大小设计相同，即假设C_gd2＝C_gd1，则1/[((C_st1/C_lc1)+1)×C_lc1]＝1/[((C_st2/C_lc2)+1)×C_lc2]，又因为设计上使得亮区I的光通过量或面积较暗区II小，即C_lc2≥C_lc1，所以(C_st1/C_lc1)+1≥(C_st2/C_lc2)+1，因此(C_st1/C_lc1)≥(C_st2/C_lc2)。即第一区域I与第二区域II的存储电容及液晶电容的比值符合以下公式(3)：

C_st1/C_lc1>C_st2/C_lc2       (3)

在本实施例中，可以藉由设计第一区域I的面积小于第二区域II的面积，而第一区域I与第二区域II的存储电容大约相等来达成C_st1/C_lc1>C_st2/C_lc2。

另外，各子像素具有一比值R_a，R_a符合以下公式(4)：

R_a＝C_S/(C_S+C_lc+C_st)      (4)

在此实施例中，C_lc＝C_lc1+C_lc2；

C_st＝C_st1+C_st2；

在亮暗区面积比例为1:2的情况下，穿透率对Ra值的影响，假设Ra＝0.15时穿透率为基准(100％)的情况下，当Ra＝0.2时，穿透率为95％；当Ra＝0.25时，穿透率为87.8％。因此上述比值最佳介于0.1-0.35之间。简而言之，比值Ra代表辅助电容C_S于整个子像素等效电容中所占的比例。

此外，该薄膜晶体管基板的像素还包含一第二子像素(图中未示)及一第三子像素(图中未示)。第一子像素P₁、第二子像素及第三子像素是沿第一扫描线SL₁方向相邻设置，若第一子像素P₁为一显示红色的像素(R)，第二子像素为一显示绿色的像素(G)，第三子像素为一显示蓝色的像素(B)，一般为了色温上的考虑，若要符合高色温的规格，通常需要提高显示器在短波长的亮度输出，例如减少显示器的蓝色区域因为辅助电容导致穿透率的下降程度，因此各子像素的比值R_a符合以下公式(5)：

R_a(R)＝R_a(G)≥R_a(B)     (5)

请再参照图10所示，其是图9中第一扫描线SL₁、第二扫描线SL₂及节点V_P1’、V_P2’的时序图。

首先，例如在第一个画面时间时，第一扫描线SL₁输入一信号以导通第一薄膜晶体管P₁₃₁及第二薄膜晶体管P₁₃₂，并经由数据线DL输入一子像素数据，使得节点V_P1’与V_P2’的电位同时为V₁’；当第一扫描线SL₁停止输入信号时，第一薄膜晶体管P₁₃₁及第二薄膜晶体管P₁₃₂瞬间关闭，但因本发明针对薄膜晶体管P₁₃₁、P₁₃₂中栅极与漏极的第一寄生电容C_gd1与第二寄生电容C_gd2进行设计，使得C_gd2≥C_gd1或是W₂/L₂≥W₁/L₁，是以，节点V_P1’与V_P2’的电位分别从V₁’变成V_P2’，换句话说，因受到相同的馈穿效应影响，故本发明V_P1’与V_P2’的像素信号相对于共同电压V_com的电压差能够得到稳定的控制。

接着，第二条扫描线SL₂输入信号以导通第三薄膜晶体管P₁₃₃，使得第二存储电容C_st2中的电荷与第一辅助电容C_S1中和，并使得节点V_P2’的电压电平转变为V_P3’，节点V_P1’的电压电平因受到第二辅助电容C_S2的影响使其转变为V_P3’；接着，例如在第二个画面时间时，当第一扫描线SL₁再次输入信号以导通第一薄膜晶体管P₁₃₁及第二薄膜晶体管P₁₃₂，并经由数据线DL输入一子像素数据，使得节点V_P1’与V_P2’的电位同时为V_P4’；当第一扫描线S_L1停止输入信号时，第一薄膜晶体管P₁₃₁及第二薄膜晶体管P₁₃₂瞬间关闭，但因本发明针对薄膜晶体管P₁₃₁、P₁₃₂中栅极与漏极的第一寄生电容C_gd1与第二寄生电容C_gd2进行设计，使得C_gd2≥C_gd1或是W₂/L₂≥W₁/L₁，是以，节点V_P1’与V_P2’的电位分别从V_P4’变成V_P5’，换句话说，因受到相同的馈穿效应影响，故本发明的像素信号相对于共同电压V_com的电压差能够得到稳定的控制。

接着，第二条扫描线SL₂输入信号以导通第三薄膜晶体管P₁₃₃，使得第二存储电容C_st2中的电荷与第一辅助电容C_S1中和，并使得节点V_P2’电压电平转变为V_P6’。

请参照图11及图12所示，在本实施例中，液晶显示面板22中部分的图案化金属层M_1C是再与第一区域I相对设置而形成一第二辅助电容C_S2。

再请参照图13所示，在本实施例中，存储电容线SC₁更具有二电性延伸部SC_1A、SC_1B，其是分别沿着数据线DL方向与各子像素P₁的像素电极P₁₃₄的边缘相对而设。其中，电性延伸部SC_1A、SC_1B的宽度可约为4μm。

承上，利用上述设计，当对向基板中子像素222上的一黑色矩阵层BM₁欲覆盖薄膜晶体管基板221上像素电极P₁₃₄边缘电场造成液晶排列不整的漏光现象时，因存储电容线SC₁的电性延伸部SC_1A、SC_1B已利用黄光工艺覆盖部分像素电极P₁₃₄的两侧边缘，使得对向基板与薄膜晶体管基板对组时黑色矩阵层BM₁所需覆盖的面积减少，因而可增加第一子像素P₁的开口率。另外，存储电容线SC₁的电性延伸部SC_1A、SC_1B与像素电极P₁₃₄相互重迭处亦可形成存储电容C_s1因而可增加存储电容C_st的电容值。

请参照图14所示，依据本发明较佳实施例的一种液晶显示面板的制造方法包含步骤S01至步骤S08。请再参照图6与图7所示，步骤S01利用一第一金属，例如单层或多个层铝、钼、铜或银等金属或合金，形成一第一扫描线SL₁、一第二扫描线SL₂及一存储电容线SC₁于一薄膜晶体管基板221上；步骤S02利用一绝缘物，例如氮化硅(SiNx)或氧化硅(SiOx)等绝缘物，形成一第一绝缘层于第一扫描线SL₁、第二扫描线SL₂及一存储电容线SC₁上；步骤S03是形成一第一薄膜晶体管P₁₃₁及一第二薄膜晶体管P₁₃₂的一半导体层于第一扫描线SL₁上，形成一第三薄膜晶体管P₁₃₃的另一半导体层于第二扫描线SL₂上，其中，第一薄膜晶体管P₁₃₁的栅极(gate)电性连接第一扫描线SL₁，第二薄膜晶体管P₁₃₂的栅极(gate)电性连接第一扫描线SL₁，第三薄膜晶体管P₁₃₃的栅极(gate)电性连接第二扫描线SL₂；步骤S04是利用一第二金属层，例如单层或多个层铝、钼、铜或银等金属或合金，形成一数据线DL、第一薄膜晶体管P₁₃₁、第二薄膜晶体管P₁₃₂以及第三薄膜晶体管P₁₃₃的源极与漏极与一图案化金属层M₁于薄膜晶体管基板221上，且此第二金属覆盖存储电容线SC₁的部分形成前述的图案化金属层M_1A、M_1B以及M_1C；步骤S05形成一保护层(passivation)，例如氮化硅(SiNx)或氧化硅(SiOx)等覆盖在前述各层上之后以形成一第二绝缘层；步骤S06是形成一像素电极P₁₃₄在薄膜晶体管基板221上，且像素电极P₁₃₄是设置在第一扫描线SL₁及第二扫描线SL₂之间，其被区分为一第一区域I及一第二区域II，其中，第一区域I经由第二绝缘层的通孔O₁电性连接第一薄膜晶体管P₁₃₁的漏极(drain)，第二区域II是经由第二绝缘层的通孔O₂电性连接第二薄膜晶体管P₁₃₂的漏极(drain)，第二区域II是经由第二绝缘层的通孔O₃电性连接第三薄膜晶体管P₁₃₃的漏极(drain)，其中，部份的图案化金属层M_1A经由通孔O₄与第一区域I电性连接以与存储电容线SC₁形成一第一存储电容C_st1、部分的图案化金属层M_1B是经由通孔O₃与电性连接第二区域II以与存储电容线SC₁形成一第二存储电容C_st2、部分的图案化金属层M_1C是与第三薄膜晶体管P₁₃₃电性连接并与存储电容线SC₁形成一第一辅助电容C_S1，某些实施例中部分的图案化金属层M_1C是再与第一区域I形成一第二辅助电容C_S2。接着，步骤S07连接薄膜晶体管基板221与一对向基板222。最后，步骤S08形成一液晶层在薄膜晶体管基板221与对向基板222之间，即完成液晶显示面板22的制作。在此现有技艺者可知步骤S07与步骤S08可以对调次序，不为此限。

其中，在步骤S01中，可设计存储电容线SC₁与第一扫描线SL₁的距离SL₁大于存储电容线SC₁与第二扫描线SL₂的距离S₂，且存储电容线SC₁与第二扫描线SL₂的距离S₂可介于4μm至20μm之间。另外，在步骤S04中，所述薄膜晶体管P₁₃₁、P₁₃₂符合以下公式(1)：

C_gd2≥C_gd1     (1)

其中，C_gd1是第一薄膜晶体管P₁₃₁的栅极与漏极间的一寄生电容，C_gd2是第二薄膜晶体管P₁₃₂的栅极与漏极间的一寄生电容，亦或符合以下公式(2)：

W₂/L₂≥W₁/L₁     (2)

其中，W₁是第一薄膜晶体管P₁₃₁的一通道宽度，W₂是第二薄膜晶体管P₁₃₂的一通道宽度，L₁是第一薄膜晶体管P₁₃₁的一通道长度，L₂是第二薄膜晶体管P₁₃₂的一通道长度。

再者，在步骤S04中，第一薄膜晶体管P₁₃₁的(a)漏极及与其等电位的一导线L₁₁与(b)第一扫描线SL₁重迭的面积小于第二薄膜晶体管P₁₃₂的(c)漏极及与其等电位的另一导线L₁₂与(d)第一扫描线SL₁重迭的面积。

另外，在步骤S07中，第一区域I与第二区域II的区域形成比值符合以下公式(3)：

C_st1/C_lc1>C_st2/C_lc2     (3)

其中，C_st1是第一存储电容，C_st2是第二存储电容，C_lc1是第一液晶电容，C_lc2是第二液晶电容。

此外，在步骤S01中，存储电容线SC₁可形成至少一电性延伸部SC_1A、SC_1B，其是沿数据线DL方向与像素电极P₁₃₄的一边缘相对而设，且部分的电性延伸部SC_1A、SC_1B可与部分的像素电极P₁₃₄重迭设置。

综上所述，因依本发明的液晶显示面板及其制造方法中存储电容线与第一扫描线的距离大于存储电容线与第二扫描线的距离，所以本发明的液晶显示装置及液晶显示面板能够在需要额外由存储电容线延伸增加布线的情况下，简化布线的复杂度。此外，本发明并藉由调整子像素中C_gd及C_st/C_lc的值，来解决信号相对于V_com不同造成的闪烁的问题，并可将上述技术应用在广视角的液晶显示面板上以提高色差补偿能力，藉以改善颜色偏差的现象，进而提供更佳的图像显示品质。

以上所述仅为举例性，而非为限制性者。任何未脱离本发明的精神与范畴，而对其进行的等效修改或变更，均应包含于本发明的申请专利范围中。

Claims (23)

1、一种液晶显示面板，包含：

一薄膜晶体管基板，其中，该薄膜晶体管基板还包含：

设置在该薄膜晶体管基板上的一第一扫描线；

一第二扫描线，设置在该薄膜晶体管基板之上且与该第一扫描线平行设置；

多个像素，各所述像素至少包含一第一子像素，该第一子像素设置在该第一扫描线及该第二扫描线之间，且该第一子像素具有一第一薄膜晶体管、一第二薄膜晶体管、一第三薄膜晶体管及一像素电极，该像素电极被区分为一第一区域及一第二区域以显示不同信号，该第一薄膜晶体管分别通过一第一栅极电性连接该第一扫描线及通过一第一漏极连接该第一区域，该第二薄膜晶体管分别通过一第二栅极电性连接该第一扫描线及通过一第二漏极连接该第二区域，该第三薄膜晶体管分别通过一第三栅极电性连接该第二扫描线及通过一第三漏极连接该第二区域；

一数据线用于连接该第一薄膜晶体管的第一源极与第二薄膜晶体管的第二源极；以及

一存储电容线，与该第一扫描线及该第二扫描线平行设置，并电性连接该第三薄膜晶体管，其中，该存储电容线与该第一扫描线的距离大于该存储电容线与该第二扫描线的距离。

2、如权利要求1所述的液晶显示面板，其中，所述薄膜晶体管符合以下公式：

C_gd2≥C_gd1

其中，C_gd1是该第一薄膜晶体管的该第一漏极与该第一扫描线间的一寄生电容，C_gd2是该第二薄膜晶体管的该第二漏极与该第一扫描线间的一寄生电容。

3、如权利要求1所述的液晶显示面板，其中，与该第一薄膜晶体管的漏极等电位的一第一电极与该第一扫描线重迭的第一面积小于与该第二薄膜晶体管的漏极等电位的另一电极与该第一扫描线重迭的第二面积且该些重迭的面积不为零。

4、如权利要求1所述的液晶显示面板，其中，所述薄膜晶体管符合以下公式：

W₂/L₂≥W₁/L₁

其中，W₁是该第一薄膜晶体管的一通道宽度，W₂是该第二薄膜晶体管的一通道宽度，L₁是该第一薄膜晶体管的一通道长度，L₂是该第二薄膜晶体管的一通道长度。

5、如权利要求1所述的液晶显示面板，其中，该存储电容线是设置在该像素电极与该第二扫描线之间。

6、如权利要求1所述的液晶显示面板，还包含：

一对向基板，与该薄膜晶体管基板相对而设，该对向基板具有一共同电极，该共同电极与该第一子像素的该第一区域间具有一第一液晶电容，该共同电极与该第一子像素的该第二区域间具有一第二液晶电容；一液晶层，设置在该薄膜晶体管基板及该对向基板之间；以及一图案化金属层，其与该存储电容线相对而设，其中，部份的该图案化金属层与该第一区域电性连接以与该存储电容线形成一第一存储电容、部分的该图案化金属层与该第二区域及该第三薄膜晶体管电性连接以与该存储电容线形成一第二存储电容、及部分的该图案化金属层与该第三薄膜晶体管电性连接以与该存储电容线形成一第一辅助电容及与第一区域形成一第二辅助电容，

其中，该第一子像素的该第一区域与该第二区域的区域形成比值符合以下公式：

C_st1/C_c1>C_st2/C_lc2

其中，C_st1是该第一存储电容，C_st2是该第二存储电容，C_lc1是该第一液晶电容，C_lc2是该第二液晶电容。

7、如权利要求1所述的液晶显示面板，其中，所述每一像素还包含一第二子像素及一第三子像素，该第一子像素、该第二子像素及该第三子像素沿该第一扫描线方向相邻设置，且各子像素具有一比值R_a，R_a符合以下公式：

R_a＝C_s/(C_s+C_lc+C_st)

其中，C_s是各子像素的该辅助电容，C_lc是各子像素的该液晶电容，C_st是各子像素的该存储电容。

8、如权利要求7所述的液晶显示面板，其中，该比值R_a介于0.1-0.35之间。

9、如权利要求7所述的液晶显示面板，其中，该第一子像素是一红色子像素，该第二子像素是一绿色子像素，该第三子像素是一蓝色子像素，且各该子像素的比值R_a符合以下公式：

R_a1＝R_a2≥R_a3

其中，R_a1是该红色像素的比值，R_a2是是该绿色像素的比值，R_a3是该蓝色像素的比值。

10、一种液晶显示面板，包含：

一薄膜晶体管基板，其中，该薄膜晶体管基板还包含：

设置在该薄膜晶体管基板上的一第一扫描线；

一第二扫描线，设置在该薄膜晶体管基板之上；

多个像素，各所述像素至少包含一第一子像素，该第一子像素设置在该第一扫描线及该第二扫描线之间，且该第一子像素具有一第一薄膜晶体管、一第二薄膜晶体管、一第三薄膜晶体管及一像素电极，该像素电极被区分为一第一区域及一第二区域以显示不同信号，该第一薄膜晶体管分别通过一第一栅极电性连接该第一扫描线及通过一第一漏极连接该第一区域，该第二薄膜晶体管分别通过一第二栅极电性连接该第一扫描线及通过一第二漏极连接该第二区域，该第三薄膜晶体管分别通过一第三栅极电性连接该第二扫描线及通过一第三漏极连接该第二区域；以及

一数据线，用于连接该第一薄膜晶体管的一第一源极与第二薄膜晶体管的一第二源极；

其中，该第一漏极以及与该第一漏极等电位的一第一电极与该第一扫描线重迭的第一面积和小于该第二漏极以及与该第二漏极等电位的一第二电极与该第一扫描线重迭的第二面积和且该些重迭的面积不为零。

11、如权利要求10所述的液晶显示面板，其中，所述一第一电极包含该像素电极的该第一区域，所述一第二电极包含该像素电极的该第二区域。

12、如权利要求10所述的液晶显示面板，其中，所述一第一电极包含该第一漏极，所述一第二电极包含该第二漏极，其中，所述薄膜晶体管符合以下公式：

C_gd2≥C_gd1

其中，C_gd1是该第一薄膜晶体管的该第一漏极与该第一扫描线间的一寄生电容，C_gd2是该第二薄膜晶体管的该第二漏极与该第一扫描线间的一寄生电容。

13、如权利要求10所述的液晶显示面板，其中，所述薄膜晶体管符合以下公式：

W₂/L₂≥W₁/L₁

其中，W₁是该第一薄膜晶体管的一通道宽度，W₂是该第二薄膜晶体管的一通道宽度，L₁是该第一薄膜晶体管的一通道长度，L₂是该第二薄膜晶体管的一通道长度。

14、如权利要求10所述的液晶显示面板，还包含：

一对向基板，与该薄膜晶体管基板相对而设，该对向基板具有一共同电极，该共同电极与该第一子像素的该第一区域间具有一第一液晶电容，该共同电极与该第一子像素的该第二区域间具有一第二液晶电容；一液晶层，设置在该薄膜晶体管基板及该对向基板之间；以及

一图案化金属层，其是与该存储电容线相对而设，其中，部份的该图案化金属层与该第一区域电性连接以与该存储电容线形成一第一存储电容、部分的该图案化金属层与该第二区域及该第三薄膜晶体管电性连接以与该存储电容线形成一第二存储电容、及部分的该图案化金属层与该第三薄膜晶体管电性连接以与该存储电容线形成一第一辅助电容及与第一区域形成一第二辅助电容，

其中，该第一子像素的该第一区域与该第二区域的区域形成比值符合以下公式：

C_st1/C_lc1>C_st2/C_lc2

其中，C_st1是该第一存储电容，C_st2是该第二存储电容，C_lc1是该第一液晶电容，C_lc2是该第二液晶电容。

15、如权利要求10所述的液晶显示面板，其中，所述每一像素还包含一第二子像素及一第三子像素，该第一子像素、该第二子像素及该第三子像素沿该第一扫描线方向相邻设置，且各该子像素具有一比值R_a，R_a符合以下公式：

R_a＝C_s/(C_s+C_lc+C_st)

其中，C_s是各子像素的该辅助电容，C_lc是各子像素的该液晶电容，C_st是各子像素的该存储电容，该第一子像素是一红色像素，该第二子像素是一绿色像素，该第三子像素是一蓝色像素，且各该子像素的比值R_a符合以下公式：

R_a1＝R_a2≥R_a3

其中，R_a1是该红色像素的比值，R_a2是是该绿色像素的比值，R_a3是该蓝色像素的比值。

16、一种液晶显示面板的制造方法，包含下列步骤：

形成一第一扫描线及一第二扫描线于一薄膜晶体管基板上；

形成一第一薄膜晶体管及一第二薄膜晶体管分别通过一第一漏极以及与一第二漏极重迭该第一扫描线；

形成一第三薄膜晶体管通过一栅极连接于该第二扫描线；

形成一数据线于该薄膜晶体管基板上，且连接该第一薄膜晶体管及该第二薄膜晶体管；

形成一像素电极于该薄膜晶体管基板上，且该像素电极设置在该第一扫描线及该第二扫描线之间，其被区分为一第一区域及一第二区域以显示不同信号，其中，该第一薄膜晶体管分别电性连接该第一扫描线及通过一第一漏极连接该第一区域，该第二薄膜晶体管分别电性连接该第一扫描线及通过一第二漏极连接该第二区域，该第三薄膜晶体管分别电性连接该第二扫描线及该第二区域，且该第一漏极以及该第一漏极等电位的一第一电极与该第一扫描线重迭的面积和小于该第二漏极以及与该第二漏极等电位的一第二电极与该第一扫描线重迭的面积和且该些重迭的面积不为零；

连接该薄膜晶体管基板与一对向基板；以及

形成一液晶层于该薄膜晶体管基板与该对向基板之间。

17、如权利要求16所述的制造方法，其中，所述薄膜晶体管符合以下公式：

C_gd2≥C_gd1

其中，C_gd1是该第一薄膜晶体管的该第一漏极与该第一扫描线间的一寄生电容，C_gd2是该第二薄膜晶体管的该第二漏极与该第一扫描线间的一寄生电容。

18、如权利要求16所述的制造方法，其中，所述薄膜晶体管符合以下公式：

W₂/L₂≥W₁/L₁

其中，W₁是该第一薄膜晶体管的一通道宽度，W₂是该第二薄膜晶体管的一通道宽度，L₁是该第一薄膜晶体管的一通道长度，L₂是该第二薄膜晶体管的一通道长度。

19、如权利要求16所述的制造方法，还包含：

形成一存储电容线于该薄膜晶体管基板上并电性连接该第三薄膜晶体管，其中，该存储电容线与该第一扫描线的距离大于该存储电容线与该第二扫描线的距离且该存储电容线设置在该像素电极与该第二扫描线之间。

20、如权利要求19所述的制造方法，其中，该存储电容线与该第二扫描线的距离介于4μm至20μm之间。

21、如权利要求40所述的制造方法，其中，该存储电容线具有至少一电性延伸部，其是沿该数据线方向与该像素电极的一边缘相对而设。

22、如权利要求19所述的制造方法，还包含：

形成一图案化金属层于该薄膜晶体管基板上，其与该存储电容线相对而设，其中，部份的该图案化金属层与该第一区域电性连接以与该存储电容线形成一第一存储电容、部分的该图案化金属层与该第二区域及该第三薄膜晶体管电性连接以与该存储电容线形成一第二存储电容、及部分的该图案化金属层与该第三薄膜晶体管电性连接以与该存储电容线形成一第一辅助电容及与第一区域形成一第二辅助电容。

23、如权利要求22所述的制造方法，其中，该第一区域与该第二区域的区域形成比值符合以下公式：

C_st1/C_lc1>C_st2/C_lc2

其中，C_st1是该第一存储电容，C_st2是该第二存储电容，C_lc1是该第一液晶电容，C_lc2是该第二液晶电容。

Images