CN101505141A - 参考缓冲器 - Google Patents

参考缓冲器 Download PDF

Info

Publication number
CN101505141A
CN101505141A CNA2008101107369A CN200810110736A CN101505141A CN 101505141 A CN101505141 A CN 101505141A CN A2008101107369 A CNA2008101107369 A CN A2008101107369A CN 200810110736 A CN200810110736 A CN 200810110736A CN 101505141 A CN101505141 A CN 101505141A
Authority
CN
China
Prior art keywords
transistor
voltage
coupled
grid
transistorized
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2008101107369A
Other languages
English (en)
Inventor
林育信
廖学坤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MediaTek Inc
Original Assignee
MediaTek Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MediaTek Inc filed Critical MediaTek Inc
Publication of CN101505141A publication Critical patent/CN101505141A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/50—Amplifiers in which input is applied to, or output is derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower
    • H03F3/505—Amplifiers in which input is applied to, or output is derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower with field-effect devices
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/575—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices characterised by the feedback circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/453—Controlling being realised by adding a replica circuit or by using one among multiple identical circuits as a replica circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/50—Indexing scheme relating to amplifiers in which input being applied to, or output being derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower
    • H03F2203/5036—Indexing scheme relating to amplifiers in which input being applied to, or output being derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower the source follower has a resistor in its source circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Amplifiers (AREA)

Abstract

一种参考缓冲器，包括主源极跟随器级、复制源极跟随器级以及低通滤波器。主源极跟随器级根据第一驱动电压提供第一主电压。复制源极跟随器级复制第一主电压以产生第一参考电压。低通滤波器耦接于主源极跟随器级与复制源极跟随器级之间。上述参考缓冲器能够同时具有低噪声、高增益及低功率消耗的性能。

Description

参考缓冲器
技术领域
本发明有关于一种参考缓冲器，特别有关于一种闭环参考缓冲器。
背景技术
运算放大器(operational amplifier，OP-AMP)可以说是模拟电路中用途最广、功能最多的一种集成电路(Integrated Circuit，IC)。OP-AMP主要用于线性电路中，亦即模拟信号(如声音信号、温度信号、压力信号、速度信号或是正弦波信号等)的放大。图1A为OP-AMP的示意图。如图所示，OP-AMP10包括二个电源端、一个输出端，一个正相输入端(+)，以及一个反相输入端(-)。为了简化图示，一般电路中常省略两个电源端，如图1B所示。
大部分的OP-AMP应用均有负反馈。所谓负反馈是指OP-AMP的反相输入端(-)与输出端之间耦合有电阻或电容。包括没有反馈的OP-AMP的电路称为开环(open loop)电路。包括应用了反馈的OP-AMP的电路称为闭环(close loop)电路。图3是参考缓冲器的示意图。如图所示，通过负反馈的应用，可以降低参考缓冲器的输出阻抗，使得参考缓冲器可以快速驱动负载。
然而，在高频时，为了保持低输出阻抗，参考缓冲器需要增加高频开环增益，从而增加了参考缓冲器的功率消耗。另外，参考缓冲器的增益愈大，噪声也就愈大。因此，利用负反馈的现有参考缓冲器无法同时具有低噪声、高增益及低功率消耗的性能。
发明内容
为了为解决参考缓冲器无法同时具有低噪声、高增益及低功率消耗的性能的技术问题，本发明特提出以下技术方案：
本发明提供一种参考缓冲器，包括主源极跟随器级以及复制源极跟随器级。主源极跟随器级具有第一晶体管，用来根据第一驱动电压提供第一主电压。复制源极跟随器级具有第二晶体管，用来复制第一主电压以产生第一参考电压。第一晶体管及第二晶体管均为原生晶体管。
本发明另提供一种参考缓冲器，包括主源极跟随器级、复制源极跟随器级以及低通滤波器。主源极跟随器级根据第一驱动电压提供第一主电压。复制源极跟随器级复制该第一主电压以产生第一参考电压。低通滤波器耦接于主源极跟随器级与复制源极跟随器级之间。
本发明另提供一种参考缓冲器，包括第一运算放大器、第二运算放大器、第一晶体管、第二晶体管、第一低通滤波电路、第三晶体管、第四晶体管以及第二低通滤波电路。第一运算放大器具有正相输入端，用来接收第一驱动电压。第二运算放大器具有正相输入端，用来接收第二驱动电压。第一晶体管的栅极耦接于第一运算放大器的输出端，其源极输出第一主电压。第二晶体管的栅极接收第一主电压，其源极输出第一参考电压。第一低通滤波电路耦接于第一晶体管的栅极与第二晶体管的栅极之间。第三晶体管的栅极耦接于第二运算放大器的输出端，其源极输出第二主电压。第四晶体管的栅极接收第二主电压，其源极输出第二参考电压。第二低通滤波电路耦接于第三晶体管的栅极与第四晶体管的栅极之间。
上述参考缓冲器能够运作于低电压系统，在高频下具有低输出阻抗并能避免噪声的影响，其利用的开环电路模式也使其具有低功率消耗的特点。
附图说明
图1A、1B是运算放大器的示意图。
图2是参考缓冲器的示意图。
图3是本发明参考缓冲器的实施例的示意图。
图4是本发明参考缓冲器的另一实施例的示意图。
图5是本发明参考缓冲器的另一实施例的示意图。
图6是本发明参考缓冲器的另一实施例的示意图。
具体实施方式
在说明书及权利要求书当中使用了某些词汇来指称特定的元件。所属技术领域的技术人员应可理解，硬件制造商可能会用不同的名词来称呼同一个元件。本说明书及权利要求书并不以名称的差异作为区分元件的方式，而是以元件在功能上的差异作为区分的准则。在通篇说明书及权利要求项中所提及的「包括」为一开放式的用语，故应解释成「包括但不限定于」。此外，「耦接」一词在此包括任何直接及间接的电气连接手段。因此，若文中描述第一装置耦接于第二装置，则代表第一装置可直接电气连接于第二装置，或透过其它装置或连接手段间接地电气连接至第二装置。
图3是本发明参考缓冲器的实施例的示意图。如图所示，参考缓冲器30包括主源极跟随器级(main source follower stage)310、复制源极跟随器级(replicasourcefollower stage)320以及低通滤波器(low-pass filter)，例如低通滤波电路330。
主源极跟随器级310根据驱动电压Vr提供主电压V1。复制源极跟随器级320复制主电压V1以产生参考电压Vref。低通滤波电路330耦接于主源极跟随器级310与复制源极跟随器级320之间。
主源极跟随器级310包括运算放大器311以及晶体管312。运算放大器311的正相输入端(+)接收驱动电压Vr。晶体管312耦接于运算放大器311以提供主电压V1。驱动电压Vr与主电压V1近似相等。
在本实施例中，主源极跟随器级310更包括电阻器313。电阻器313耦接于晶体管312的源极与电压Vss之间。晶体管312的栅极耦接于运算放大器311的输出端及低通滤波电路330，其漏极接收电压Vcc，其源极耦接于运算放大器311的反相输入端(-)，用来输出主电压V1。
复制源极跟随器级320包括晶体管321，其栅极耦接于低通滤波电路330，其漏极接收电压Vcc，其源极输出参考电压Vref。在本实施例中，复制源极跟随器级320更包括电阻器322。电阻器322耦接于晶体管321与电压Vss之间。
低通滤波电路330耦接于主源极跟随器级310与复制源极跟随器级320，用来稳定晶体管321的栅极电压。由于低通滤波电路330已为本领域技术人员所熟知，故不再赘述。任何合适的低通滤波器均可应用于此。在本实施例中，低通滤波电路330包括电阻器331以及电容器332。电阻器331耦接于晶体管312与晶体管321之间。电容器332耦接于晶体管321与电压Vss之间，其中电压Vss小于电压Vcc。
晶体管312及晶体管321均为N沟道金属氧化物半导体(Negative ChannelMetal Oxide Semiconductor，NMOS)晶体管。在本实施例中，晶体管312及晶体管321为特殊元件，如原生晶体管(native transistor)，因此，晶体管312及晶体管321可具有较低的阈值电压(threshold voltage)、零值的阈值电压、或者原生(native)阈值电压。举例而言，当参考缓冲器30运作于低电压系统时，电压Vcc约为1.8伏特。晶体管312及晶体管321的阈值电压不会超过0.4V，其可能介于0.4伏特至-0.1伏特之间。在某些实施例中，晶体管312及晶体管321是由0.18微米栅极宽度(gate-width)技术所制造。
图4本发明参考缓冲器的另一实施例的示意图。参考缓冲器40包括主源极跟随器级410、复制源极跟随器级420以及低通滤波器。低通滤波器包括低通滤波电路430及低通滤波电路440。
主源极跟随器级410根据驱动电压Vr1及驱动电压Vr2分别提供主电压V1及主电压V2。复制源极跟随器级420复制主电压V1及主电压V2，分别产生参考电压Vrefp及参考电压Vrefn。低通滤波电路430及低通滤波电路440耦接于主源极跟随器级410与复制源极跟随器级420之间。
主源极跟随器级410包括运算放大器411、运算放大器414、晶体管412、晶体管415以及电阻器413。运算放大器411的正相输入端(+)接收驱动电压Vr1。晶体管412的栅极耦接于运算放大器411的输出端及低通滤波电路430，其漏极接收电压Vcc，其源极耦接于运算放大器411的反相输入端(-)，用来输出主电压V1。主电压V1与驱动电压Vr1近似相等。
运算放大器414的正相输入端(+)接收驱动电压Vr2。晶体管415的栅极耦接于运算放大器414的输出端以及低通滤波电路440，其漏极接收电压Vss，其源极耦接于运算放大器414的反相输入端(-)，用来提供主电压V2。因此，主电压V2近似等于驱动电压Vr2。在本实施例中，电阻器413耦接于晶体管412的源极与晶体管415的源极之间。
复制源极跟随器级420具有晶体管421及晶体管423。晶体管421复制主电压V1以产生参考电压Vrefp。晶体管421的栅极耦接于低通滤波电路430，其漏极接收电压Vcc，其源极输出参考电压Vrefp。晶体管423复制主电压V2以产生参考电压Vrefn。晶体管423的栅极耦接于低通滤波电路440，其漏极接收电压Vss，其源极输出参考电压Vrefn。在本实施例中，复制源极跟随器级420更包括电阻器422。电阻器422耦接于晶体管421的源极与晶体管423的源极之间。
低通滤波电路430耦接于晶体管412的栅极与晶体管421的栅极之间，用来稳定晶体管421的栅极电压。低通滤波电路440耦接于晶体管415的栅极与晶体管423的栅极之间，用来稳定晶体管423的栅极电压。由于低通滤波电路已为本领域技术人员所熟知，故不再赘述。在本实施例中，低通滤波电路430包括电阻器431以及电容器432。电阻器431耦接于晶体管412与晶体管421之间。电容器432耦接于晶体管421的栅极与电压Vss之间，其中电压Vss小于电压Vcc。低通滤波电路440包括电阻器441以及电容器442。电阻器441耦接于晶体管415与晶体管423之间。电容器442耦接于晶体管423的栅极与电压Vss之间。
晶体管412与晶体管421为N沟道金属氧化物半导体晶体管，并且晶体管415与晶体管423均为P沟道金属氧化物半导体(Positive Channel Metal OxideSemiconductor，PMOS)晶体管。在本实施例中，晶体管412、晶体管421、晶体管415及晶体管423均为特殊元件，如原生晶体管，故晶体管412、晶体管421、晶体管415及晶体管423可具有较低的阈值电压、零值的阈值电压、或者原生阈值电压。举例而言，当参考缓冲器40运作于低电压系统时，电压Vcc约为1.8伏特。晶体管412、晶体管421、晶体管415及晶体管423的阈值电压不超过0.4伏特，其可能介于0.4伏特至-0.1伏特之间。在某些实施例中，晶体管412、晶体管421、晶体管415及晶体管423是由0.18微米栅极宽度技术所制造。
图5是本发明参考缓冲器的另一实施例的示意图。如图所示，参考缓冲器50包括主源极跟随器级510及复制源极跟随器级520。主源极跟随器级510包括晶体管512，用来根据驱动电压Vr提供主电压V1。复制源极跟随器级520包括晶体管521，用来复制主电压V1，以产生参考电压Vref。
晶体管512及晶体管521均为N沟道金属氧化物半导体晶体管。在本实施例中，晶体管512及晶体管521为特殊元件，如原生晶体管，故晶体管512及晶体管521可具有较低的阈值电压、零值的阈值电压、或者原生的阈值电压。晶体管512及晶体管521的阈值电压介于0.4伏特至-0.1伏特之间。因此，参考缓冲器50可运作于低电压系统。在某些实施例中，晶体管512及晶体管521是由0.18微米栅极宽度技术所制造。
主源极跟随器级510更包括运算放大器511，其具有正相输入端(+)、反相输入端(-)及输出端。其中运算放大器511的正相输入端(+)用来接收驱动电压Vr，其输出端耦接于晶体管512。主电压V1近似等于驱动电压Vr。在本实施例中，主源极跟随器级510更包括电阻器513，耦接于晶体管512及电压Vss之间。晶体管512的栅极耦接于运算放大器511的输出端，其漏极接收电压Vcc，其源极耦接于运算放大器511的反相输入端(-)与电阻器513。
复制源极跟随器级520更包括电阻器522。电阻器522耦接于晶体管521与电压Vss之间，其中电压Vss小于电压Vcc。在本实施例中，晶体管521的栅极耦接于运算放大器511的输出端，其漏极接收电压Vcc，其源极用来输出参考电压Vref。
图6是本发明参考缓冲器的另一实施例的示意图。如图所示，参考缓冲器60包括主源极跟随器级610及复制源极跟随器级620。主源极跟随器级610具有晶体管612及晶体管615。晶体管612根据驱动电压Vr1提供主电压V1。晶体管615根据驱动电压Vr2提供主电压V2。复制源极跟随器级620具有晶体管621及晶体管623。晶体管621复制主电压V1以产生参考电压Vrefp。晶体管623复制主电压V2以产生参考电压Vrefn。
晶体管612及晶体管621均为N沟道金属氧化物半导体晶体管，并且晶体管615及晶体管623均为P沟道金属氧化物半导体晶体管。在本实施例中，晶体管612、晶体管621、晶体管615及晶体管623为特殊元件，如原生晶体管，故晶体管612、晶体管621、晶体管615及晶体管623可具有较低的阈值电压、零值的阈值电压、或者原生的阈值电压。晶体管612、晶体管621、晶体管615及晶体管623的阈值电压介于0.4伏特至-0.1伏特之间。因此，参考缓冲器60可运作于低电压系统。在某些实施例中，晶体管612、晶体管621、晶体管615及晶体管623是由0.18微米栅极宽度技术所制造。
主源极跟随器级610更包括运算放大器611及运算放大器614。运算放大器611具有正相输入端(+)、反相输入端(-)及输出端，其正相输入端(+)接收驱动电压Vr1，其输出端耦接于晶体管612。运算放大器614具有正相输入端(+)、反相输入端(-)及输出端，其正相输入端(+)接收驱动电压Vr2，其输出端耦接于晶体管615。主电压V1近似等于驱动电压Vr1。主电压V2近似等于驱动电压Vr2。
在本实施例中，主源极跟随器级610更包括电阻器613。电阻器613耦接于晶体管612及晶体管615之间。晶体管612的栅极耦接于运算放大器611的输出端，其漏极接收电压Vcc，其源极耦接于运算放大器611的反相输入端(-)及电阻器613。晶体管615的栅极耦接于运算放大器614的输出端，其漏极接收电压Vss，其源极耦接于运算放大器614的反相输入端(-)及电阻器613。
复制源极跟随器级620更包括电阻器622及晶体管623。电阻器622耦接于晶体管621与晶体管623之间。在本实施例中，晶体管621的栅极耦接于运算放大器611的输出端，其漏极接收电压Vcc，其源极用来输出参考电压Vrefp。晶体管623的栅极耦接于运算放大器614的输出端，其漏极接收电压Vss，其源极用来输出参考电压Vrefn。
由于使用了特殊元件(如原生晶体管)，故参考缓冲器可运作于低电压系统。另外，低通滤波器可抑制晶体管及运算放大器(如主源极跟随器级的晶体管及运算放大器)的频宽，以滤除噪声，并且在高频下，使得晶体管(如复制源极跟随器级内的晶体管)具有低接地阻抗，以避免参考电压与来自栅极的噪声耦合。另外，由于参考缓冲器均为开环电路，故其功率消耗较低。
以上所述仅为本发明的较佳实施例，凡依本发明权利要求所做的均等变化与修饰，皆应属本发明的涵盖范围。

Claims (18)

1.一种参考缓冲器，包括：
主源极跟随器级，具有第一晶体管，用来根据第一驱动电压提供第一主电压；以及
复制源极跟随器级，具有第二晶体管，用来复制该第一主电压以产生第一参考电压，其中该第一晶体管及第二晶体管均为原生晶体管。
2.如权利要求1所述的参考缓冲器，其特征在于：该第一晶体管及该第二晶体管的阈值电压均不超过0.4伏特。
3.如权利要求1所述的参考缓冲器，其特征在于：该主源极跟随器级包括：
第一运算放大器，具有正相输入端、反相输入端以及输出端，该正相输入端接收该第一驱动电压，该输出端耦接于该第一晶体管，其中该第一晶体管的栅极耦接于该第一运算放大器的该输出端，该第一晶体管的漏极接收第一电压，该第一晶体管的源极耦接于该第一运算放大器的该反相输入端；以及
该第二晶体管的栅极耦接于该第一运算放大器的该输出端，该第二晶体管的漏极接收该第一电压，该第二晶体管的源极输出该第一参考电压。
4.如权利要求3所述的参考缓冲器，其特征在于：该主源极跟随器级更包括：
第二运算放大器，具有正相输入端、反相输入端以及输出端，该第二运算放大器的该正相输入端接收第二驱动电压；
第三晶体管，耦接于该第二运算放大器的该输出端，用来根据该第二驱动电压，提供第二主电压；以及
第一电阻器，耦接于该第一晶体管与第三晶体管之间；以及
该复制源极跟随器级更包括：
第四晶体管，用来复制该第二主电压，以产生第二参考电压；以及
第二电阻器，耦接于该第二晶体管与该第四晶体管之间，其中该第三晶体管及该第四晶体管均为原生晶体管。
5.如权利要求4所述的参考缓冲器，其特征在于：该第三晶体管的栅极耦接于该第二运算放大器的该输出端，该第三晶体管的漏极接收第二电压，该第三晶体管的源极耦接于该第二运算放大器的该反相输入端；该第四晶体管的栅极耦接于该第二运算放大器的该输出端，该第四晶体管的漏极接收该第二电压，该第四晶体管的源极输出该第二参考电压；该第一电阻器耦接于该第一晶体管的源极与该第三晶体管的源极之间；该第二电阻器耦接于该第二晶体管的源极与该第四晶体管的源极之间。
6.如权利要求4所述的参考缓冲器，其特征在于：该第一晶体管、该第二晶体管、该第三晶体管及该第四晶体管的阈值电压均不超过0.4伏特。
7.一种参考缓冲器，包括：
主源极跟随器级，根据第一驱动电压提供第一主电压；以及
复制源极跟随器级，复制该第一主电压以产生第一参考电压；以及
低通滤波器，耦接于该主源极跟随器级与该复制源极跟随器级之间。
8.如权利要求7所述的参考缓冲器，其特征在于：该主源极跟随器级包括：
第一运算放大器，具有正相输入端、反相输入端以及输出端，该正相输入端接收该第一驱动电压；以及
第一晶体管，具有栅极、漏极以及源极，该第一晶体管的该栅极耦接于该第一运算放大器的该输出端以及该低通滤波器，该第一晶体管的该漏极接收第一电压，该第一晶体管的该源极耦接于该第一运算放大器的该反相输入端，用来输出该第一主电压；
该复制源极跟随器级包括：
第二晶体管，具有栅极、漏极以及源极，该第二晶体管的该栅极耦接于该低通滤波器，该第二晶体管的该漏极接收该第一电压，该第二晶体管的该源极输出该第一参考电压；以及
该低通滤波器包括：
第一低通滤波电路，具有电阻器以及电容器，该电阻器耦接于该第一晶体管的该栅极与该第二晶体管的该栅极之间，该电容器耦接于该第二晶体管的该栅极与第二电压之间。
9.如权利要求8所述的参考缓冲器，其特征在于：该第一晶体管及该第二晶体管均为原生晶体管。
10.如权利要求8所述的参考缓冲器，其特征在于：该第一晶体管及该第二晶体管的阈值电压均不超过0.4伏特。
11.如权利要求8所述的参考缓冲器，其特征在于：该主源极跟随器级更包括：
第二运算放大器，具有正相输入端、反相输入端以及输出端，该第二运算放大器的该正相输入端接收第二驱动电压；
第三晶体管，具有栅极、漏极以及源极，该第三晶体管的该栅极耦接于该第二运算放大器的该输出端以及该低通滤波器，该第三晶体管的该漏极接收该第二电压，该第三晶体管的该源极耦接于该第二运算放大器的该反相输入端，用来提供第二主电压；以及
第一电阻器，耦接于该第一晶体管的该源极与该第三晶体管的该源极之间；以及
该复制源极跟随器级更包括：
第四晶体管，具有栅极、极以及源极，该第四晶体管的该栅极耦接于该第二运算放大器的该输出端，该第四晶体管的该漏极接收该第二电压，该第四晶体管的该源极输出该第二参考电压；以及
第二电阻器，耦接于该第二晶体管的该源极与该第四晶体管的该源极之间；以及
该低通滤波器更包括：
第二低通滤波电路，具有电阻器以及电容器，该电阻器耦接于该第三晶体管的该栅极与该第四晶体管的该栅极之间，该电容器耦接于该第四晶体管的该栅极与该第二电压之间。
12.如权利要求11所述的参考缓冲器，其特征在于：该第一晶体管、该第二晶体管、该第三晶体管及该第四晶体管均为原生晶体管。
13.如权利要求11所述的参考缓冲器，其特征在于：该第一晶体管、该第二晶体管、该第三晶体管及该第四晶体管的阈值电压均不超过0.4伏特。
14.一种参考缓冲器，包括：
第一运算放大器，具有正相输入端，用来接收第一驱动电压；
第二运算放大器，具有正相输入端，用来接收第二驱动电压；
第一晶体管，其栅极耦接于该第一运算放大器的输出端，其源极输出第一主电压；
第二晶体管，其栅极接收该第一主电压，其源极输出第一参考电压；
第一低通滤波电路，耦接于该第一晶体管的该栅极与该第二晶体管的该栅极之间；
第三晶体管，其栅极耦接于该第二运算放大器的输出端，其源极输出第二主电压；
第四晶体管，其栅极接收该第二主电压，其源极输出第二参考电压；以及
第二低通滤波电路，耦接于该第三晶体管的该栅极与该第四晶体管的该栅极之间。
15.如权利要求14所述的参考缓冲器，其特征在于：该第一晶体管、该第二晶体管、该第三晶体管及该第四晶体管均为原生晶体管。
16.如权利要求14所述的参考缓冲器，其特征在于：该第一晶体管、该第二晶体管、该第三晶体管及该第四晶体管的阈值电压均不超过0.4伏特。
17.如权利要求14所述的参考缓冲器，其特征在于：该第一低通滤波电路具有第一电阻器以及第一电容器，该第一电阻器耦接于该第一晶体管的该栅极与该第二晶体管的该栅极之间，该第一电容器耦接于该第二晶体管的该栅极与第二电压之间；该第二低通滤波电路具有第二电阻器以及第二电容器，该第二电阻器耦接于该第三晶体管的该栅极与该第四晶体管的该栅极之间，该第二电容器耦接于该第四晶体管的该栅极与该第二电压之间。
18.如权利要求14所述的参考缓冲器，其特征在于：更包括：
第一电阻器，耦接于该第一晶体管的该栅极与该第三晶体管的该栅极之间；以及
第二电阻器，耦接于该第二晶体管的该源极与该第四晶体管的该源极之间。
CNA2008101107369A 2008-02-04 2008-05-28 参考缓冲器 Pending CN101505141A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/025,085 2008-02-04
US12/025,085 US20090195302A1 (en) 2008-02-04 2008-02-04 Reference buffer

Publications (1)

Publication Number Publication Date
CN101505141A true CN101505141A (zh) 2009-08-12

Family

ID=40931086

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2008101107369A Pending CN101505141A (zh) 2008-02-04 2008-05-28 参考缓冲器

Country Status (3)

Country Link
US (1) US20090195302A1 (zh)
CN (1) CN101505141A (zh)
TW (1) TW200935739A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8598854B2 (en) 2009-10-20 2013-12-03 Taiwan Semiconductor Manufacturing Company, Ltd. LDO regulators for integrated applications
CN104067192A (zh) * 2011-11-01 2014-09-24 硅存储技术公司 低电压、低功率带隙电路
CN108322215A (zh) * 2017-01-16 2018-07-24 中芯国际集成电路制造(上海)有限公司 缓冲电路及模数转换器

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8222954B1 (en) * 2009-01-29 2012-07-17 Xilinx, Inc. Method and apparatus for a process, voltage, and temperature variation tolerant semiconductor device
US8058924B1 (en) 2009-01-29 2011-11-15 Xilinx, Inc. Method and apparatus for a process, voltage, and temperature variation tolerant semiconductor device
US20120049951A1 (en) * 2010-08-31 2012-03-01 Texas Instruments Incorporated High speed switched capacitor reference buffer
US8648580B2 (en) 2010-12-08 2014-02-11 Mediatek Singapore Pte. Ltd. Regulator with high PSRR
US8878513B2 (en) 2011-02-16 2014-11-04 Mediatek Singapore Pte. Ltd. Regulator providing multiple output voltages with different voltage levels
US9154079B2 (en) * 2012-10-24 2015-10-06 Qualcomm Incorporated Threshold tracking bias voltage for mixers
CN103455076A (zh) * 2013-09-12 2013-12-18 福建一丁芯光通信科技有限公司 一种基于native NMOS晶体管的高电源抑制LDO稳压器
CN105684302A (zh) * 2013-11-04 2016-06-15 马维尔国际贸易有限公司 使用低阻抗偏置的记忆效应减小
US10613560B2 (en) * 2016-08-05 2020-04-07 Mediatek Inc. Buffer stage and control circuit
US9971373B1 (en) * 2016-12-28 2018-05-15 AUCMOS Technologies USA, Inc. Reference voltage generator
WO2022099558A1 (zh) * 2020-11-12 2022-05-19 深圳市汇顶科技股份有限公司 参考电压缓冲电路
TWI750035B (zh) * 2021-02-20 2021-12-11 瑞昱半導體股份有限公司 低壓差穩壓器

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6208542B1 (en) * 1998-06-30 2001-03-27 Sandisk Corporation Techniques for storing digital data in an analog or multilevel memory
US7002401B2 (en) * 2003-01-30 2006-02-21 Sandisk Corporation Voltage buffer for capacitive loads

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8598854B2 (en) 2009-10-20 2013-12-03 Taiwan Semiconductor Manufacturing Company, Ltd. LDO regulators for integrated applications
CN102043417B (zh) * 2009-10-20 2016-07-06 台湾积体电路制造股份有限公司 低压降稳压器、直流对直流转换器以及低压降稳压方法
CN104067192A (zh) * 2011-11-01 2014-09-24 硅存储技术公司 低电压、低功率带隙电路
US9092044B2 (en) 2011-11-01 2015-07-28 Silicon Storage Technology, Inc. Low voltage, low power bandgap circuit
CN104067192B (zh) * 2011-11-01 2016-06-15 硅存储技术公司 低电压、低功率带隙电路
CN108322215A (zh) * 2017-01-16 2018-07-24 中芯国际集成电路制造(上海)有限公司 缓冲电路及模数转换器

Also Published As

Publication number Publication date
TW200935739A (en) 2009-08-16
US20090195302A1 (en) 2009-08-06

Similar Documents

Publication Publication Date Title
CN101505141A (zh) 参考缓冲器
US7489193B2 (en) Operational amplifier
CN109379064A (zh) 一种电流比较器
CN101615048A (zh) 参考电压产生电路
KR960039601A (ko) 완전 차동 폴디드 캐스코드 씨모오스(comos) 오피 앰프(op amp) 회로에 결합되는 적응 바이러스 회로, 완전 차동 씨모오스 오피 앰프 회로에 결합되는 공통모드 궤환회로 및 이들을 결합한 고속 저전압 저전력 완전 차동 폴디드 캐스코드 씨모오스 오피 앰프 회로
CN101098126B (zh) 调节的共源-共栅放大电路及包括其的cmos模拟电路
CN101188406A (zh) 低频模拟电路的设计方法及其低频模拟电路
CN101741373B (zh) 一种自适应多种io电源的低电压差分信号驱动器
JP2002198752A (ja) 超低電圧ｃｍｏｓのａｂ級電力増幅器
US6317000B1 (en) Overload recovery circuit and method
US7405624B2 (en) Class AB source follower
TWI535196B (zh) 放大器及其操作方法
US8310306B2 (en) Operational amplifier
CN101651447A (zh) 放大电路
US7403072B2 (en) Integrated circuit devices having a control circuit for biasing an amplifier output stage and methods of operating the same
US6496066B2 (en) Fully differential operational amplifier of the folded cascode type
EP3402071B1 (en) Circuit arrangement
CN115225047A (zh) 0.9v内核电压供电的全差分推挽输出运算放大器
CN108733129A (zh) 一种基于改进型负载电流复制结构的ldo
US6043690A (en) Bidirectional follower for driving a capacitive load
US20050030681A1 (en) Source follower with rail-to-rail voltage swing
CN111885462B (zh) 音频功放电路及其功放模式控制方法、电子设备
CN115085678A (zh) 一种减小系统失调的放大器
CN107888184B (zh) 单端转差分电路及其构成的缓冲器电路和采样保持电路
US6570450B2 (en) Efficient AC coupled CMOS RF amplifier

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20090812