CN101501679A - 用于同步通信的电子装置和方法 - Google Patents

用于同步通信的电子装置和方法 Download PDF

Info

Publication number
CN101501679A
CN101501679A CNA2007800295294A CN200780029529A CN101501679A CN 101501679 A CN101501679 A CN 101501679A CN A2007800295294 A CNA2007800295294 A CN A2007800295294A CN 200780029529 A CN200780029529 A CN 200780029529A CN 101501679 A CN101501679 A CN 101501679A
Authority
CN
China
Prior art keywords
link
microplate
network
chip
electronic installation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2007800295294A
Other languages
English (en)
Inventor
D·蒂默曼斯
C·H·范伯克尔
A·J·宾克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN101501679A publication Critical patent/CN101501679A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/40—Constructional details, e.g. power supply, mechanical construction or backplane
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
    • G06F15/7825—Globally asynchronous, locally synchronous, e.g. network on chip
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L45/00—Routing or path finding of packets in data switching networks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L45/00—Routing or path finding of packets in data switching networks
    • H04L45/60—Router architectures
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/10—Packet switching elements characterised by the switching fabric construction
    • H04L49/109—Integrated on microchip, e.g. switch-on-chip
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/15—Interconnection of switching modules
    • H04L49/1515—Non-blocking multistage, e.g. Clos
    • H04L49/1546—Non-blocking multistage, e.g. Clos using pipelined operation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

提供一种电子装置，该装置包括：多个处理单元(IP1－IP6)和用于耦合处理单元(IP1－IP6)的微片－同步的基于网络的互连(N)。基于网络的互连(N)包括至少一个第一和至少一个第二链路。至少一个第二链路包括N个流水线级。经由至少一个第二链路和N个流水线级的通信构成字－异步通信。

Description

用于同步通信的电子装置和方法
技术领域
本发明涉及用于同步通信的电子装置和方法。
背景技术
新颖的芯片上系统使用像需要相互通信的微处理器、外设和存储器之类数量不断增加的模块。除具有多跳互连的这些体系结构之外，芯片上网络NOC(network on chip)证明是可缩放的互连基础结构，其由在一个或多个电路小片(“封装内系统”)或芯片上的路由器(或交换机)和网络接口(NI，或适配器)构成。但是，只有少数建议的体系结构提供有保证的服务(或服务质量，QoS)，诸如有保证的吞吐量、等待时间或抖动。
这种体系结构的一个实例是具有无争用路由或分布式TDMA的
Figure A200780029529D0004090213QIETU
体系结构，E.Rijpkema、K.Goossens和P.Wielage所著的“Arouter architecture for networks on silicon”对此进行了描述，该文收录于2001年10月在荷兰Veldhoven举办的第二届嵌入式系统学术研讨会的2001会议论文集(Proceedings of Progress2001，2nd workshop onEmbedded Systems，Veldhoven，the Netherlands，Oct.2001)中。在
Figure A200780029529D0004090213QIETU
网络中，微片(flit)(流控制单元)被定义为具有固定数量字的用作通信基本单元的序列。网络的路由器和网络接口在它们的所有链路上同步地发送它们的微片，换言之以相同的频率和恒定的相差来发送。如果比可能更少的字将在微片内被传送，那么附加的字被标记为空的。另一方面如果更多的字将被传送而不适合微片，那么若干微片被构造和传送。芯片上网络体系结构的另一个实例是具有用容器(container)进行热土豆路由的Nostrum体系结构，M.Millberg、E.Nilsson、R.Thid和A.Jantsch所著的“Guaranteed bandwidth usinglooped containers in temporally disjoint networks within the Nostrumnetwork on chip”对此进行了表示，该文收录于2004年的设计、自动化和测试欧洲会议暨展览(DATE)的会议论文集中(Proc.Design，Automation and Test in Europe Conference and Exhibition(DATE)，2004)。
但是，这些芯片上网络NOC需要全局性的同步概念以通过调度分组注入来避免芯片上网络NOC中分组的争用。典型地，这些芯片上网络已经以同步的方式实现(即具有一个全局时钟，或100％同步或中等同步(mesochronously))。
已经报道许多其他芯片上网络NOC不具有时间相关的(吞吐量、等待时间、抖动)服务质量QoS。所以，这些不需要同步的全局性的概念，从而它们的实现可以是同步地或异步地。
发明内容
所以本发明的目的是提供具有基于网络的互连的电子装置和用于在电子装置中同步通信的方法。
本发明提供根据权利要求1所述的电子装置，根据权利要求7所述的芯片上系统，以及根据权利要求8所述的用于同步通信的方法。从属权利要求定义有利的实施例。
所以，提供电子装置，它包括多个处理单元和用于耦合所述处理单元的微片-同步的基于网络的互连。该基于网络的互连包括至少一个第一和至少一个第二链路。至少一个第二链路包括N个流水线级。经由至少一个第二链路和N个流水线级的通信构成字-异步通信。
所以，微片同步网络具备用于通过网络内的长链路发送微片的异步流水线。这种组合导致在链路上的微片等待时间和吞吐量方面显著的性能提高，特别是如果包括长的链路。
根据本发明的一个方面，提供全局微片时钟用于产生全局微片时钟信号，该信号指示连续微片在第一或第二链路上的发送。
根据本发明的另一个方面，使用异步的同步协议执行在至少一个第二链路上的通信。
根据本发明的再一个方面，在达到微片的边界之前经由链路发送连续的微片。
而且，能够一起改变许多微片。在K个连续的微片时隙期间发送不止K个连续微片的链。
本发明还涉及芯片上系统，它包括多个处理单元和用于耦合所述处理单元的微片同步的基于网络的互连。基于网络的互连包括至少一个第一和至少一个第二链路。至少一个第二链路包括N个流水线级。经由至少一个第二链路和N个流水线级的通信构成字-异步通信。
本发明还涉及用于同步电子装置和/或芯片上系统内通信的方法，所述电子装置和/或芯片上系统具有多个处理单元和用于耦合所述处理单元的微片同步的基于网络的互连。基于网络的互连包括至少一个第一和至少一个第二链路。经由至少一个第二链路的通信基于字-异步通信，其中至少一个第二链路包括N个流水线级。
本发明涉及将微片同步的芯片上网络与部分异步的实现相组合的构思。像路由器和网络接口的网络单元在基于异步协议的单个链路上同步通信而在其所有链路上的通信基于预定义的协议，即微片-同步协议。基于在字和微片-同步之间具有区别的异步流水线执行经由长链路的通信。换言之，基于异步协议执行经由单个链路的字的通信而基于预定义的协议执行微片的通信。如果流水线级的数量增加，则提供字异步链路是有利的。所以，本发明的原理特别是对于包括大量模块的复杂系统是有利的。
根据以下描述的实施例本发明的这些和其他方面将会清楚明白，并且本发明的这些和其他方面将参考所述实施例来阐述。
附图说明
图1显示了具有根据本发明的芯片上网络的芯片上系统实施例的方框图；
图2显示了根据第一实施例的图1芯片上系统的一部分的方框图；
图3显示了根据第二实施例的图1芯片上系统的一部分，
图4显示了根据第三实施例的图1芯片上系统的一部分的方框图，和
图5示出了用于说明根据本发明的芯片上系统实施例的性能的图表。
具体实施方式
图1显示了具有根据本发明的芯片上网络互连的芯片上系统(或电子装置)实施例的基本结构。多个IP块IP1-IP6经由芯片上网络N被相互耦合。网络N包括在IP块IP和芯片上网络N之间提供接口的网络接口NI。芯片上网络N还包括多个路由器R1-R5。网络接口NI1-NI6用于将来自IP块的信息翻译成协议，所述协议可以由芯片上网络N处理，并且反之亦然。路由器R用于将数据从一个网络接口NI传送到另一个网络接口。网络接口NI之间的通信将不仅取决于它们之间路由器R的数量，而且取决于路由器R的拓扑结构。路由器R可以被完全连接、以2D网格连接，以线性阵列连接，以环形连接，以折叠环形连接，以二叉树连接，以胖树(fat-tree)方式连接，以常规或不规则拓扑结构连接。IP块IP能够被实现为具有特定或专门功能的诸如CPU、存储器、数字信号处理器等等的芯片上模块。而且，显示了服务于IP6与IP1通信的网络接口NI6和NI1之间的用户连接C或用户通信路径，其具有例如100MB/s的带宽。
经由芯片上网络N传送的来自IP块IP的信息将在网络接口NI处被转换成具有潜在可变长度的分组。来自IP块IP的信息将典型包括命令，命令之后是地址和将在网络上传输的实际数据。网络接口NI将来自IP块IP的信息划分成被称为分组的片并将分组报头添加到每个分组。这种分组报头包括允许数据在网络上传送的额外信息(例如，目的地地址或路由路径，和流控制信息)。相应地，每个分组被划分成微片(流控制数字)，微片能够通过芯片上网络传播。微片能够被看作是控制发生的最小粒度。端到端的流控制可能是必要的，以便保证数据不被发送，除非在目的地缓冲器中有足够的空间可用。
IP块之间的通信可以基于连接或者它可以基于无连接的通信(即非广播通信，例如多层总线，AXI总线，AHB总线，基于交换的总线，多芯片互连，或者多芯片跳互连)。网络可以实际上是子网络或子互连结构的集合(被分层设置或其他设置)，可以横越在多个电路小片(例如，在封装内系统(system in package)中)或多个芯片(包括多个ASIC、ASSP和FPGA)上。
图2显示了根据第一实施例的根据图1的芯片上系统的一部分的方框图。这里，四个网络单元NU(比如路由器或网络接口)显示在网络中，该网络优选为微片-同步的网络。网络单元NU通过若干链路来耦合。这些链路中的一些是异步流水线的。通过条形图描述链路的流水线特性。
路由器或网络接口基于异步协议同步其在每个链路上的字通信。在链路上字的同步对于鲁棒数据传输是有利的。另一方面，同步地执行微片的通信，即微片-同步。
图3显示了根据第二实施例的根据图1的芯片上系统的一部分的方框图。这里，也描述了经由链路耦合的四个网络单元NU(比如路由器或网络接口)。除根据图2的安排之外，提供全局微片时钟信号。全局微片时钟信号用于指示何时随后的微片将通过网络的链路而发送。通过取代全局字时钟而使用全局微片时钟，对于微片大小为至少2个字的情况能够减小时钟频率。
图4显示了根据第三实施例的图1的芯片上系统的一部分的方框图。根据第三实施例芯片上系统的一部分的基本设置基本上对应于根据第一或第二实施例的芯片上系统的设置。另外，独立的异步微片同步AFS被提供用于同步网络单元与其相应的邻居。这优选地通过在专用相邻握手信道上借助于所谓的Muller C-单元使用同步握手来执行。所以，当以分布和异步的方式建立全局微片同步时不需要全局微片时钟。
另外，可选地，有关在随后微片中非空字数量的信息能够被解码成微片握手。所以，如果没有实际的数据将被发送，那么在链路中可以消耗较少的功率。
根据基于第一、第二或第三实施例的本发明的其他实施例，在本地和/或临时的基础上微片的边界能够被放弃。通过放弃微片的边界，在网络中全局开始连续微片之前能够允许链路上连续微片的发送。另外，微片可以被链接到一起。所以，若干微片能够被考虑作为单个微片，该单个微片具有高于第一微片的微片大小。因此，能够避免在连续微片内初始字的链路等待时间。
在链路内链的等待时间能够被如下定义：
LTlink，chain＝N·LTstage，word+(k·flitsize-1)·CTstage，word＝(N·c+k·flitsize-1)·CTstage，word，
其中k是链中微片的数量，LTlink，chain是链的等待时间，LTstage，word是字在所述级中的等待时间。
换言之，取代比基于全局微片-同步更快速地发送微片的链，在K个连续微片时隙期间能够发送超过K个连续微片的链。因此，在这种情况下暂时地提升了链路的吞吐量。
图5示出了表示根据本发明的芯片上系统实施例的性能的图表。在左手侧，经由链路传送的微片的数量在虚线描绘的微片-同步边界上被对准。在右手侧，五个连续微片被链接到一起从而放弃任何中间的微片-同步边界。
换言之，能够通过在微片同步网络内异步地实现流水线链路来提高流水线链路上微片的吞吐量。如果链路包括N个流水线级，那么等待时间LT和循环时间CT将导致产生以下等待时间：
LTstage，word＝c·CTstage，word，
其中，对于同步流水线而言，c＝1；对于异步流水线而言，0<c<1。
横越该链路的微片的等待时间将对应于微片内第一字的等待时间加上用于微片内每个连续字的级的循环时间。换言之，横越链路微片的等待时间对应于横越链路的第一字的等待时间并上剩余字的级的循环时间。所以，在链路内微片的等待时间将对应于
LTlink，flit＝N·LTstage，word+(flitsize-1)·CTstage，word＝(N·c+flitsize-1)·CTstage，word
如果作为实例链路包括四个流水线级且传送微片的大小是3，以及进一步如果同步流水线级具有0.8ns的循环时间，那么在链路上微片的等待时间将对应于等待时间LTlink，flit＝(4·1+3-1)·0.8ns＝4.8ns。因此，最大微片时钟频率将对应于LTlink，flit -1＝2.1·108微片/秒。但是，作为一个实例，如果异步流水线级包括0.8ns的循环时间并且等待时间将对应于0.25ns，那么在链路上的微片的等待时间将对应于LTlink，flit＝(4·0.25/0.8+3-1)·0.8ns＝2.6ns。所以，实现最大微片时钟频率LTlink，flit -1＝3.8·108微片/秒。换言之，达到85％的性能提升。
另外，依赖于微片同步同时放弃字同步，如果微片大小至少是2那么微片时钟信号可以包括更低的频率。根据本发明的原理，时钟信号将允许较低功耗和较不严格的时钟分布。当在链路上的字通信未被用于指示微片进程而没有微片将被发送时，在链路上的动态功耗是零。另外，当字通信在所有链路上被同步时，实现更快速和更便宜的点对点链路同步。
本发明的上述原理能够被应用于包括微片-同步的芯片上网络的芯片上系统。这种网络的一个实例是
Figure A200780029529D0004090213QIETU
芯片上网络。如果字异步链路随着链路中流水线级数量的增加而增加，那么本发明的上述原理特别地有利。
尽管已经在附图和以上描述中详细地图示和描述了本发明，但是这种图示和描述应该认为是示例性的或示意性的而不是限制性的；本发明并不局限于公开的实施例。
本领域普通技术人员根据对附图、公开内容和附属权利要求书的研究，在实施权利要求保护的本发明时能够明白和实现公开实施例的其他变型。
在权利要求书中，单词“包括”并不排除其他单元或步骤，以及不定冠词“一个”并不排除多个。单个...或其他单元可以满足在权利要求书中阐述的若干项的功能。仅仅某些措施在相互不同从属权利要求中阐述的事实并不表明这些措施的组合不能够被有利地使用。
权利要求书中的任何附图标记不应该被解释为限制本发明的范围。

Claims (8)

1.电子装置，包括：
-多个处理单元(IP1-IP6)，
-用于耦合处理单元(IP1-IP6)的微片-同步的基于网络的互连(N)，
-其中基于网络的互连(N)包括至少一个第一和至少一个第二链路，
-其中至少一个第二链路包括N个流水线级，经由至少一个第二链路的通信是字异步通信。
2.根据权利要求1所述的电子装置，还包括：
-用于产生全局微片时钟信号的全局微片时钟(flit clk)，所述信号指示在基于网络互连的第一或第二链路上连续微片的发送。
3.根据权利要求1或2所述的电子装置，其中，在至少一个第二链路上的通信通过使用异步的同步协议来执行。
4.根据权利要求3所述的电子装置，其中，在达到微片的边界之前连续微片经由链路发送。
5.根据权利要求4所述的电子装置，其中，多个微片被链接到一起。
6.根据权利要求5所述的电子装置，其中，在K个连续微片时隙期间发送超过K个连续微片的链。
7.芯片上系统，包括：
-多个处理单元(IP1-IP6)，
-用于耦合处理单元(IP1-IP6)的微片-同步的基于网络的互连(N)，
-其中基于网络的互连(N)包括至少一个第一和至少一个第二链路，
-其中至少一个第二链路包括N个流水线级，其中经由至少一个第二链路的通信是字异步通信。
8.用于同步电子装置和/或芯片上系统内通信的方法，所述电子装置或芯片上系统具有多个处理单元和用于耦合所述处理单元的微片-同步的基于网络的互连，其中基于网络的互连包括至少一个第一和至少一个第二链路，所述方法包括以下步骤：
-基于字异步通信经由至少一个第二链路进行通信，其中至少一个第二链路包括N个流水线级。
CNA2007800295294A 2006-08-08 2007-08-06 用于同步通信的电子装置和方法 Pending CN101501679A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP06118569 2006-08-08
EP06118569.0 2006-08-08

Publications (1)

Publication Number Publication Date
CN101501679A true CN101501679A (zh) 2009-08-05

Family

ID=38901335

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2007800295294A Pending CN101501679A (zh) 2006-08-08 2007-08-06 用于同步通信的电子装置和方法

Country Status (5)

Country Link
US (1) US20100158052A1 (zh)
EP (1) EP2052330A2 (zh)
JP (1) JP2010500641A (zh)
CN (1) CN101501679A (zh)
WO (1) WO2008018004A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106681938A (zh) * 2012-10-22 2017-05-17 英特尔公司 控制多时隙链路层微片中的消息收发

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8460597B2 (en) 2011-03-22 2013-06-11 The Procter & Gamble Company Method of producing color change in a substrate
WO2011137813A2 (zh) * 2011-05-24 2011-11-10 华为技术有限公司 先进可扩展接口总线以及相应的数据传输方法
WO2015089058A1 (en) * 2013-12-12 2015-06-18 Marvell World Trade Ltd. Method and apparatus for transferring information within and between system-on-chips via intra-chip and inter-chip hopping buses
SG10201600276YA (en) * 2016-01-14 2017-08-30 Huawei Int Pte Ltd Device, method and system for routing global assistant signals in a network-on-chip

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6496540B1 (en) * 1998-07-22 2002-12-17 International Business Machines Corporation Transformation of parallel interface into coded format with preservation of baud-rate
US7721060B2 (en) * 2003-11-13 2010-05-18 Intel Corporation Method and apparatus for maintaining data density for derived clocking
DE602005015313D1 (zh) * 2004-04-27 2009-08-20 Nxp Bv
US7957428B2 (en) * 2004-05-21 2011-06-07 Intel Corporation Methods and apparatuses to effect a variable-width link
JP2008532169A (ja) * 2005-03-04 2008-08-14 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 共有されたリソースを調停するための電子装置及び方法
FR2883117B1 (fr) * 2005-03-08 2007-04-27 Commissariat Energie Atomique Architecture de noeud de communication dans un systeme de reseau sur puce globalement asynchrone.
US7804890B2 (en) * 2005-06-23 2010-09-28 Intel Corporation Method and system for response determinism by synchronization

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106681938A (zh) * 2012-10-22 2017-05-17 英特尔公司 控制多时隙链路层微片中的消息收发
CN106681938B (zh) * 2012-10-22 2020-08-18 英特尔公司 用于控制多时隙链路层微片中的消息收发的装置和系统

Also Published As

Publication number Publication date
EP2052330A2 (en) 2009-04-29
WO2008018004A3 (en) 2008-05-22
US20100158052A1 (en) 2010-06-24
WO2008018004A2 (en) 2008-02-14
JP2010500641A (ja) 2010-01-07

Similar Documents

Publication Publication Date Title
US20220066976A1 (en) PCI Express to PCI Express based low latency interconnect scheme for clustering systems
CN103020009B (zh) 可扩展的片上网络
CN109376118B (zh) 具有片上集成网络的可编程逻辑器件
CN104158738A (zh) 一种低缓冲区片上网络路由器及路由方法
CN102685017A (zh) 一种基于fpga的片上网络路由器
US10831689B2 (en) Time-division-multiplexing of different protocols over a channel of an interface bus between die
CN101501679A (zh) 用于同步通信的电子装置和方法
RU2007111857A (ru) Кольцевая сеть, устройство связи и способ оперативного управления, используемый для кольцевой сети и устройства связи
CN104683242B (zh) 一种二维片上网络的拓扑结构以及路由方法
CN102368739A (zh) 面向包-电路交换片上路由器的广播机制路由算法
US9215517B2 (en) Switching Clos network universal element
CN101335707B (zh) 一种基于预分配的流控方法和装置
CN103546397B (zh) 支持乱序的自路由Omega网络
CN109582622A (zh) 基于三维Mesh片上网络的双链路互连架构
WO2016004820A1 (zh) 交换系统的流量转发方法和装置
CN100413288C (zh) 基于帧间插的以太网数据帧传输系统
CN104598403A (zh) 一种基于pcie交换器的集群存储系统
CN105871761A (zh) 一种高阶矩阵开关、片上网络及通信方法
CN101069434B (zh) 用于转换及同步数据通信量的数据处理系统和方法
CN102845042A (zh) 一种应用层多个活动物理接口的带宽聚集系统及方法
CN102685011B (zh) 一种trill网络中的路由计算方法和设备
Kumar On packet switched networks for on-chip communication
CN103414660A (zh) 一种支持传感接入和光分组传输的传感网络的节点装置
WO2011057447A1 (zh) 路由器及集群路由器
Saastamoinen et al. Interconnect IP for gigascale system-on-chip

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20090805