CN101496140A - 衬底处理方法、程序、计算机可读的存储介质以及衬底处理系统 - Google Patents

衬底处理方法、程序、计算机可读的存储介质以及衬底处理系统 Download PDF

Info

Publication number
CN101496140A
CN101496140A CNA2007800283437A CN200780028343A CN101496140A CN 101496140 A CN101496140 A CN 101496140A CN A2007800283437 A CNA2007800283437 A CN A2007800283437A CN 200780028343 A CN200780028343 A CN 200780028343A CN 101496140 A CN101496140 A CN 101496140A
Authority
CN
China
Prior art keywords
time
graphical
condition
film
carry out
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007800283437A
Other languages
English (en)
Other versions
CN101496140B (zh
Inventor
山田善章
山口忠之
山本雄一
杂贺康仁
泽井和夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN101496140A publication Critical patent/CN101496140A/zh
Application granted granted Critical
Publication of CN101496140B publication Critical patent/CN101496140B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0035—Multiple processes, e.g. applying a further resist layer on an already in a previously step, processed pattern or textured surface
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2022—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70466—Multiple exposures, e.g. combination of fine and coarse exposures, double patterning or multiple exposures for printing a single feature
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70625—Dimensions, e.g. line width, critical dimension [CD], profile, sidewall angle or edge roughness
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0276—Photolithographic processes using an anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Abstract

在本发明中，在衬底的正表面上方的要被加工的膜上执行第一次图形化，并且测量由第一次图形化所形成的图形的实际尺寸。基于第一次图形化的尺寸测量结果，然后设置第二次图形化的条件。在该情形中，设置第二次图形化的条件使得在第一次图形化的尺寸与其目标尺寸之间的差等于在第二次图形化尺寸与其目标尺寸之间的差。其后，在所设置的图形化条件下执行第二次图形化。

Description

衬底处理方法、程序、计算机可读的存储介质以及衬底处理系统
技术领域
本发明涉及衬底处理方法、程序、计算机可读的存储介质以及衬底处理系统。
背景技术
在例如半导体器件的制造工艺中的光刻步骤中，例如，顺序执行以下处理以在晶片(wafer)表面上的抗蚀剂膜中形成预定的抗蚀剂图形：将抗蚀剂溶液涂到在晶片表面上的要被加工的膜上以形成抗蚀剂膜的抗蚀剂涂敷操作，以预定图形将光施加到晶片表面上的抗蚀剂膜以曝光该抗蚀剂膜的曝光处理，对晶片加热以加速所曝光的抗蚀剂膜中的化学反应的加热处理(曝光后烘)，对被加热的抗蚀剂膜进行显影的显影操作等等。其后，使用抗蚀剂图形作为掩模刻蚀该要被加工的膜并且然后去除该抗蚀剂图形，由此在该要被加工的膜中形成预定图形。
为了半导体器件的小型化，用于上述图形形成中的曝光处理的光的波长日益变短。然而，仅使用日益缩短用于曝光的波长的方法，形成具有例如32nm或45nm级的精细线宽的半导体器件在技术上是困难的。因此，提出了通过在晶片表面上的相同层中的要被加工的膜上执行多次图形化来形成更精细图形从而使半导体器件小型化(参见专利文献1)。
[专利文献1]
日本专利申请公开No.H7-147219
发明内容
[本发明要解决的问题]
然而，当如上所述的在相同层中的要被加工的膜上执行多次图形化时，因为对于每一次图形化分别执行曝光处理和显影操作，在每一次图形化中可能出现线宽上特殊的变化。如果线宽在多次图形化之间不规则地变化，则最终不能形成具有期望尺寸的图形，不能形成期望精细的半导体器件。
考虑到上述观点开发了本发明并且其目的是即使在执行多次图形化时最终在诸如晶片的衬底上形成具有期望尺寸的图形。
[解决该问题的方法]
为了达到上面的目的，本发明是一种衬底处理方法，其在位于衬底正表面上方的相同层中的要被加工的膜上执行多次图形化，该方法包括下述步骤：执行第一次图形化；测量由第一次图形化所形成的图形尺寸；基于第一次图形化的尺寸测量结果来设置第二次以及随后次数的图形化的条件；以及在所设置的图形化条件下执行第二次以及随后次数的图形化。
根据本发明，因为能够基于由第一次图形化所形成的图形尺寸来控制第二次和随后次数的图形化条件以便形成具有期望尺寸的图形，所以在多次图形化之间尺寸决不会变化，使得能够形成具有期望尺寸的图形。
可以从第一次图形化的尺寸测量结果来设置第二次以及随后次数的图形化的条件使得在第一次图形化的实际尺寸与第一次图形化的目标尺寸之间的差等于在第二次和随后次数的图形尺寸与第二次和随后次数的图形化之间的差。
可以从第一次图形化的尺寸测量结果来设置第二次以及随后次数的图形化的条件使得第二次和随后次数的图形尺寸被形成为预先设置的目标尺寸。
可以预先获得在当前条件设置情况下执行图形化时第一次图形尺寸与其目标尺寸之间的差与第二次和随后次数的图形尺寸与其目标尺寸之间的差之间的相关性，并且可以基于相关性和第一次图形化的尺寸测量结果来设置第二次和随后次数的图形化的条件。
可以通过改变在曝光处理之后且在显影操作之前执行的加热处理的条件来执行第二次和随后次数的图形化条件的设置。
可以通过改变曝光处理的条件来执行第二次和随后次数的图形化条件的设置。
可以通过改变显影操作的条件来执行第二次和随后次数的图形化条件的设置。
衬底可以被划分为多个区域，并且可以在这多个区域中的每一个中在要被加工的膜上执行图形化。
可以在衬底的正表面上相同区域中要被加工的膜上多次重复地执行图形化。
根据另一方面，本发明为一种在控制单元的计算机上运行的程序，用于控制衬底处理系统以使衬底处理系统执行衬底处理方法。
根据又一方面，本发明是一种存储了上述程序的计算机可读的存储介质。
根据另一方面，本发明是一种衬底处理系统，用于在位于衬底正表面上方的相同层中的要被加工的膜上执行多次图形化，该系统包括：尺寸测量单元，其用于测量由第一次图形化所形成的图形尺寸；以及控制单元，其用于基于第一次图形化的尺寸测量结果来设置第二次以及随后次数的图形化的条件。
控制单元可以从第一次图形化的尺寸测量结果来设置第二次以及随后次数的图形化的条件使得在第一次图形的尺寸与其目标尺寸之间的差等于在第二次和随后次数的图形尺寸与其目标尺寸之间的差。
控制单元可以从第一次图形化的尺寸测量结果来设置其它次的图形化的条件使得第二次和随后次数的图形尺寸被形成为预先设置的目标尺寸。
控制单元可以基于在当前条件设置情况下执行图形化时第一次图形尺寸与其目标尺寸之间的差与第二次和随后次数的图形尺寸与其目标尺寸之间的差之间的相关性，并且基于第一次图形化的尺寸测量结果来设置第二次和随后次数的图形化的条件。
可以通过改变在曝光处理之后且在显影操作之前执行的加热处理的条件来执行第二次和随后次数的图形化条件的设置。
可以通过改变曝光处理的条件来执行第二次和随后次数的图形化条件的设置。
可以通过改变显影操作的条件来执行第二次和随后次数的图形化条件的设置。
衬底可以被划分为多个区域，并且可以在这多个区域中的每一个中在要被加工的膜上执行图形化。
可以在衬底的正表面上相同区域中要被加工的膜上多次重复地执行图形化。
可以在要被加工的第一膜上执行第一次图形化，可以在第一次图形化之后在与要被加工的第一膜相同的层中所形成的要被加工的第二膜上执行第二次和随后次数的图形化，并且可以通过改变要被加工的第二膜的刻蚀时间来执行第二次和随后次数的图形化条件的设置。
[本发明的效果]
根据本发明，能够在衬底上方的要被加工的膜中形成具有期望尺寸的精细的图形，以促进半导体器件的小型化。
附图说明
[图1]
示出了涂敷和显影操作系统的配置的平面图。
[图2]
图1中的涂敷和显影操作系统的正视图。
[图3]
图1中的涂敷和显影操作系统的后视图。
[图4]
示出了图形尺寸测量单元配置的轮廓的纵切面图。
[图5]
示出了控制单元的配置的框图。
[图6]
示出了在图形尺寸与曝光后烘的加热时间之间的相关性的曲线图。
[图7]
晶片处理的流程图。
[图8]
(a)为处理之前的晶片的纵切面图，(b)为在其上形成了第一次抗蚀剂膜的晶片的纵切面图，(c)为具有第一区域中所形成的抗蚀剂图形的晶片的纵切面图，以及(d)为示出了其中在第一区域中图形被形成在要被加工的膜中的状态的纵切面图。
[图9]
(a)为在其上形成了第二次抗蚀剂膜的晶片的纵切面图，(b)为具有第二区域中所形成的抗蚀剂图形的晶片的纵切面图，以及(c)为具有第二区域中在要被加工的膜中所形成的图形的晶片的纵切面图。
[图10]
一个表格，示出了第一次和第二次图形化与线宽、目标线宽和线宽差之间的关系。
[图11]
一个曲线图，示出了第一次图形化的线宽差与第二次图形化的线宽差之间的相关性。
[图12]
(a)为示出了其中形成了第一次抗蚀剂图形的状态的晶片的纵切面图，(b)为示出了其中通过刻蚀要被加工的膜而形成了第一次图形的状态的晶片的纵切面图，(c)为示出了其中形成了第二次抗蚀剂图形的状态的晶片的纵切面图，以及(d)为示出了其中通过刻蚀要被加工的膜而形成了第二次图形的状态的纵切面图。
[图13]
(a)为处理之前的晶片的纵切面图，(b)为在其上形成了第一次抗蚀剂图形的晶片的纵切面图，(c)为在其上形成了第一次抗反射膜图形的晶片的纵切面图，(d)为在其上形成了第一次图形的晶片的纵切面图，以及(e)为示出其中去除了第一次抗蚀剂图形和第一次抗反射膜图形的状态的纵切面图。
[图14]
示出了在抗蚀剂图形尺寸与抗反射膜的刻蚀时间之间的相关性的曲线图。
[图15]
(a)为在其上形成了第二次抗反射膜的晶片的纵切面图，(b)为在其上形成了第二次抗蚀剂膜的晶片的纵切面图，(c)为在其上形成了第二次抗蚀剂图形的晶片的纵切面图，以及(d)为在其上形成了第二次抗反射膜图形的晶片的纵切面图。
[图16]
一个曲线图，示出了第一次图形的线宽与第二次抗蚀剂图形的线宽之间的差(变换差(conversion difference))与抗反射膜的刻蚀时间之间的相关性。
[图17]
一个表格，示出了第一次图形的线宽和第二次抗蚀剂图形的线宽与抗反射膜的刻蚀时间之间的关系。
[代码说明]
1涂敷和显影操作系统
20图形尺寸测量单元
170控制单元
B1第一次的图形
B2第二次的图形
Z1第一区域
Z2第二区域
M相关性
N相关性
S相关性
W晶片
具体实施方式
[实现本发明的最佳模式]
在下文中，将描述本发明的优选实施例。图1是示出了涂敷和显影操作系统1(其作为根据本实施例的衬底处理系统)的配置轮廓的平面图，图2是该涂敷和显影操作系统1的正视图，而图3是该涂敷和显影操作系统1的后视图。
如图1所示，涂敷和显影操作系统1具有这样的配置，其中整体连接例如盒站(cassette station)2、检查站(inspection station)3、处理站(processing station)4和接口区段(section)5，该盒站2用于将例如每盒25个晶片W作为一个单元从外面转移到涂敷和显影操作系统1中或者从涂敷和显影操作系统1转移到外面，并将晶片W转移到盒C之中/之外；该检查站3用于在晶片W上执行预定的检查；该处理站4包括多个各种处理和操作单元(其是多层排列的)，用于在光刻工艺中以单个晶片处理的方式来执行预定的处理或操作；以及该接口区段5用于将晶片W传递到邻近处理站4而提供的光刻机A或从光刻机A传递。
在盒站2中，提供了盒安装台6使得能够将多个盒C安装于该盒安装台6上并安装在X方向(图1中从上到下的方向)上的一行中。在盒站2中，提供了晶片转移体(wafer transfer body)8，其在X方向上可以在转移通道7上移动。晶片转移体8也可以在被盒C收纳的晶片W的晶片排列方向(Z方向；垂直方向)上移动，并因此能够选择性地访问每一个盒C中的排列在垂直方向上的晶片W。晶片转移体8可以绕着垂直方向上的轴(θ方向)转动并且也能够访问在检查站3一侧上的稍后描述的转换(transition)单元10。
在邻近盒站2的检查站3中，提供了图形尺寸测量单元20作为尺寸测量单元。例如在检查站3中在X方向上的负方向(图1中的向下方向)一侧上放置图形尺寸测量单元20。例如，在检查站3中在盒站2一侧上，放置了转换单元10，用于将晶片W传递到盒站2/从盒站2传递。在转换单元10中，提供了安装单元10a用于将晶片W安装于其上。在图形尺寸测量单元20的X方向上的正方向(图1中的向上方向)一侧上，提供了可以在转移通道11上在X方向上移动的晶片转移单元12。晶片转移单元12可以在例如垂直方向上移动并且也可以在θ方向上转动，并且能够访问图形尺寸测量单元20、转换单元10和在处理站4一侧上的下面所述的处理单元组G3中的处理和操作单元。
邻近检查站3的处理站4包括例如五个处理单元组G1到G5，在每一个处理单元组中多个处理和操作单元是多层排列的。在处理站4中的X方向的负方向(图1中的向下方向)一侧上，从检查站3一侧依次放置了第一处理单元组G1和第二处理单元组G2。在处理站4中的X方向的正方向(图1中的向上方向)一侧上，从检查站3一侧依次放置了第三处理单元组G3、第四处理单元组G4和第五处理单元组G5。在第三处理单元组G3和第四处理单元组G4之间提供了第一转移单元30。第一转移单元30能够选择性地访问第一处理单元组G1、第三处理单元组G3和第四处理单元组G4中的处理和操作单元，并将晶片W转移到它们。在第四处理单元组G4和第五处理单元组G5之间提供了第二转移单元31。第二转移单元31能够选择性地访问第二处理单元组G2、第四处理单元组G4和第五处理单元组G5中的处理和操作单元，并将晶片W转移到它们。
在第一处理单元组G1中，如图2所示，例如抗蚀剂涂覆单元40、41和42、以及底部涂覆单元43和44的溶液操作单元从底部开始依次排成五层，该溶液操作单元中的每一个都用于将预定液体供给晶片W以执行操作，该抗蚀剂涂覆单元40、41和42中的每一个都用于将抗蚀剂溶液施加到晶片W上以形成抗蚀剂膜，该底部涂覆单元43和44中的每一个都用于形成在曝光处理期间防止光反射的抗反射膜。在第二处理单元组G2中，例如显影操作单元50-54的溶液操作单元从底部开始依次排成五层，该显影操作单元50-54中的每一个都用于将显影溶液供给晶片W以执行显影操作。此外，分别在第一处理单元组G1和第二处理单元组G2的最底层处提供了化学腔(chemical chamber)60和61，其每一个都用于在处理单元组G1和G2中将各种操作溶液供给溶液操作单元。
如图3所示，在第三处理单元组G3中，例如温度调节单元70、用于传递晶片W的转换单元71、高精度温度调节单元72-74以及加热处理单元75-78从底部开始依次排成九层，该高精度温度调节单元72-74中的每一个都用于以高精度在温度控制下调节晶片温度，该加热处理单元75-78中的每一个都用于对晶片W进行加热处理。
在第四处理单元组G4中，例如高精度温度调节单元80、预烘单元81-84以及后烘单元85-89从底部开始依次排成十层，该预烘单元81-84中的每一个都用于在抗蚀剂涂覆操作之后加热处理晶片W，而该后烘单元85-89中的每一个都用于在显影操作之后加热处理晶片W。
在第五处理单元组G5中，其每一个皆用于热处理晶片W的多个热处理单元(例如高精度温度调节单元90-93以及曝光后烘单元94-99)从底部开始依次排成十层。
如图1所示，在第一转移单元30的X方向的正方向一侧上，排列了多个处理和操作单元，例如每一个均用于在晶片W上执行疏水操作的粘附单元100和101以及每一个均用于加热处理晶片W的加热处理单元102和103，这些单元如图3所示的从底部开始依次排成四层。如图1所示，在第二转移单元31的X方向的正方向一侧上，例如，放置了边缘曝光单元104，其仅仅选择性地将晶片W的边缘部分曝光。
在接口站5中，例如，如图1所示的提供了晶片转移体111和缓冲盒(buffer cassette)112，晶片转移体111在X方向上延伸的转移通道110上移动。晶片转移体111在Z方向上是可移动的并且在θ方向上也是可转动的并且因此能够访问邻近接口站5的光刻机A、缓冲盒112和第五处理单元组G5并且将晶片W转移到它们。
接下来，将描述上述图形尺寸测量单元20的配置。如图4所示，图形尺寸测量单元20包括例如安装台120，用于水平安装晶片W和光学轮廓仪121。安装台120是例如X-Y工件台(X-Y stage)并且可以在水平方向上的两维方向上移动。光学轮廓仪121包括例如光施加单元122、光检测单元123和测量单元124，光施加单元122用于将光从倾斜方向施加到晶片W上，光检测单元123用于检测从光施加单元122所施加的并被反射离开晶片W的光，而测量单元124用于基于与由光检测单元123所接收的光有关的信息来计算晶片W上图形的尺寸。根据本实施例的使用例如散射测量(Scatterometry)法来测量图形尺寸的图形尺寸测量单元20能够通过使由光检测单元123所检测的晶片内的光强度分布匹配于预先存储的虚拟光强度分布以获得对应于所匹配的虚拟光强度分布的图形尺寸来测量图形尺寸。
图形尺寸测量单元20能够通过相对于光施加单元122和光检测单元123而水平移动晶片W来在晶片内的预定区域中测量图形尺寸。请注意，由图形尺寸测量单元20得到的图形的尺寸测量结果能够被输出到稍后所述的控制单元170。
接下来，将描述用于控制在上述涂覆和显影操作系统1中所执行的晶片处理的控制单元170的配置。例如，控制单元170由例如通用计算机组成，该通用计算机包括CPU和存储器。
如图5所示，控制单元170包括，例如，输入部分200，从图形尺寸测量单元20将第一次图形化所形成的图形的尺寸测量结果输入到其中；程序存储部分201，用于存储程序P，该程序P用于从所输入的第一次图形化的尺寸测量结果而推导出第二次和随后次数的图形化的条件；计算部分202，用于运行程序P以推导出第二次和随后次数的图形化的条件；数据存储部分203，用于存储计算所要求的各种信息；以及输出部分204，用于将所计算的第二次和随后次数的图形化的条件输出并设置到预定处理单元中。
数据存储部分203存储例如表示在作为曝光后烘单元94-99中的加热处理条件的加热时间T与由涂覆和显影操作系统1中的晶片处理所形成的图形尺寸CD之间的相关性M(例如，如图6所示)的数据。
存储在程序存储部分201中的程序P能够例如基于第一次的图形的尺寸测量结果来计算第一次的图形尺寸与第一次图形化的目标尺寸之间的差(第一次尺寸差)。程序P也能够计算第二次和随后次数的图形化的条件(例如，曝光后烘的加热时间T)使得第二次和随后次数的图形与它们的目标尺寸之间的差等于第一次尺寸差。为了计算加热时间T，使用例如在数据存储部分203中的相关性M。将第一次和第二次的图形的目标尺寸预先存储在例如数据存储部分203中。请注意，程序P促使计算机实现晶片处理。程序P也可以被记录在计算机存储介质上并被从存储介质安装到控制单元170中。
接下来，将描述在如上所述所配置的涂覆和显影操作系统1中处理晶片W的过程。图7是示出了处理晶片W的过程的一个实例的流程图。在该实施例中，将描述一个情形作为实例，其中依次在晶片W上的两个区域上分别执行图形化从而总共执行了两次图形化。晶片W上的这两个区域被划分为例如一个其中密集地形成用于DRAM的存储单元的图形的区域，以及一个其中较粗地形成用于DRAM外围电路的图形的区域。
要被处理的晶片W具有，例如如图8(a)所示的，在其表面上形成的诸如有机下层(lower-layer)膜的下层膜E以及预先形成在下层膜E上作为要被加工的膜的SOG(Spin On Glass，玻璃上旋涂)膜F，并且被收纳在盒安装台6上的盒C中。然后，首先将晶片W由图1所示的晶片转移体8一片接一片地从盒C中取出，随后转移到检查站3中的转换单元10。被转移到转换单元10的晶片W由晶片转移单元12转移到处理站4。晶片W被转移到包括在处理站4中的第三处理单元组G3中的温度调节单元70，在其中晶片W被温度调节到预定温度，然后晶片W被第一转移单元30转移到抗蚀剂涂覆单元40。在抗蚀剂涂覆单元40中，将抗蚀剂溶液施加到例如晶片W的正表面上以形成如图8(b)所示的第一次的抗蚀剂膜R1。
在其上已经形成了第一次的抗蚀剂膜R1的晶片W由第一转移单元30转移到例如在其中经受加热处理的预烘单元81，然后由第二转移单元31依次转移到边缘曝光单元104和高精度温度调节单元93使得在每一个单元中执行预定处理。其后，由接口站5中的晶片转移体111将晶片W转移到光刻机A，在其中例如在晶片W的第一区域中的抗蚀剂膜R1中曝光预定图形。已经完成了曝光处理的晶片W由晶片转移体111转移到例如处理站4中的曝光后烘单元94，在其中晶片W经受加热处理(曝光后烘)。
已经完成了加热处理的晶片W由第二转移单元31转移到在其中调节温度的预烘单元81，然后被转移到显影操作单元50，在其中将晶片W上的抗蚀剂膜R1进行显影，从而在晶片W上的第一区域Z1中形成抗蚀剂图形K1，如图8(c)所示。然后晶片W由第二转移单元31转移到其中晶片W经受后烘的后烘单元85，并然后由第一转移单元30转移到高精度温度调节单元72，在其中晶片W被调节温度。然后例如由晶片转移单元12和晶片转移体8将晶片W返回到盒站2中的盒C中。使用抗蚀剂图形K1作为掩模例如由未示出的刻蚀单元来刻蚀作为在返回到盒C中的晶片W上方的要被加工的膜的SOG膜F，然后剥去抗蚀剂图形K1。因此，完成了第一次图形化，导致形成了如图8(d)所示的在晶片W的第一区域Z1中的第一次的图形B1(图7中的步骤S1)。
例如再次由晶片转移体8将在其上已经在第一区域Z1中形成了第一次的图形B1的晶片W从盒C转移到检查站3并由晶片转移单元12转移到图形尺寸测量单元20。
在图形尺寸测量单元20中，晶片W被安装在安装台120上，并且由光学轮廓仪121来测量在晶片W的第一区域Z1中的第一次的图形B1的尺寸(例如，线宽CD1)(图7中的步骤S2)。第一次的图形B1的线宽测量结果被输出到控制单元170。
例如，在控制单元170中，程序P从第一次的图形B1的线宽测量结果来计算第一次的图形B1的线宽CD1与其目标线宽CD1a之间的线宽差ΔCD1(CD1a-CD1)，如图10所示。在该情形中目标线宽CD1a被预先设置在控制单元170中。当线宽CD1为52nm而目标线宽CD1a为50nm时，线宽差ΔCD1为+2nm。然后程序P还计算曝光后烘的加热时间T使得第一次图形化的线宽差ΔCD1等于随后执行的第二次图形化所得到的图形的线宽CD2与其目标线宽CD2a之间的线宽差ΔCD2(CD2a-CD2)。从图6所示的相关性M来得到加热时间T。例如，当目标线宽CD2a为100nm时，得到使线宽CD为102nm的加热时间T。
然后将所计算的加热时间T从控制单元170输出到曝光后烘单元97-99，使得设置新的加热时间T(图7中的步骤S3)。
然后晶片W被例如从检查站3又转移到处理站4，在其中执行与上述第一次图形化相类似的第二次图形化。例如，晶片W被转移到抗蚀剂涂敷单元41，其中第二次的抗蚀剂膜R2被形成于晶片W上方的SOG膜F上，如图9(a)所示。然后晶片W被依次转移到预烘单元82和光刻机A。在光刻机A中，在晶片W上的第二区域中的抗蚀剂膜R2被曝光为预定图形。已经完成了曝光处理的晶片W被依次转移到曝光后烘单元95、显影操作单元51、后烘单元86等等使得形成如图9(b)所示的第二次的抗蚀剂图形K2。还将晶片W返回到盒站2中的盒C中，然后由刻蚀单元来刻蚀SOG膜F，并且然后剥去抗蚀剂图形K2。因此，在晶片W的第二区域Z2中形成了如图9(c)所示的第二次的图形B2(图7中的步骤S4)。
由晶片转移单元12将在其上已经在第二区域Z2中形成了第二次的图形B2的晶片W转移到检查站3中的转换单元10并由晶片转移体8从转换单元10返回到盒C。因此，结束了一系列的晶片处理。
根据上面实施例，在晶片W的正表面上方的相同层上执行两次图形化的晶片处理中，测量第一次图形化所形成的在第一区域Z1中的图形B1的线宽CD1，并且基于线宽测量结果来设置第二区域Z2上的第二次图形化的条件，使得能够基于第一次的图形B1的线宽CD1来积极调整第二次图形化所得到的图形B2的线宽CD2。结果，在每一次图形化中所形成的图形的线宽不会不规则地变化，从而最终能够在晶片W上形成期望的图形。
此外，因为设置了第二次图形化的条件使得第一次图形化的线宽差ΔCD1等于第二次图形化的线宽差ΔCD2，所以在晶片W上的第一区域Z1和第二区域Z2中形成了具有相同误差的图形。结果，在后处理中所执行的使用图形B1和B2作为掩模的下层膜E的刻蚀步骤中，通过在用误差量(例如，+2nm)修正刻蚀量之后刻蚀它来将下层膜在整个晶片内加工为期望尺寸。
此外，因为光刻步骤中的曝光后烘的加热时间T作为第二次图形化的条件来被改变，所以能够相对容易和精确地调整第二次的图形B2的线宽CD2。
请注意，代替曝光后烘的加热时间T，加热温度也可以作为第二次图形化的条件来被改变。此外，作为第二次图形化的条件，曝光处理中的曝光条件(例如，曝光量、焦点等等)可以被改变。此外，作为第二次图形化的条件，显影操作中的显影条件(例如，显影时间)可以被改变。
为了设置上面实施例中的第二次图形化的条件，可以预先得到在当前条件设置下执行图形化时的第一次图形化的线宽差ΔCD1与第二次图形化的线宽差之间的相关性，使得该相关性可以用来得到第二次图形化的合适的条件。例如，预先得到了在当前条件设置下执行图形化时的第一次图形化的线宽差ΔCD1与第二次图形化的线宽差ΔCD2′之间的相关性D。相关性D被存储到例如数据存储部分203中。
在晶片处理中，如在上面实施例中一样，首先执行第一次图形化，测量第一次的图形B 1的线宽CD1，并且计算作为线宽CD1与目标线宽CD1a之间的差的线宽差ΔCD1。从线宽差ΔCD1和相关性D中，得到了在当前条件设置下的第二次图形化的线宽差ΔCD2′。使用相关性M等来得到第二次图形化的新的条件使得线宽差ΔCD2′等于线宽差ΔCD1。例如，当第一次图形化的线宽差ΔCD1为+2nm而从相关性D计算得到线宽差ΔCD2′为+4nm时，得到第二次图形化的条件使得第二次的图形B2的线宽CD2用-2nm来修正从而线宽差ΔCD2为+2nm。根据该实例，能够更精确地获得第二次图形化的条件。
虽然在上面实施例中由第一次图形化来将晶片W的第一区域Z1中的SOG膜F图形化并且由第二次图形化来将第二区域Z2中的SOG膜F图形化，但是本发明也可以应用到这样的情况，在该情况中在晶片W的相同区域中的要被加工的膜上重复地执行多次图形化。例如，如图12所示，在晶片W的正表面上方的抗蚀剂膜R1中形成第一次的抗蚀剂图形K1(图12中的(a))。然后使用抗蚀剂图形K1作为掩模刻蚀作为基膜(base film)的要被加工的膜G，并然后去除抗蚀剂图形K1以形成第一次的图形B1(图12中的(b))。其后，再次施加抗蚀剂膜R2，并且然后第二次的抗蚀剂图形K2被形成为所曝光部分在晶片W上的相同区域中被移动(图12中的(c))。其后，使用抗蚀剂图形K2作为掩模刻蚀作为基膜的该要被加工的膜G，并且然后去除该抗蚀剂图形K2，由此第二次的图形B2被形成为迭加在图形B1上(图12中的(d))。在该情况中，也能够通过基于由第一次图形化得到的图形B1的线宽CD1设置第二次图形化的条件来将晶片W上的该要被加工的膜加工为期望尺寸。
虽然在上面实施例中测量了第一次的SOG膜F的图形B1的尺寸并且基于该尺寸来设置第二次图形化的条件，但是可以测量第一次的抗蚀剂图形K1的尺寸并且可以基于该尺寸来设置第二次的SOG膜F的图形化的条件。此外，第二次的抗蚀剂膜图形化的条件可以基于第一次的抗蚀剂图形K1的尺寸。在该情况中，抗蚀剂膜是本发明中要被加工的膜。
请注意，清洗单元可以并入涂覆和显影操作系统1中使得可以在上面实施例中完成第一次图形化之后且执行第二次图形化之前在清洗单元中清洗晶片W的背面。这去除了由于第一次图形化而粘附在晶片W背面上的污垢从而例如在处理期间提高晶片W的定位精度，使得能够精确执行第二次图形化。用于晶片W背面的清洗操作可以在第二次图形化的曝光处理之前立即执行。此外，清洗操作可以在第二次图形化开始之前并且在曝光处理之前。此外，光学清洗可以被用作该清洗技术。
虽然在上面实施例中曝光后烘的加热时间作为第二次图形化的条件来被改变，但是可以改变要被加工的膜的刻蚀时间来代替加热时间。在该情况中，在要被加工的第一膜上执行第一次图形化，并且在第一次图形化之后在与要被加工的第一膜相同的层中所形成的要被加工的第二膜上执行第二次图形化。作为第二次图形化的条件，要被加工的第二膜的刻蚀时间被改变。
在要被处理的晶片W上，例如，如图13(a)所示，在其正表面上从底部开始依次预先形成诸如有机下层膜的下层膜E以及作为要被加工的第一膜的氧化物膜H。在底部涂覆单元43中抗反射膜Q1然后被形成在晶片W的正表面上方的氧化物膜H上之后，在抗蚀剂涂覆单元40中形成抗蚀剂膜R1(图13中的(a))。其后，在晶片W的正表面上方的抗蚀剂膜R1上执行各种处理和操作，诸如曝光处理、显影操作等等，从而形成第一次的抗蚀剂图形K1。对于在其上已经形成了第一次的抗蚀剂图形K1的晶片W，在图形尺寸测量单元20中测量第一次的抗蚀剂图形K1的尺寸(例如，线宽CD)(图13中的(b))。
第一次的抗蚀剂图形K1的线宽CD的测量结果被输出到控制单元170。控制单元170的数据存储部分203存储表示在抗蚀剂图形K1的线宽CD与抗反射膜Q1的刻蚀时间T1之间的相关性N(如图14所示)的数据。相关性N被单独生成从而适应于膜厚和抗反射膜Q1的种类或者用于刻蚀抗反射膜Q1的刻蚀单元的特性。在控制单元170中的程序P使用相关性N来从第一次的抗蚀剂图形K1的线宽CD的测量结果中得到抗反射膜Q1的刻蚀时间T1。基于所得到的刻蚀时间T1，在未示出的刻蚀单元中使用第一次的抗蚀剂图形K1作为掩模来使抗反射膜Q1经受刻蚀操作，从而形成图形L1(图13中的(c))。使用第一次的抗蚀剂图形K1和抗反射膜Q1的图形L1作为掩模来使氧化物膜H1经受刻蚀操作，从而形成第一次的图形B1(图13中的(d))。剥去用于氧化物膜H的第一次的抗蚀剂图形K1和抗反射膜Q1的图形L1。对于在其上已经形成了第一次的图形B1的晶片W，测量第一次的图形B1的线宽CD1(图13中的(e))。第一次的图形B1的线宽CD1的测量结果被输出到控制单元170。
接下来，在底部涂覆单元43中，在与已经形成的第一次的图形B1相同层中形成抗反射膜Q2作为要被加工的第二膜。形成抗反射膜Q2以覆盖第一次的图形B1(图15中的(a))。其后，在抗蚀剂涂覆单元40中，在抗反射膜Q2上形成抗蚀剂膜R2(图15中的(b))。然后，在抗蚀剂膜R2上执行各种处理和操作，诸如曝光处理、显影操作等等，从而形成第二次的抗蚀剂图形K2。在图形尺寸测量单元20中测量第二次的抗蚀剂图形K2的线宽CD2(图15中的(c))。
第二次的抗蚀剂图形K2的线宽CD2的测量结果被输出到控制单元170。控制单元170的数据存储部分203存储表示在通过从第二次的抗蚀剂图形K2的线宽CD2中减去第一次的图形B1的线宽CD1而得到的线宽差(在下文中，被称为变换差)与抗反射膜Q2的刻蚀时间T2之间的相关性S(如图16所示)的数据。相关性S被单独生成从而适应于膜厚和抗反射膜Q2的种类或者用于刻蚀抗反射膜Q2的刻蚀单元的特性。控制单元170中的程序P基于第一次的图形B1的线宽CD1的测量结果和第二次的抗蚀剂图形K2的线宽CD2的测量结果来得到抗反射膜Q2的刻蚀时间T2使得第一次的图形B1的线宽CD1等于抗反射膜Q2的第二次的稍后描述的图形B2的线宽。使用图16所示的相关性S来得到抗反射膜Q2的刻蚀时间T2。例如，当第一次的图形B1的线宽CD1为70.5nm而第二次的抗蚀剂图形K2的线宽CD2为69.0nm(其小于线宽CD1)时，减少抗反射膜Q2的刻蚀时间T2(图17中的NO.1)以使抗反射膜Q2的线宽为70.5nm，其等于线宽CD1。此外，当第一次的图形B1的线宽CD1为70.5nm而第二次的抗蚀剂图形K2的线宽CD2为71.0nm(其大于线宽CD1)时，增加抗反射膜Q2的刻蚀时间T2(图17中的NO.2)以使抗反射膜Q2的线宽为70.5nm，其等于线宽CD1。基于所得到的刻蚀时间T2，抗反射膜Q2在未示出的刻蚀单元中经受刻蚀操作，从而形成第二次的图形B2(图15中的(d))。
其后，使用氧化物膜H的第一次的图形B1、第二次的抗蚀剂图形K2和第二次的图形B2作为掩模来刻蚀下层膜E，并且剥去氧化物膜H的第一次的图形B1、抗反射膜Q2的第二次的图形B2和第二次的抗蚀剂图形K2。
在上面实施例中，首先基于第一次的抗蚀剂图形K1的线宽CD的测量结果而得到抗反射膜Q1的刻蚀时间T1，并且基于刻蚀时间T1而得到抗反射膜Q1的图形L1，使得图形L1的线宽能够被加工为期望尺寸。因为使用图形L1作为掩模来刻蚀作为要被加工的第一膜的氧化物膜H以形成第一次的图形B1，所以第一次的图形B1的线宽CD能够被加工为期望尺寸。基于第一次的图形B1的线宽CD1和第二次的抗蚀剂图形K2的线宽CD2的测量结果而得到作为要被加工的第二膜的抗反射膜Q2的刻蚀时间T2，并且基于刻蚀时间T2而形成第二次的图形B2，使得第二次的图形B2的线宽CD2能够被加工为与第一次的图形B1的线宽CD1相同的期望尺寸。因此，在晶片W上的要被加工的第一膜和要被加工的第二膜能够被加工为期望的尺寸。
在上面已经参考附图描述了本发明的优选实施例，但是本发明不限于这些实施例。应当理解，对于本领域技术人员来说在如权利要求所述的精神的范围内的各种改变和修改将是容易明白的，并且那些改变和修改也应当被本发明的技术范围所覆盖。例如，虽然在上面实施例中图形化的次数是两次，但是本发明也可以应用于三次或更多次的情形中。此外，在其中形成图形的要被加工的膜不仅限于SOG膜而可以是其它种类的膜。此外，要被测量的图形的尺寸不仅为线宽而同样可以是孔直径等等。此外，本发明也被应用到除了晶片W之外(诸如，FPD(平板显示)、用于光掩模的掩模板等等)的衬底的处理。
[工业适用性]
本发明在通过多次图形化来形成具有期望尺寸的图形中是有用的。

Claims (24)

1、一种衬底处理方法，其在位于衬底正表面上方的相同层中的要被加工的膜上执行多次图形化，所述方法包括下述步骤：
执行第一次图形化；
测量由第一次图形化所形成的图形尺寸；
基于第一次图形化的尺寸测量结果来设置第二次以及随后次数的图形化的条件；以及
在所设置的图形化条件下执行第二次以及随后次数的图形化。
2、如权利要求1所述的衬底处理方法，
其中使用第一次图形化的尺寸测量结果来设置第二次以及随后次数的图形化的条件使得在第一次图形的实际尺寸与第一次图形化的目标尺寸之间的差等于在第二次和随后次数的图形实际尺寸与第二次图形化的目标尺寸之间的差。
3、如权利要求1所述的衬底处理方法，
其中使用第一次图形化的尺寸测量结果来设置第二次以及随后次数的图形化的条件使得第二次和随后次数的图形实际尺寸变为预先设置的目标尺寸。
4、如权利要求2所述的衬底处理方法，
其中预先获得在当前条件设置情况下执行图形化时的第一次图形的实际尺寸与其目标尺寸之间的差与第二次和随后次数的图形尺寸与其目标尺寸之间的差之间的相关性，并且基于第一次图形化的尺寸测量结果和相关性来设置第二次和随后次数的图形化的条件。
5、如权利要求1所述的衬底处理方法，
其中通过改变在曝光处理之后且在显影操作之前执行的加热处理的条件来执行第二次和随后次数的图形化条件的所述设置。
6、如权利要求1所述的衬底处理方法，
其中通过改变曝光处理的条件来执行第二次和随后次数的图形化条件的所述设置。
7、如权利要求1所述的衬底处理方法，
其中通过改变显影操作的条件来执行第二次和随后次数的图形化条件的所述设置。
8、如权利要求1所述的衬底处理方法，
其中该衬底被划分为多个区域，并且在这多个区域中的每一个中在要被加工的膜上执行图形化。
9、如权利要求1所述的衬底处理方法，
其中在衬底的正表面上相同区域中要被加工的膜上多次重复地执行图形化。
10、一种在控制单元的计算机上运行的程序，用于控制衬底处理系统以使该衬底处理系统执行衬底处理方法，其中该衬底处理方法用于在位于衬底正表面上方的相同层中的要被加工的膜上执行多次图形化，所述方法包括如下步骤：
执行第一次图形化；
测量由第一次图形化所形成的图形尺寸；
基于第一次图形化的尺寸测量结果来设置第二次以及随后次数的图形化的条件；以及
在所设置的图形化条件下执行第二次以及随后次数的图形化。
11、一种存储程序的计算机可读存储介质，所述程序在控制单元的计算机上运行，用于控制衬底处理系统以使该衬底处理系统执行衬底处理方法，其中该衬底处理方法用于在位于衬底正表面上方的相同层中的要被加工的膜上执行多次图形化，所述方法包括如下步骤：
执行第一次图形化；
测量由第一次图形化所形成的图形尺寸；
基于第一次图形化的尺寸测量结果来设置第二次以及随后次数的图形化的条件；以及
在所设置的图形化条件下执行第二次以及随后次数的图形化。
12、一种衬底处理系统，用于在位于衬底正表面上方的相同层中的要被加工的膜上执行多次图形化，所述系统包括：
尺寸测量单元，其用于测量由第一次图形化所形成的图形尺寸；以及
控制单元，其用于基于第一次图形化的尺寸测量结果来设置第二次以及随后次数的图形化的条件。
13、如权利要求12所述的衬底处理系统，
其中所述控制单元使用第一次图形化的尺寸测量结果来设置第二次以及随后次数的图形化的条件使得在第一次图形的实际尺寸与第一次图形化的目标尺寸之间的差等于在第二次和随后次数的图形实际尺寸与第二次图形化的目标尺寸之间的差。
14、如权利要求12所述的衬底处理系统，
其中所述控制单元使用第一次图形化的尺寸测量结果来设置其它次的图形化的条件使得第二次和随后次数的图形尺寸变成预先设置的目标尺寸。
15、如权利要求13所述的衬底处理系统，
其中所述控制单元基于在当前条件设置情况下执行图形化时第一次图形的实际尺寸与其目标尺寸之间的差与第二次和随后次数的图形尺寸与其目标尺寸之间的差之间的相关性，并且基于第一次图形化的尺寸测量结果来设置第二次和随后次数的图形化的条件。
16、如权利要求12所述的衬底处理系统，
其中通过改变在曝光处理之后且在显影操作之前执行的加热处理的条件来执行第二次和随后次数的图形化条件的设置。
17、如权利要求12所述的衬底处理系统，
其中通过改变曝光处理的条件来执行第二次和随后次数的图形化条件的设置。
18、如权利要求12所述的衬底处理系统，
其中通过改变显影操作的条件来执行第二次和随后次数的图形化条件的设置。
19、如权利要求12所述的衬底处理系统，
其中该衬底被划分为多个区域，并且在这多个区域中的每一个中在要被加工的膜上执行图形化。
20、如权利要求12所述的衬底处理系统，
其中在衬底的正表面上相同区域中要被加工的膜上多次重复地执行图形化。
21、如权利要求1所述的衬底处理方法，
其中在要被加工的第一膜上执行第一次图形化，其中在第一次图形化之后在与要被加工的第一膜相同的层中所形成的要被加工的第二膜上执行第二次和随后次数的图形化，并且其中通过改变要被加工的第二膜的刻蚀时间来执行第二次和随后次数的图形化条件的所述设置。
22、如权利要求10所述的程序，
其中在要被加工的第一膜上执行第一次图形化，其中在第一次图形化之后在与要被加工的第一膜相同的层中所形成的要被加工的第二膜上执行第二次和随后次数的图形化，并且其中通过改变要被加工的第二膜的刻蚀时间来执行第二次和随后次数的图形化条件的所述设置。
23、如权利要求11所述的计算机可读存储介质，
其中在要被加工的第一膜上执行第一次图形化，其中在第一次图形化之后在与要被加工的第一膜相同的层中所形成的要被加工的第二膜上执行第二次和随后次数的图形化，以及
其中通过改变要被加工的第二膜的刻蚀时间来执行第二次和随后次数的图形化条件的所述设置。
24、如权利要求12所述的衬底处理系统，
其中在要被加工的第一膜上执行第一次图形化，其中在第一次图形化之后在与要被加工的第一膜相同的层中所形成的要被加工的第二膜上执行第二次和随后次数的图形化，以及
其中通过改变要被加工的第二膜的刻蚀时间来执行第二次和随后次数的图形化条件的所述设置。
CN2007800283437A 2006-07-28 2007-07-25 衬底处理方法、衬底处理系统 Active CN101496140B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2006205643 2006-07-28
JP205643/2006 2006-07-28
JP133807/2007 2007-05-21
JP2007133807A JP4861893B2 (ja) 2006-07-28 2007-05-21 基板の処理方法、プログラム、コンピュータ記憶媒体及び基板の処理システム
PCT/JP2007/065037 WO2008013310A1 (en) 2006-07-28 2007-07-25 Substrate processing method, program, computer-readable storage medium and substrate processing system

Publications (2)

Publication Number Publication Date
CN101496140A true CN101496140A (zh) 2009-07-29
CN101496140B CN101496140B (zh) 2012-01-18

Family

ID=38981618

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007800283437A Active CN101496140B (zh) 2006-07-28 2007-07-25 衬底处理方法、衬底处理系统

Country Status (5)

Country Link
US (1) US8007968B2 (zh)
JP (1) JP4861893B2 (zh)
KR (1) KR101400654B1 (zh)
CN (1) CN101496140B (zh)
WO (1) WO2008013310A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102169826A (zh) * 2010-02-12 2011-08-31 东京毅力科创株式会社 基板处理方法
CN103246174A (zh) * 2012-02-07 2013-08-14 Asml荷兰有限公司 衬底拓扑可知的光刻模型化

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8930156B2 (en) 2008-07-21 2015-01-06 Kla-Tencor Corporation Metrology through use of feed forward feed sideways and measurement cell re-use
US8612045B2 (en) * 2008-12-24 2013-12-17 Asml Holding N.V. Optimization method and a lithographic cell
JP2010287856A (ja) * 2009-06-15 2010-12-24 Tokyo Electron Ltd 半導体装置の製造方法及び半導体装置の製造装置
JP5501086B2 (ja) * 2010-04-30 2014-05-21 東京エレクトロン株式会社 現像処理方法
KR101558445B1 (ko) * 2011-08-30 2015-10-07 에이에스엠엘 네델란즈 비.브이. 리소그래피 시스템, 리소그래피 장치의 제어 방법 및 디바이스 제조 방법
US9059038B2 (en) * 2012-07-18 2015-06-16 Tokyo Electron Limited System for in-situ film stack measurement during etching and etch control method
US9692459B2 (en) * 2012-11-28 2017-06-27 Intel Corporation Using multiple frequency bands with beamforming assistance in a wireless network
KR102249196B1 (ko) 2014-10-06 2021-05-11 삼성전자주식회사 반도체 소자의 미세 패턴의 형성을 위한 식각 공정의 제어 방법
US20160103396A1 (en) * 2014-10-13 2016-04-14 United Microelectronics Corp. Double patterning method
US10215559B2 (en) * 2014-10-16 2019-02-26 Kla-Tencor Corporation Metrology of multiple patterning processes
CN107507771A (zh) * 2017-07-24 2017-12-22 武汉华星光电技术有限公司 一种多晶硅蚀刻方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07147219A (ja) 1993-11-24 1995-06-06 Sony Corp パターンの形成方法
JPH07211630A (ja) * 1994-01-26 1995-08-11 Sony Corp パターン形成方法及びその装置
KR100811964B1 (ko) * 2000-09-28 2008-03-10 동경 엘렉트론 주식회사 레지스트 패턴 형성장치 및 그 방법
JP2004095618A (ja) * 2002-08-29 2004-03-25 Fujitsu Ltd 半導体製品の製造方法
JP4727171B2 (ja) * 2003-09-29 2011-07-20 東京エレクトロン株式会社 エッチング方法
JP2005236188A (ja) * 2004-02-23 2005-09-02 Alps Electric Co Ltd 導体パターンの製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102169826A (zh) * 2010-02-12 2011-08-31 东京毅力科创株式会社 基板处理方法
CN102169826B (zh) * 2010-02-12 2014-08-13 东京毅力科创株式会社 基板处理方法
CN103246174A (zh) * 2012-02-07 2013-08-14 Asml荷兰有限公司 衬底拓扑可知的光刻模型化
CN103246174B (zh) * 2012-02-07 2014-12-10 Asml荷兰有限公司 衬底拓扑可知的光刻模型化
US8918744B2 (en) 2012-02-07 2014-12-23 Asml Netherlands B.V. Substrate-topography-aware lithography modeling

Also Published As

Publication number Publication date
JP2008053687A (ja) 2008-03-06
KR20090046801A (ko) 2009-05-11
CN101496140B (zh) 2012-01-18
US20090258304A1 (en) 2009-10-15
US8007968B2 (en) 2011-08-30
WO2008013310A1 (en) 2008-01-31
JP4861893B2 (ja) 2012-01-25
KR101400654B1 (ko) 2014-06-27

Similar Documents

Publication Publication Date Title
CN101496140B (zh) 衬底处理方法、衬底处理系统
US8108805B2 (en) Simplified micro-bridging and roughness analysis
JP6032875B2 (ja) リソグラフィ・プロセス制御のための方法およびシステム
US6960416B2 (en) Method and apparatus for controlling etch processes during fabrication of semiconductor devices
TWI694312B (zh) 度量衡方法、裝置及電腦程式
TWI786474B (zh) 最佳化微影製程之方法及裝置
JP5610665B2 (ja) リアルタイムの動的ｃｄ制御方法
US7483804B2 (en) Method of real time dynamic CD control
US20090225285A1 (en) Substrate processing method, computer storage medium and substrate processing system
KR101072282B1 (ko) 기판 처리 장치, 기판 처리 방법, 기판 처리 프로그램 및 그 프로그램을 기록한 컴퓨터 판독 가능한 기록 매체
CN101976646B (zh) 衬底处理方法、程序、计算机可读的记录介质以及衬底处理系统
KR101072330B1 (ko) 기판 처리 장치, 기판 처리 방법, 기판 처리 프로그램을 기록한 컴퓨터 판독 가능한 기록 매체
JP2008118041A (ja) 熱処理板の温度設定方法、プログラム、プログラムを記録したコンピュータ読み取り可能な記録媒体及び熱処理板の温度設定装置
TWI381468B (zh) 線上微影及蝕刻系統
US7420650B2 (en) Method of setting processing condition in photolithography process, apparatus for setting processing condition in photolithography process, program, and computer readable recording medium
US20120045721A1 (en) Method for forming a self-aligned double pattern
TWI359335B (en) Lithographic processing cell and device manufactur
US8377721B2 (en) Substrate processing system and method
US20120045722A1 (en) Technique to form a self-aligned double pattern
Ho et al. On control of resist film uniformity in the microlithography process
US7884950B2 (en) Substrate processing method, program, computer-readable storage medium, and substrate processing system
US7643126B2 (en) Method of setting focus condition at time of exposure, apparatus for setting focus condition at time of exposure, program, and computer readable recording medium
JP2008004591A (ja) 基板の処理方法、プログラム、コンピュータ読み取り可能な記録媒体及び基板の処理システム

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant