CN101494171B - 一种可降低漏电流的氮化硅制作方法 - Google Patents
一种可降低漏电流的氮化硅制作方法 Download PDFInfo
- Publication number
- CN101494171B CN101494171B CN2008100330523A CN200810033052A CN101494171B CN 101494171 B CN101494171 B CN 101494171B CN 2008100330523 A CN2008100330523 A CN 2008100330523A CN 200810033052 A CN200810033052 A CN 200810033052A CN 101494171 B CN101494171 B CN 101494171B
- Authority
- CN
- China
- Prior art keywords
- reaction chamber
- silicon nitride
- pressure
- leakage current
- opening angle
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Abstract
本发明提供了一种可降低漏电流的氮化硅制作方法,用于在一制作有金属层的半导体器件上制作氮化硅,其在一具有反应腔的PECVD设备中进行,该PECVD设备通过MFC控制反应气体进入反应腔。现有技术中MFC和反应腔间具有反应气体残留,另外反应腔需要较长时间才能稳定在预设沉积压力以及氮气处理时反应腔两电极间的间距过近,因此造成金属层的绝缘性能过差且漏电流过大。本发明通过预抽工艺去除MFC与反应腔间残留的反应气体;并通过快速升压工艺以使反应腔压力在第一预设时段内稳定至预设沉积压力;且在进行氨气处理工艺时,将反应腔中的两电极间的间距调宽且调整为14至15厘米。本发明可降低氮化硅制程对金属层的绝缘性能的损伤,大大降低半导体器件的漏电。
Description
技术领域
本发明涉及氮化硅制作工艺,尤其涉及一种可降低漏电流的氮化硅制作方法。
背景技术
在半导体制造领域,金属层中的金属导线通常使用铜镶嵌工艺制成的铜导线,铜原子本身具有较大的扩散系数,但铜易在空气中形成氧化铜薄膜,该氧化铜薄膜可有效阻止铜原子的扩散,但当制作完由铜导线和金属间介质组成的金属层后,还通过等离子增强化学气相沉积(PECVD)工艺在该金属层上制作用于充当层间介质层的氮化硅。当进行PECVD工艺制作氮化硅时,等离子体中由氨气电离出的氢离子会与氧化铜反应生成铜原子和水,铜原子获得能量后发生溅射,发生溅射的铜原子大部分溅射在金属间介质(现通常使用氟硅玻璃)上生成硅酸铜或氟硅酸铜,如此金属间介质的绝缘性能被大大降低,从而导致半导体器件漏电流的增大。
上述PECVD工艺在一PECVD设备中进行,参见图1,其显示了该PECVD设备的组成结构示意图,如图所示,该PECVD设备具有反应腔10,且该PECVD设备通过气体质量流量控制器(MFC)11控制反应气体进入反应腔10,该MFC11与反应腔10间设置有截止阀12,该气体质量流量控制器11还具有内部阀门(未图示)。该反应腔10还通过节流阀13与尾气抽气装置14相连,通过调节节流阀13来控制反应腔10的压力,该节流阀13具有开启角度控制模式和压力控制模式,在开启角度控制模式下,用户设定一开启角度,其可在3至5秒内达到所设定开启角度,在压力控制模式下,用户设定一反应腔压力,当反应腔的实际压力与所设定的反应腔压力差距较大(例如达到400帕斯卡)时,其会需较长的时间(例如至少为15秒)才将反应腔的压力稳定至所设定的反应腔压力,当反应腔的实际压力与所设定的反应腔压力差距较小(例如小于50帕斯卡)时,其在较短的时间(例如为小于5秒)内就可将反应腔的压力稳定至所设定的反应腔压力。反应腔10内还具有电极15和16,电极15和16分别为相对的沐浴头和底部电极,该沐浴头设置在反应腔10顶部且用于产生等离子体和充当电极,该底部电极设置在反应腔10底部且用于置放半导体器件和充电电极。
在如图1所示的PECVD设备中进行PECVD的详细过程为:首先将节流阀13设定为压力控制模式下,且将反应腔压力设定为预设沉积压力,于是通过节流阀13使反应腔压力稳定至该预设沉积压力;然后向反应腔中通入氨气且开启射频电源进行氨气处理工艺,此时该射频电源的功率为120至150瓦,反应腔中两电极间的间距仅为8.89厘米,处理时间为8至10秒;最后进行预沉积和沉积工艺以在半导体器件的金属层上生成氮化硅,此时该射频电源的功率为450瓦,反应腔中的电极15和16间的间距为14至15厘米。
上述PECVD工艺中存在着如下使金属间介质的绝缘性能降低的因素:首先,当在工艺间隙MFC11不使用时气体通过MFC11内部的阀门泄漏至MFC11与反应腔10间,在下次使用MFC11时会出现反应气体过冲,从而造成反应腔内气体分布不均匀,进而会使半导体器件上的有些区域的金属间介质绝缘性能变得非常差,从而会拉低整个半导体器件的绝缘性能;另外,在氨气处理工艺时该反应腔中的两电极间的间距过近其仅为8.89厘米,如此会有更多且更高能量的氢离子与铜导线表面的氧化铜反应,且溅射出更多的铜原子,如此会有更多的铜原子与溅射在金属间介质上生成硅酸铜或氟硅酸铜;再者,上述将节流阀11通过压力控制模式来调节反应腔的压力需较长的时间(最少也需15秒)才将反应腔的压力稳定至该预设沉积压力,如此更加剧了反应腔的不均匀不稳定因素。
因此,如何提供一种可降低漏电流的氮化硅制作方法以缓解氮化硅制作过程中因MFC和反应腔间具有反应气体残留、反应腔需要较长时间才能稳定在预设沉积压力下以及反应腔两电极间的间距过近,从而造成大量的铜原子溅射到金属间介质中,进而造成的金属层的绝缘性能过差且漏电流过大的问题,已成为业界亟待解决的技术问题。
发明内容
本发明的目的在于提供一种可降低漏电流的氮化硅制作方法,通过所述氮化硅制作方法可减小溅射至金属间介质中的铜原子,从而可提高金属层的绝缘性能,并大大降低半导体器件的漏电流。
本发明的目的是这样实现的:一种可降低漏电流的氮化硅制作方法,用于在一制作有金属层的半导体器件上制作氮化硅,其在一具有反应腔的等离子增强化学气相沉积设备中进行,该等离子增强化学气相沉积设备通过气体质量流量控制器控制反应气体进入反应腔,该反应腔中设置有与射频电源相连接的两电极,该方法包括以下步骤:a、通过预抽工艺去除气体质量流量控制器与反应腔间残留的反应气体;b、通过快速升压工艺使反应腔压力在第一预设时段内稳定至预设沉积压力;c、通过气体质量流量控制器向反应腔中通入氨气且开启射频电源进行氨气处理工艺,其中,反应腔中两电极间的间距为14至15厘米;d、进行预沉积和沉积工艺以在半导体器件的金属层上生成氮化硅。
在上述的可降低漏电流的氮化硅制作方法中,该气体质量流量控制器与反应腔间至少设置有一截止阀,该气体质量流量控制器具有一内部阀门,该内部阀门在反应气体流量为0时最长能开启一第二预设时段。
在上述的可降低漏电流的氮化硅制作方法中,在步骤a,该预抽工艺包括以下步骤:a1、在反应腔与截止阀间设置一预抽抽气装置;a2、至少开启与该预抽抽气装置直接相连的截止阀;a3开启该预抽抽气装置进行一第三预设时段的抽气;a4、开启剩余的截止阀和该气体质量流量控制器;a5、开启该预抽抽气装置进行该第二预设时段的抽气;a6、关闭所有截止阀和该气体质量流量控制器。
在上述的可降低漏电流的氮化硅制作方法中,该第二和第三预设时段分别为5秒和10秒。
在上述的可降低漏电流的氮化硅制作方法中,该反应腔上还通过一节流阀与一尾气抽气装置相连,通过调节节流阀来控制反应腔的压力,通过该尾气抽气装置来将反应腔的尾气抽出。
在上述的可降低漏电流的氮化硅制作方法中,该节流阀具有开启角度控制模式和压力控制模式,该节流阀在该预设沉积压力时对应一预设开启角度,在开启角度控制模式下,用户设定一开启角度,该节流阀在3至5秒内达到所设定开启角度,在压力控制模式下,用户设定一反应腔压力,该节流阀将反应腔压力稳定至所设定的反应腔压力。
在上述的可降低漏电流的氮化硅制作方法中,在步骤b中,该快速升压工艺包括以下步骤:b1、将节流阀设定在开启角度控制模式下,且将其开启角度设定为该预设开启角度;b2、节流阀经3至5秒达到该预设开启角度;b3、将节流阀更改为压力控制模式,且将反应腔压力设定为该预设沉积压力;b4、节流阀将反应腔压力稳定至该预设沉积压力。
在上述的可降低漏电流的氮化硅制作方法中,该预设沉积压力为558.6帕斯卡,该预设开启角度为38.6度。
在上述的可降低漏电流的氮化硅制作方法中,在步骤c中,该射频电源的功率为120至150瓦,氨气处理工艺的时间为8至10秒。
在上述的可降低漏电流的氮化硅制作方法中,在步骤d中,该射频电源的功率为450瓦,反应腔中的两电极间的间距为14至15厘米。
与现有技术中气体质量流量控制器和反应腔间具有反应气体残留,反应腔需要较长时间才能稳定在预设压力下以及反应腔两电极间的间距过近,从而造成大量的铜原子溅射到金属间介质中,进而降低了金属层的绝缘性能,增大了半导体器件的漏电流相比,本发明通过预抽工艺去除气体质量流量控制器内及其与反应腔间残留的反应气体,且通过快速升压工艺以使反应腔压力在第一预设时段内稳定至预设沉积压力,并在向反应腔中通入氨气进行氨气处理工艺时,将反应腔中的两电极间的间距由现有技术的8.89厘米调整为14至15厘米,如此可降低对金属层中的金属间介质绝缘性能的损坏,大大降低半导体器件的漏电流。
附图说明
本发明的可降低漏电流的氮化硅制作方法由以下的实施例及附图给出。
图1为离子增强化学气相沉积设备的组成结构示意图;
图2为本发明的可降低漏电流的氮化硅制作方法的流程图。
具体实施方式
以下将本发明的可降低漏电流的氮化硅制作方法作进一步的详细描述。
本发明的可降低漏电流的氮化硅制作方法用于在制作有金属层的半导体器件上制作氮化硅,其在如图1所示的等离子增强化学气相沉积设备中进行。如图所示,所述PECVD设备具有反应腔10,且所述PECVD设备通过气体质量流量控制器(MFC)11控制反应气体进入反应腔10,所述MFC11与反应腔10间设置有截止阀12,所述气体质量流量控制器11还具有内部阀门(未图示)。所述反应腔10上还通过节流阀13与尾气抽气装置14相连,通过调节节流阀13来控制反应腔10的压力,通过所述尾气抽气装置14来将反应腔10的尾气抽出,所述节流阀13具有开启角度控制模式和压力控制模式,在开启角度控制模式下,用户设定一开启角度,其可在3至5秒内达到所设定开启角度,在压力控制模式下,用户设定一反应腔压力,当反应腔10的实际压力与所设定的反应腔压力差距较大(例如达到400帕斯卡)时,其会需较长的时间(例如为15秒)才将反应腔的压力稳定至所设定的反应腔压力,当反应腔的实际压力与所设定的反应腔压力差距较小(例如小于50帕斯卡)时,其在较短的时间(例如为小于5秒)内就可将反应腔的压力稳定至所设定的反应腔压力。反应腔10内还具有电极15和16,电极15和16分别为相对的沐浴头和底部电极,所述沐浴头设置在反应腔10顶部且用于产生等离子体和充当电极,所述底部电极设置在反应腔10底部且用于置放半导体器件和充电电极。
参见图2,本发明的可降低漏电流的氮化硅制作方法首先进行步骤S20,在反应腔与截止阀间设置一预抽抽气装置。
接着继续步骤S21,至少开启与所述预抽抽气装置直接相连的截止阀且进行第三预设时段的抽气。在本实施例中,即开启图1中的截止阀12,所述第三预设时段为10秒。
接着继续步骤S22,开启剩余的截止阀和所述气体质量流量控制器,所述气体质量流量控制器具有内部阀门,此步骤会开启所述内部阀门,所述内部阀门在反应气体流量为0时最长能开启第二预设时段,所述第二预设时段为5秒。
接着继续步骤S23,开启所述预抽抽气装置进行所述第二预设时段的抽气。
接着继续步骤S24,关闭所有截止阀和所述气体质量流量控制器。如此,通过步骤S20至S24可将气体质量流量控制器与反应腔间残留的反应气体完全去除,避免了反应气体的过冲。
接着继续步骤S25,将节流阀设定在开启角度控制模式下,且将其开启角度设定为所述预设开启角度,在此所述预设开启角度为38.6度。
接着继续步骤S26,节流阀经3至5秒达到所述预设开启角度。在完成步骤S26后,反应腔的实际压力与所预设沉积压力的差距就变得非常小了,其差距在50帕斯卡内。
接着继续步骤S27,将节流阀更改为压力控制模式,且将反应腔压力设定为所述预设沉积压力,在此所述预设沉积压力为558.6帕斯卡。
接着继续步骤S28,节流阀将反应腔的压力稳定至所述预设沉积压力。此时,因反应腔的实际压力与所预设沉积压力的差距在50帕斯卡内,故最多需5秒的时间就能将反应腔的压力稳定至所述预设沉积压力。如此,与现有技术中将节流阀设定为压力控制模式至少需花费15秒的时间才能将反应腔的压力稳定至所述预设沉积压力相比,本发明最多用时10秒就能将反应腔的压力稳定至所述预设沉积压力。
接着继续步骤S29,通过气体质量流量控制器向反应腔中通入氨气且开启射频电源进行氨气处理工艺,其中,反应腔中两电极间的间距为14至15厘米,所述射频电源的功率为120至150瓦,氨气处理工艺的时间为8至10秒。
接着继续步骤S30,进行预沉积和沉积工艺以在半导体器件的金属层上生成氮化硅,此时所述射频电源的功率为450瓦,反应腔中的两电极间的间距为14至15厘米。
综上所述,本发明通过预抽工艺去除气体质量流量控制器与反应腔间残留的反应气体,且通过快速升压工艺以使反应腔压力在第一预设时段内稳定至预设沉积压力,并在向反应腔中通入氨气进行氨气处理工艺时,将反应腔中的两电极间的间距由现有技术的8.89厘米调整为14至15厘米,如此可降低对金属层中的金属间介质绝缘性能的损坏,大大降低半导体器件的漏电流。
Claims (10)
1.一种可降低漏电流的氮化硅制作方法,用于在一制作有金属层的半导体器件上制作氮化硅,其在一具有反应腔的等离子增强化学气相沉积设备中进行,该等离子增强化学气相沉积设备通过气体质量流量控制器控制反应气体进入反应腔,该反应腔中设置有与射频电源相连接的两电极,其特征在于,该方法包括以下步骤:a、通过预抽工艺去除气体质量流量控制器与反应腔间残留的反应气体;b、通过快速升压工艺使反应腔压力在第一预设时段内稳定至预设沉积压力;c、通过气体质量流量控制器向反应腔中通入氨气且开启射频电源进行氨气处理工艺,其中,反应腔中两电极间的间距为14至15厘米;d、进行预沉积和沉积工艺以在半导体器件的金属层上生成氮化硅。
2.如权利要求1所述的可降低漏电流的氮化硅制作方法中,其特征在于,该气体质量流量控制器与反应腔间至少设置有一截止阀,该气体质量流量控制器具有一内部阀门,该内部阀门在反应气体流量为0时最长能开启一第二预设时段。
3.如权利要求2所述的可降低漏电流的氮化硅制作方法中,其特征在于,在步骤a,该预抽工艺包括以下步骤:a1、在反应腔与截止阀间设置一预抽抽气装置;a2、至少开启与该预抽抽气装置直接相连的截止阀;a3开启该预抽抽气装置进行一第三预设时段的抽气;a4、开启剩余的截止阀和该气体质量流量控制器;a5、开启该预抽抽气装置进行该第二预设时段的抽气;a6、关闭所有截止阀和该气体质量流量控制器。
4.如权利要求3所述的可降低漏电流的氮化硅制作方法,其特征在于,该第二和第三预设时段分别为5秒和10秒。
5.如权利要求1所述的可降低漏电流的氮化硅制作方法,其特征在于,该反应腔上还通过一节流阀与一尾气抽气装置相连,通过调节节流阀来控制反应腔的压力,通过该尾气抽气装置来将反应腔的尾气抽出。
6.如权利要求5所述的可降低漏电流的氮化硅制作方法,其特征在于,该节流阀具有开启角度控制模式和压力控制模式,该节流阀在该预设沉积压力时对应一预设开启角度,在开启角度控制模式下,用户设定一开启角度,该节流阀在3至5秒内达到所设定开启角度,在压力控制模式下,用户设定一反应腔压力,该节流阀将反应腔压力稳定至所设定的反应腔压力。
7.如权利要求6所述的可降低漏电流的氮化硅制作方法,其特征在于,在步骤b中,该快速升压工艺包括以下步骤:b1、将节流阀设定在开启角度控制模式下,且将其开启角度设定为该预设开启角度;b2、节流阀经3至5秒达到该预设开启角度;b3、将节流阀更改为压力控制模式,且将反应腔压力设定为该预设沉积压力;b4、节流阀将反应腔压力稳定至该预设沉积压力。
8.如权利要求6所述的可降低漏电流的氮化硅制作方法,其特征在于,该预设沉积压力为558.6帕斯卡,该预设开启角度为38.6度。
9.如权利要求1所述的可降低漏电流的氮化硅制作方法,其特征在于,在步骤c中,该射频电源的功率为120至150瓦,氨气处理工艺的时间为8至10秒。
10.如权利要求1所述的可降低漏电流的氮化硅制作方法,其特征在于,在步骤d中,该射频电源的功率为450瓦,反应腔中的两电极间的间距为14至15厘米。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2008100330523A CN101494171B (zh) | 2008-01-24 | 2008-01-24 | 一种可降低漏电流的氮化硅制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2008100330523A CN101494171B (zh) | 2008-01-24 | 2008-01-24 | 一种可降低漏电流的氮化硅制作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101494171A CN101494171A (zh) | 2009-07-29 |
CN101494171B true CN101494171B (zh) | 2010-08-25 |
Family
ID=40924691
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2008100330523A Active CN101494171B (zh) | 2008-01-24 | 2008-01-24 | 一种可降低漏电流的氮化硅制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101494171B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105336574B (zh) * | 2014-08-07 | 2020-12-25 | 无锡华润上华科技有限公司 | 氮化硅薄膜及mim电容的制作方法 |
CN107527864B (zh) * | 2017-08-31 | 2019-03-12 | 长江存储科技有限责任公司 | 一种存储器件、钨形核层及其制备方法 |
-
2008
- 2008-01-24 CN CN2008100330523A patent/CN101494171B/zh active Active
Non-Patent Citations (1)
Title |
---|
JP特开2007-261937A 2007.10.11 |
Also Published As
Publication number | Publication date |
---|---|
CN101494171A (zh) | 2009-07-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110431661B (zh) | 用于用非晶硅膜对高深宽比沟槽进行间隙填充的两步工艺 | |
CN104947065B (zh) | 钨膜的成膜方法 | |
US9051655B2 (en) | Boron ionization for aluminum oxide etch enhancement | |
CN101231951B (zh) | 利用nh3-nf3化学物质的氧化蚀刻 | |
US8329575B2 (en) | Fabrication of through-silicon vias on silicon wafers | |
CN104752271B (zh) | 衬底处理装置以及半导体装置的制造方法 | |
US20150311061A1 (en) | Methods and apparatus for cleaning substrate surfaces with atomic hydrogen | |
CN104885201B (zh) | 半导体器件的制造方法、衬底处理装置以及记录介质 | |
TWI334166B (en) | Silicon dot forming method and silicon dot forming apparatus | |
JP2008524852A (ja) | 高密度プラズマ適用のための高真空中での自己冷却ガス分配装置 | |
KR20160088817A (ko) | 에칭 방법 | |
TW201717300A (zh) | 蝕刻方法 | |
CN101494171B (zh) | 一种可降低漏电流的氮化硅制作方法 | |
US9620370B2 (en) | Method of forming Ti film | |
WO2006026091A1 (en) | Deposition of hard-mask with minimized hillocks and bubbles | |
CN113862622A (zh) | 一种金属化合物薄膜的制备方法 | |
JP5466837B2 (ja) | テクスチャーの形成方法 | |
US20230146981A1 (en) | Hydrogen management in plasma deposited films | |
CN103177952A (zh) | 低温高覆盖性侧墙制造方法 | |
JP2023118970A (ja) | 基板処理方法、該方法を用いる基板処理装置及び半導体素子製造方法 | |
JP2005344169A (ja) | プラズマcvd装置 | |
JP3887123B2 (ja) | ドライエッチング方法 | |
CN102446833A (zh) | 一种降低双大马士革氮化硅工艺颗粒的处理方法 | |
TW202122634A (zh) | 用於蝕刻硬體之基於氫電漿清洗處理 | |
KR101130618B1 (ko) | 웨이퍼 증착 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
ASS | Succession or assignment of patent right |
Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING |
|
C41 | Transfer of patent application or patent right or utility model | ||
TR01 | Transfer of patent right |
Effective date of registration: 20111121 Address after: 201203 No. 18 Zhangjiang Road, Shanghai Co-patentee after: Semiconductor Manufacturing International (Beijing) Corporation Patentee after: Semiconductor Manufacturing International (Shanghai) Corporation Address before: 201203 No. 18 Zhangjiang Road, Shanghai Patentee before: Semiconductor Manufacturing International (Shanghai) Corporation |