CN101490959B - 动态外围功能重映射到集成电路装置的外部输入-输出连接 - Google Patents

动态外围功能重映射到集成电路装置的外部输入-输出连接 Download PDF

Info

Publication number
CN101490959B
CN101490959B CN2007800259086A CN200780025908A CN101490959B CN 101490959 B CN101490959 B CN 101490959B CN 2007800259086 A CN2007800259086 A CN 2007800259086A CN 200780025908 A CN200780025908 A CN 200780025908A CN 101490959 B CN101490959 B CN 101490959B
Authority
CN
China
Prior art keywords
integrated circuit
coupled
peripheral function
input
mapping
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2007800259086A
Other languages
English (en)
Other versions
CN101490959A (zh
Inventor
伊戈尔·沃耶沃达
布赖恩·博尔斯
史蒂夫·布拉德利
高兰格·卡瓦伊亚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Microchip Technology Inc
Original Assignee
Microchip Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Microchip Technology Inc filed Critical Microchip Technology Inc
Publication of CN101490959A publication Critical patent/CN101490959A/zh
Application granted granted Critical
Publication of CN101490959B publication Critical patent/CN101490959B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/17748—Structural details of configuration resources
    • H03K19/17764—Structural details of configuration resources for reliability
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/04—Arrangements for selecting an address in a digital store using a sequential addressing device, e.g. shift register, counter
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/1731—Optimisation thereof
    • H03K19/1732—Optimisation thereof by limitation or reduction of the pin/gate ratio
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/17736—Structural details of routing resources
    • H03K19/17744—Structural details of routing resources for input/output signals

Landscapes

  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Logic Circuits (AREA)

Abstract

可通过使用一组配置寄存器汇集集成电路装置的外围功能并将其动态地映射到所述集成电路装置的可用外部输入-输出连接。为提供系统稳健性，所述配置寄存器可实施各种等级的写入保护、错误校正及监视电路。可将一个或一个以上外围输出功能映射到一个或一个以上外部输出连接。在同一输出连接上不可能同时有一个以上输出功能处于活动状态。在所述输出可控制或不可控制以置于不活动状态(例如，高阻抗或开路集电极)中的情况下，可将输出及输入映射到同一外部输入-输出连接。当需要所述输入通过所述外部输入-输出连接接收外部数据时，可将所述输出置于不活动状态中。

Description

动态外围功能重映射到集成电路装置的外部输入-输出连接
相关申请案交叉参考
本申请案请求对伊格尔·沃吉沃德、布莱恩·博尔斯、史蒂夫·布拉德利及高朗格·卡维亚(Igor Wojewoda、Brian Boles、Steve Bradley及Gaurang Kavaiya)在2006年6月2日提出申请且标题为“动态外围引脚重映射(Dynamic Peripheral PinRemapping)”的第60/803,835号共同拥有美国临时专利申请案的优先权，且所述专利申请案以引用的方式并入本文中以用于所有目的。
技术领域
本发明涉及耦合到集成电路装置中的外围功能，且更具体来说，涉及动态地将特定输入及输出外围功能重映射到所述集成电路装置的指定外部输入-输出连接。可用外围功能的数量可超过所述集成电路装置的外部输入-输出连接的数量。
背景技术
随着集成电路装置制作中工艺几何形状的减小，现在在集成电路装置变得核心受限制之前，单个掩码组中可包含更多外围功能。因此，基于集成电路封装上的外部输入-输出连接(例如，引脚、球形凸块、表面安装引线等)的可用性，许多集成电路装置具有比任何时候可启动的外围特征更多的外围特征。在过去，若干外围功能硬接线到单个外部连接上，此限制整个集成电路装置的灵活性。必须假设哪些特征将共享同一外部连接。
发明内容
为解决此问题，集成电路装置(例如，微处理器、微控制器、数字信号处理器(DSP)、可编程逻辑阵列(PLA)、专用集成电路(ASIC)等)可包含可完全重映射的外围功能。可将一组不需要特殊焊垫结构的外围输入及输出特征置于可重映射功能的池内。然后使用一组寄存器(例如，映射寄存器)，用户可容易地实现所需外围功能到集成电路装置的可用外部输入-输出连接的动态映射。
本发明涵盖可锁定所述映射寄存器且此归属于本发明的范围内。视情况，一旦所述映射寄存器被锁定而无法编程，那么无法防止其再次被编程。所述映射寄存器可包括冗余逻辑，且如果所述冗余逻辑中发生数据不匹配，那么所述集成电路装置可重置。
对于外围输出，用户可将特定外围功能映射到外部输出连接。此防止多个输出功能在同一输出上同时处于活动状态。可将输出及至少一个输入映射到同一外部输入-输出连接，因为当与所述输出共用的至少一个输入将自连接到所述外部输入-输出连接的外部源接收数据时，可将输出驱动器控制为活动或不活动状态，例如高阻抗或开路集电极状态。同样，某些输出可由相应的输入监视而未必变成不活动状态。某些双向数据总线可以是(例如)但并不限于串行双向数据总线、单线双向数据总线、SPI总线、I2C总线等。
对于外围输入，用户可将特定外部输入连接映射到外围功能。此允许用户将单个外部输入连接映射到所需数量的外围功能(例如，边沿中断及SPI时钟等)。可将这些I/O映射配置存储在可由用户编程的多个映射寄存器中。为提供系统稳健性，所述映射寄存器可实施各种等级的写入保护、错误校正及监视电路。这些额外安全特征还可由用户依据系统要求进行配置。
随着更多的外围功能包含于集成电路装置中，整体装置功能变得受限于外部输入-输出连接的数量而非外围功能的可用性。具有可重映射到外部输入、输出及/或输入-输出连接的外围功能允许用户定制并最大化可特定用于所需应用的集成电路装置特征(例如，外围功能)。本发明涵盖可将比所述集成电路装置上可用输入、输出及/或输入-输出连接更多的外围功能制作于所述集成电路装置内且此归属于本发明的范围内。此允许单个富有外围特征的集成电路掩码组具有用于更广泛市场应用的能力。
根据本发明的特定实例性实施例，具有动态外围功能到外部输入-输出连接的重映射的集成电路装置可包括：多个外围功能；多个映射寄存器；多个驱动器；多个接收器；多个输入-输出外部连接，其中所述多个输入-输出外部连接中的每一者耦合到所述多个接收器中的相应接收器的输入及所述多个驱动器中的相应驱动器的输出；多个第一多路复用器，所述多个第一多路复用器中的每一者具有耦合到所述多个接收器中的所述相应接收器的若干输入、耦合到所述多个外围功能中的所述相应外围功能的一输出及耦合到所述多个映射寄存器中的相应映射寄存器的一控制输入，其中所述多个映射寄存器中的所述相应映射寄存器控制所述多个接收器中的哪一个接收器耦合到所述多个外围功能中的所述相应外围功能；多个第二多路复用器，所述多个第二多路复用器中的每一者具有耦合到所述多个外围功能中的所述相应外围功能的若干输入、耦合到所述多个驱动器中的所述相应驱动器的数据输入的一输出及耦合到所述多个映射寄存器中的所述相应映射寄存器的一控制输入，其中所述多个映射寄存器中的所述相应映射寄存器控制所述多个驱动器中的哪一个驱动器耦合到所述多个外围功能中的所述相应外围功能；及多个第三多路复用器，所述多个第三多路复用器中的每一者具有耦合到所述多个外围功能中的所述相应外围功能的若干输入、耦合到所述多个驱动器中的所述相应驱动器的控制输入的一输出及耦合到所述多个映射寄存器中的所述相应映射寄存器的一控制输入，其中所述多个外围功能中的所述相应外围功能控制所述多个驱动器中的所述相应驱动器的特性。
根据本发明的另一特定实例性实施例，具有动态外围功能到外部输出连接的重映射的集成电路装置可包括：多个外围功能；多个映射寄存器；多个驱动器；多个输出外部连接，其中所述多个输出外部连接中的每一者耦合到所述多个驱动器中的相应驱动器的输出；多个数据多路复用器，所述多个数据多路复用器中的每一者具有耦合到所述多个外围功能中的所述相应外围功能的若干输入、耦合到所述多个驱动器中的所述相应驱动器的数据输入的一输出及耦合到所述多个映射寄存器中的所述相应映射寄存器的一控制输入，其中所述多个映射寄存器中的所述相应映射寄存器控制所述多个驱动器中的哪一个耦合到所述多个外围功能中的所述相应外围功能；及多个控制多路复用器，所述多个控制多路复用器中的每一者具有耦合到所述多个外围功能中的所述相应外围功能的若干输入、耦合到所述多个驱动器中的所述相应驱动器的控制输入的一输出及耦合到所述多个映射寄存器中的所述相应映射寄存器的一控制输入，其中所述多个外围功能中的所述相应外围功能控制所述多个驱动器中的所述相应驱动器的特性。
根据本发明的再一特定实例性实施例，具有动态外围功能到外部输入连接的重映射的集成电路装置可包括：多个外围功能；多个映射寄存器；多个接收器；多个输入外部连接，其中所述多个输入外部连接中的每一者耦合到所述多个接收器中的相应接收器的输入；及多个多路复用器，所述多个多路复用器中的每一者具有耦合到所述多个接收器中的所述相应接收器的若干输入、耦合到所述多个外围功能中的所述相应外围功能的一输出及耦合到所述多个映射寄存器中的相应映射寄存器的一控制输入，其中所述多个映射寄存器中的所述相应映射寄存器控制所述多个接收器中的哪一个耦合到所述多个外围功能中的所述相应外围功能。
附图说明
结合附图参照以下说明可更全面地理解本发明的揭示内容，在附图中：
图1根据本发明的特定实例性实施例图解说明具有动态外围重映射的集成电路装置中输入-输出(I/O)电路的示意性框图；
图2根据本发明的另一特定实例性实施例图解说明具有动态外围重映射的集成电路装置中输出电路的示意性框图；及
图3根据本发明的再一特定实例性实施例图解说明具有动态外围重映射的集成电路装置中输入电路的示意性框图。
尽管易于对本发明作出各种修改及替代形式，但其特定实例性实施例显示于所述图式中并详细说明于本文中。然而，应了解本文对特定实例性实施例的说明并非打算将本发明限定于本文揭示的特定形式，与此相反，本发明将要覆盖所附权利要求书所界定的所有修改及等效形式。
具体实施方式
现在参照所述图式，其示意性地图解说明特定实例性实施例的细节。所述图式中，相同的元件将由相同的编号表示，且相似的元件将由带有不同小写字母后缀的相同编号表示。
参照图1，其根据本发明的特定实例性实施例描绘具有动态外围重映射的集成电路装置中输入-输出(I/O)电路的示意性框图。集成电路装置102(例如，微处理器、微控制器、数字信号处理器(DSP)、可编程逻辑阵列(PLA)、专用集成电路(ASIC)等)可包封于具有多个外部输入-输出(I/O)连接104(例如，引脚、焊锡球凸块、表面安装引线等)的集成电路封装(未显示)中。这些多个外部I/O连接104中的每一者可通过集成电路装置接合垫(未显示)耦合到多个驱动器106中的相应驱动器及多个接收器108中的相应接收器，其中所述集成电路装置接合垫用于通过(例如)线接合及引线框架连接将集成电路电路小片连接到外部I/O连接104。此外，所述集成电路接合垫中的每一者(耦合到多个外部I/O连接104中的每一者)可具有与其耦合的静电放电(ESD)保护119。
多个接收器108中的每一者可耦合到多个多路复用器110(为清晰起见，仅显示一个多路复用器110)的相应输入124a-124m。来自多个多路复用器110中的每一者的输出134可耦合到多个外围功能116中的相应外围功能的输入(例如，时钟输入、计时器重置、计数器输入等)。多个多路复用器110中的每一者可由来自多个映射寄存器118中的相应映射寄存器的控制信号132来控制，例如，选择用于耦合到多路复用器110的输出的输入。举例来说，至少一个外围输入可耦合到多个接收器108中的一个或一个以上接收器，及/或一个或一个以上外围输入可耦合到多个接收器108中的一个以上接收器。
多个多路复用器110中的每一者可具有m个输入(例如，匹配接收器108的数量)及一输出。控制信号132可在二进制并行或串行总线上发送，且具有充足数量的位以用于控制m个输入。替代使用多个多路复用器110将多个接收器108中的每一者耦合到多个外围输入中的相应外围输入，本发明还涵盖可使用输入切换矩阵电路(未显示)将来自多个接收器108中的任何一个或一个以上接收器的输出耦合到所述多个外围输入中的任何一个或一个以上外围输入且此归属于本发明的范围内。所述输入切换矩阵(未显示)可用于通过使用来自多个映射寄存器118的控制信号132将多个接收器108中的任何一个或一个以上接收器耦合到所述多个外围输入中的任何一个或一个以上外围输入。
可将多个驱动器106中的每一者耦合到多个多路复用器112(为清晰起见，仅显示一个多路复用器112)的相应输出120。可将多个多路复用器112的多个输入128中的每一者耦合到多个外围功能116中的相应外围功能的输出(例如，时钟输出、计时器重置输出、计数器输出等)。多个多路复用器112中的每一者可由来自多个映射寄存器118中的相应映射寄存器的控制信号130来控制，例如，选择用于耦合到多路复用器112的输出的输入。此外，可使用到达多个驱动器106中的每一者的控制信号122将相应驱动器106的操作及/或特性控制为活动或不活动状态，例如，开路集电极、活动上拉、活动下拉或具有活动逻辑高及活动逻辑低与高阻抗第三·状态的三态。还可配置针对驱动器106的上拉或下拉电阻值、转换速率、驱动能力等的选择。这些配置可由集成电路装置102中的固件及/或具有存取及配置集成电路装置102许可的外部程序软件来执行。
可通过多个多路复用器114中的相应多路复用器将控制信号122中耦合到多个驱动器106中的相应驱动器的每一控制信号耦合到来自多个外围功能116中的相应外围功能的控制信号输出。多个多路复用器112及114中的每一者可分别具有n个输入(例如，匹配多个外围功能116数据的数量)及控制输出128及126。到达多个多路复用器112及114的控制信号130可在二进制并行或串行总线上发送且具有充足数量的位以用于控制所述n个输入。
替代使用多个多路复用器112及114将多个驱动器106中的每一者耦合到多个外围设备116的相应输出，本发明还涵盖可使用切换矩阵电路(未显示)将多个驱动器106的输入耦合到多个外围功能116的相应输出且此归属于本发明的范围内。举例来说，可将一个或一个以上驱动器106耦合到外围功能116的输出，然而，每一次外围功能116的不多于一个输出可处于活动状态。此防止多个输出功能同时变成活动状态，但允许多个驱动器106具有可用于多个外部电路的相同数据信息(负载扇出共享)及/或针对特定负载的提高的驱动能力。
参照图2，其根据本发明的另一特定实例性实施例描绘具有动态外围重映射的集成电路装置中输出电路的示意性框图。集成电路装置102(例如，微处理器、微控制器、数字信号处理器(DSP)、可编程逻辑阵列(PLA)、专用集成电路(ASIC)等)可包封于具有多个外部输出连接204(例如，引脚、球形凸块、表面安装引线等)的集成电路封装(未显示)中。这些多个外部输出连接204中的每一者可通过集成电路装置接合垫(未显示)耦合到多个驱动器206中的相应驱动器，其中所述集成电路装置接合垫用于通过(例如)线接合及引线框架连接将集成电路电路小片连接到外部输出连接204。此外，所述集成电路接合垫中的每一者(耦合到多个外部输出连接204中的每一者)可具有与其耦合的静电放电(ESD)保护219。
可将多个驱动器206a-206p中的每一者耦合到多个多路复用器212a-212p的相应输出220a-220p。可将多个多路复用器212a-212p的多个输入128中的每一者耦合到多个外围功能116中的相应外围功能的输出(例如，时钟输出、计时器重置输出、计数器输出等)。多个多路复用器212a-212p中的每一者可由来自多个映射寄存器118中的相应映射寄存器的控制信号130a-130p来控制，例如，选择用于耦合到多路复用器212a-212p的输出的输入。此外，可使用到达多个驱动器206a-206p中的相应驱动器的控制信号222a-222p将其操作控制为活动或不活动状态，例如，开路集电极、活动上拉、活动下拉或具有活动逻辑高及活动逻辑低与高阻抗第三状态的三态。还可配置针对驱动器206的上拉或下拉电阻值、转换速率、驱动能力等的选择。这些配置可由集成电路装置102中的固件及/或具有存取及配置集成电路装置102许可的外部程序软件来执行。
可通过多个多路复用器214a-214p中的相应多路复用器将控制信号222a-222p中分别耦合到多个驱动器206a-206p中的相应驱动器的每一控制信号耦合到来自多个外围功能116中的相应外围功能的控制信号输出。多个多路复用器212及214中的每一者可分别具有n个输入(例如，匹配多个外围功能116数据的数量)及控制输出128及126。到达多个多路复用器212a-212p及214a-214p的控制信号130a-130p可在二进制并行或串行总线上发送且具有充足数量的位以用于控制所述n个输入。
替代使用多个多路复用器212a-212p及214a-214p将多个驱动器206a-206p中的每一者耦合到多个外围功能116的相应输出，本发明还涵盖可使用切换矩阵电路(未显示)将多个驱动器206a-206p的输入耦合到多个外围功能116的相应输出且此归属于本发明的范围内。举例来说，可将一个或一个以上驱动器206耦合到外围功能116的输出，然而，外围功能116的不多于一个输出可耦合到任何一个或一个以上驱动器206。此防止多个输出功能同时变成活动状态，但允许多个驱动器206具有可用于多个外部电路的相同数据信息(负载扇出共享)及/或针对特定负载的提高的驱动能力。
参照图3，其根据本发明的再一特定实例性实施例描绘具有动态外围重映射的集成电路装置中输入电路的示意性框图。集成电路装置102(例如，微处理器、微控制器、数字信号处理器(DSP)、可编程逻辑阵列(PLA)、专用集成电路(ASIC)等)可包封于具有多个外部输入连接304(例如，引脚、球形凸块、表面安装引线等)的集成电路封装(未显示)中。这些多个外部输入连接304中的每一者可通过集成电路装置接合垫(未显示)耦合到多个接收器308中的相应接收器，其中所述集成电路装置接合垫用于通过(例如)线接合及引线框架连接将集成电路电路小片连接到外部输入连接304。此外，所述集成电路接合垫中的每一者(耦合到多个外部输入连接304中的每一者)可具有与其耦合的静电放电(ESD)保护319。
可将多个接收器308a-308m中的每一者耦合到多个多路复用器310a-310s的相应输入324a-324m。可将分别来自多个多路复用器310a-310s的输出134a-134s耦合到多个外围功能116的相应输入(例如，时钟输入、计时器重置、计数器输入等)。多个多路复用器310a-310s中的每一者可由来自多个映射寄存器118中的相应映射寄存器的控制信号132a-132s来控制，例如，选择用于耦合到多个多路复用器310a-310s的输出的输入。多个多路复用器310a-310s中的每一者可具有m个输入(例如，匹配接收器308a-308m的数量)及一输出。控制信号132a-132s可在二进制并行或串行总线上发送且具有充足数量的位以用于控制所述m个输入。
替代使用多个多路复用器310a-310s将多个接收器308a-308m中的每一者耦合到多个外围设备116的相应输入，本发明还涵盖可使用切换矩阵电路(未显示)以通过使用来自多个映射寄存器118的控制信号132a-132s将来自多个接收器308a-308m中的任何一个或一个以上接收器的输出耦合到多个外围功能116的任何一个或一个以上输入且此归属于本发明的范围内。举例来说，可将多个外围功能116的至少一个输入耦合到多个接收器308a-308m中的一个或一个以上接收器，及/或可将一个或一个以上外围输入耦合到多个接收器308a-308m中的一个以上接收器。
用户可对存储于多个映射寄存器118中的I/O映射配置进行编程。多个映射寄存器118可被锁定，可仅在被解锁时可写入，可因导致装置重置的不匹配而实施于冗余逻辑中，及/或可将寄存器锁定配置为单向，例如，一旦经锁定，那么无法再次对其进行解锁。映射寄存器可以是非易失性存储器。
集成电路装置102可包括比外部输入连接304、外部输出连接204及/或外部I/O连接104更多的外围设备116。此允许用户在将集成电路装置102应用于所需应用方面具有更大的灵活性。此还允许将集成电路装置102用于更广泛适应市场的应用，因此提高对大规模生产的富有外围特征的产品(其具有针对所选外围设备的类型及所选外围设备的外部连接映射两者的配置灵活性)的需求并降低其成本。
尽管已参照本发明的实例性实施例来描绘、说明及界定本发明的实施例，但此种参照并不意味着限定本发明，且不应推断出存在此种限定。所揭示的标的物能够在形式及功能上具有大量修改、替代及等效形式，所属技术领域中的技术人员根据本发明将会联想到这些修改、替代及等效形式。所描绘及所说明的本发明各实施例仅作为实例，而并非是对本发明范围的穷尽性说明。

Claims (41)

1.一种具有动态外围功能到外部输入-输出连接重映射的集成电路装置，其包括：
多个外围功能；
多个映射寄存器；
多个驱动器；
多个接收器；
多个输入-输出外部连接，其中所述多个输入-输出外部连接中的每一者耦合到所述多个接收器中的相应接收器的输入及所述多个驱动器中的相应驱动器的输出；
多个第一多路复用器，所述多个第一多路复用器中的每一者具有耦合到所述多个接收器中的所述相应接收器的若干输入、耦合到所述多个外围功能中的相应外围功能的一输出及耦合到所述多个映射寄存器中的相应映射寄存器的一控制输入，其中所述多个映射寄存器中的所述相应映射寄存器控制所述多个接收器中的哪一个接收器耦合到所述多个外围功能中的所述相应外围功能；
多个第二多路复用器，所述多个第二多路复用器中的每一者具有耦合到所述多个外围功能中的所述相应外围功能的若干输入、耦合到所述多个驱动器中的所述相应驱动器的数据输入的一输出及耦合到所述多个映射寄存器中的所述相应映射寄存器的一控制输入，其中所述多个映射寄存器中的所述相应映射寄存器控制所述多个驱动器中的哪一个驱动器耦合到所述多个外围功能中的所述相应外围功能；及
多个第三多路复用器，所述多个第三多路复用器中的每一者具有耦合到所述多个外围功能中的所述相应外围功能的若干输入、耦合到所述多个驱动器中的所述相应驱动器的控制输入的一输出及耦合到所述多个映射寄存器中的所述相应映射寄存器的一控制输入，其中所述多个外围功能中的所述相应外围功能控制所述多个驱动器中的所述相应驱动器的特性。
2.如权利要求1所述的集成电路装置，其进一步包括耦合到所述多个输入-输出外部连接中的每一者的静电放电保护。
3.如权利要求1所述的集成电路装置，其中所述多个驱动器的所述特性选自由活动状态及不活动状态组成的群组。
4.如权利要求1所述的集成电路装置，其中所述多个驱动器的所述特性选自由开路集电极、活动上拉、活动下拉及三态组成的群组。
5.如权利要求4所述的集成电路装置，其中所述多个驱动器的所述三态特性选自由活动逻辑高、活动逻辑低及高阻抗组成的群组。
6.如权利要求1所述的集成电路装置，其中所述多个驱动器的所述特性选自由上拉电阻值、下拉电阻值、转换速率及驱动能力组成的群组。
7.如权利要求1所述的集成电路装置，其中所述集成电路装置选自由微处理器、微控制器、数字信号处理器(DSP)、可编程逻辑阵列(PLA)及专用集成电路(ASIC)组成的群组。
8.如权利要求1所述的集成电路装置，其中所述多个第一、第二及第三多路复用器包括切换矩阵电路。
9.如权利要求1所述的集成电路装置，其中所述多个映射寄存器是非易失性的。
10.如权利要求1所述的集成电路装置，其中所述多个映射寄存器是可编程的。
11.如权利要求10所述的集成电路装置，其中所述多个映射寄存器的所述编程是可锁定的。
12.如权利要求11所述的集成电路装置，其中一旦所述多个映射寄存器被锁定而无法编程，那么所述多个映射寄存器不能再次被编程。
13.如权利要求1所述的集成电路装置，其中所述多个映射寄存器包括冗余逻辑。
14.如权利要求13所述的集成电路装置，其中当所述冗余逻辑中发生数据不匹配时，所述集成电路装置重置。
15.如权利要求1所述的集成电路装置，其中所述多个外围功能多于所述多个输入-输出外部连接，所述多个外围功能中的某些外围功能耦合到所述多个输入-输出外部连接，且所述多个外围功能中的某些其它外围功能不耦合到所述多个输入-输出外部连接。
16.一种具有动态外围功能到外部输出连接重映射的集成电路装置，其包括：
多个外围功能；
多个映射寄存器；
多个驱动器；
多个输出外部连接，其中所述多个输出外部连接中的每一者耦合到所述多个驱动器中的相应驱动器的输出；
多个数据多路复用器，所述多个数据多路复用器中的每一者具有耦合到所述多个外围功能中的相应外围功能的若干输入、耦合到所述多个驱动器中的所述相应驱动器的数据输入的一输出及耦合到所述多个映射寄存器中的相应映射寄存器的一控制输入，其中所述多个映射寄存器中的所述相应映射寄存器控制所述多个驱动器中的哪一个驱动器耦合到所述多个外围功能中的所述相应外围功能；及
多个控制多路复用器，所述多个控制多路复用器中的每一者具有耦合到所述多个外围功能中的所述相应外围功能的若干输入、耦合到所述多个驱动器中的所述相应驱动器的控制输入的一输出及耦合到所述多个映射寄存器中的所述相应映射寄存器的一控制输入，其中所述多个外围功能中的所述相应外围功能控制所述多个驱动器中的所述相应驱动器的特性。
17.如权利要求16所述的集成电路装置，其进一步包括耦合到所述多个输出外部连接中的每一者的静电放电保护。
18.如权利要求16所述的集成电路装置，其中所述多个驱动器的所述特性选自由活动状态及不活动状态组成的群组。
19.如权利要求16所述的集成电路装置，其中所述多个驱动器的所述特性选自由开路集电极、活动上拉、活动下拉及三态组成的群组。
20.如权利要求19所述的集成电路装置，其中所述多个驱动器的所述三态特性选自由活动逻辑高、活动逻辑低及高阻抗组成的群组。
21.如权利要求16所述的集成电路装置，其中所述多个驱动器的所述特性选自由上拉电阻值、下拉电阻值、转换速率及驱动能力组成的群组。
22.如权利要求16所述的集成电路装置，其中所述集成电路选自由微处理器、微控制器、数字信号处理器(DSP)、可编程逻辑阵列(PLA)及专用集成电路(ASIC)组成的群组。
23.如权利要求16所述的集成电路装置，其中所述多个数据多路复用器及多个控制多路复用器包括切换矩阵电路。
24.如权利要求16所述的集成电路装置，其中所述多个映射寄存器是非易失性的。
25.如权利要求16所述的集成电路装置，其中所述多个映射寄存器是可编程的。
26.如权利要求25所述的集成电路装置，其中所述多个映射寄存器的所述编程是可锁定的。
27.如权利要求26所述的集成电路装置，其中一旦所述多个映射寄存器被锁定而无法编程，那么所述多个映射寄存器不能再次被编程。
28.如权利要求16所述的集成电路装置，其中所述多个映射寄存器包括冗余逻辑。
29.如权利要求28所述的集成电路装置，其中当所述冗余逻辑中发生数据不匹配时，所述集成电路装置重置。
30.如权利要求16所述的集成电路装置，其中所述多个外围功能多于所述多个输出外部连接，所述多个外围功能中的某些外围功能耦合到所述多个输出外部连接，且所述多个外围功能中的某些其它外围功能不耦合到所述多个输出外部连接。
31.一种具有动态外围功能到外部输入连接重映射的集成电路装置，其包括：
多个外围功能；
多个映射寄存器；
多个接收器；
多个输入外部连接，其中所述多个输入外部连接中的每一者耦合到所述多个接收器中的相应接收器的输入；及
多个多路复用器，所述多个多路复用器中的每一者具有耦合到所述多个接收器中的所述相应接收器的若干输入、耦合到所述多个外围功能中的相应外围功能的一输出及耦合到所述多个映射寄存器中的相应映射寄存器的一控制输入，其中所述多个映射寄存器中的所述相应映射寄存器控制所述多个接收器中的哪一个接收器耦合到所述多个外围功能中的所述相应外围功能。
32.如权利要求31所述的集成电路装置，其进一步包括耦合到所述多个输入外部连接中的每一者的静电放电保护。
33.如权利要求31所述的集成电路装置，其中所述集成电路装置选自由微处理器、微控制器、数字信号处理器(DSP)、可编程逻辑阵列(PLA)及专用集成电路(ASIC)组成的群组。
34.如权利要求31所述的集成电路装置，其中所述多个多路复用器包括切换矩阵电路。
35.如权利要求31所述的集成电路装置，其中所述多个映射寄存器是非易失性的。
36.如权利要求31所述的集成电路装置，其中所述多个映射寄存器是可编程的。
37.如权利要求36所述的集成电路装置，其中所述多个映射寄存器的所述编程是可锁定的。
38.如权利要求37所述的集成电路装置，其中一旦所述多个映射寄存器被锁定而无法编程，那么所述多个映射寄存器不能再次被编程。
39.如权利要求31所述的集成电路装置，其中所述多个映射寄存器包括冗余逻辑。
40.如权利要求39所述的集成电路装置，其中当所述冗余逻辑中发生数据不匹配时，所述集成电路装置重置。
41.如权利要求31所述的集成电路装置，其中所述多个外围功能多于所述多个输入外部连接，所述多个外围功能中的某些外围功能耦合到所述多个输入外部连接，且所述多个外围功能中的某些其它外围功能不耦合到所述多个输入外部连接。
CN2007800259086A 2006-06-02 2007-05-31 动态外围功能重映射到集成电路装置的外部输入-输出连接 Active CN101490959B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US80383506P 2006-06-02 2006-06-02
US60/803,835 2006-06-02
US11/686,724 US7634596B2 (en) 2006-06-02 2007-03-15 Dynamic peripheral function remapping to external input-output connections of an integrated circuit device
US11/686,724 2007-03-15
PCT/US2007/070066 WO2007143494A2 (en) 2006-06-02 2007-05-31 Dynamic peripheral function remapping to external input-output connections of an integrated circuit device

Publications (2)

Publication Number Publication Date
CN101490959A CN101490959A (zh) 2009-07-22
CN101490959B true CN101490959B (zh) 2011-07-06

Family

ID=38776183

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007800259086A Active CN101490959B (zh) 2006-06-02 2007-05-31 动态外围功能重映射到集成电路装置的外部输入-输出连接

Country Status (8)

Country Link
US (1) US7634596B2 (zh)
EP (1) EP2030323B1 (zh)
KR (1) KR101140304B1 (zh)
CN (1) CN101490959B (zh)
AT (1) ATE506749T1 (zh)
DE (1) DE602007014043D1 (zh)
TW (1) TWI408900B (zh)
WO (1) WO2007143494A2 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080209169A1 (en) * 2005-06-30 2008-08-28 Freescale Semiconductor, Inc Output Stage Circuit Apparatus for a Processor Device and Method Therefor
US8284768B2 (en) * 2005-10-06 2012-10-09 Sierra Wireless, Inc. Dynamic bus-based virtual channel multiplexing device driver architecture
US9921982B2 (en) * 2014-06-05 2018-03-20 Microchip Technology Incorporated Device and method to assign device pin ownership for multi-processor core devices
CN105117360B (zh) * 2015-07-29 2019-01-04 国核自仪系统工程有限公司 基于fpga的接口信号重映射方法
CN105573950B (zh) * 2015-12-25 2018-06-01 山东海量信息技术研究院 一种基于门电路芯片设定vr芯片地址的方法
GB2549927B (en) * 2016-04-25 2018-06-13 Imagination Tech Ltd Circuit architecture
TWI670911B (zh) * 2018-05-01 2019-09-01 瑞昱半導體股份有限公司 靜電放電防護裝置
CN111984575B (zh) * 2019-05-24 2021-12-17 瑞昱半导体股份有限公司 信号传输电路与方法
US11379398B2 (en) 2019-06-04 2022-07-05 Microchip Technology Incorporated Virtual ports for connecting core independent peripherals

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5748982A (en) * 1993-04-05 1998-05-05 Packard Bell Nec Apparatus for selecting a user programmable address for an I/O device
US6020760A (en) * 1997-07-16 2000-02-01 Altera Corporation I/O buffer circuit with pin multiplexing
US6125464A (en) * 1997-10-16 2000-09-26 Adaptec, Inc. High speed boundary scan design
US6300792B1 (en) * 1999-02-06 2001-10-09 Altera Corporation Programmable input/output pin signal multiplexing/demultiplexing circuitry for integrated circuits
CN1514546A (zh) * 2002-12-31 2004-07-21 三星电子株式会社 同时双向输入/输出电路和方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5671433A (en) * 1992-09-18 1997-09-23 Vadem Corporation Mappable functions from single chip/multi-chip processors for computers
DE69430320T2 (de) * 1993-12-13 2002-10-10 Lattice Semiconductor Corp., Hillsboro Anwendungsspezifische module in einem programmierbaren logikbaustein
GB9707861D0 (en) * 1997-04-18 1997-06-04 Certicom Corp Arithmetic processor

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5748982A (en) * 1993-04-05 1998-05-05 Packard Bell Nec Apparatus for selecting a user programmable address for an I/O device
US6020760A (en) * 1997-07-16 2000-02-01 Altera Corporation I/O buffer circuit with pin multiplexing
US6125464A (en) * 1997-10-16 2000-09-26 Adaptec, Inc. High speed boundary scan design
US6300792B1 (en) * 1999-02-06 2001-10-09 Altera Corporation Programmable input/output pin signal multiplexing/demultiplexing circuitry for integrated circuits
CN1514546A (zh) * 2002-12-31 2004-07-21 三星电子株式会社 同时双向输入/输出电路和方法

Also Published As

Publication number Publication date
WO2007143494A2 (en) 2007-12-13
DE602007014043D1 (de) 2011-06-01
TW200820614A (en) 2008-05-01
US7634596B2 (en) 2009-12-15
KR20090018646A (ko) 2009-02-20
KR101140304B1 (ko) 2012-05-02
EP2030323A2 (en) 2009-03-04
TWI408900B (zh) 2013-09-11
WO2007143494A3 (en) 2008-03-13
ATE506749T1 (de) 2011-05-15
CN101490959A (zh) 2009-07-22
EP2030323B1 (en) 2011-04-20
US20070283052A1 (en) 2007-12-06

Similar Documents

Publication Publication Date Title
CN101490959B (zh) 动态外围功能重映射到集成电路装置的外部输入-输出连接
US8495545B2 (en) Using direct memory access to initialize a programmable logic device
US6806730B2 (en) Method and system for use of an embedded field programmable gate array interconnect for flexible I/O connectivity
US20220121595A1 (en) Interface bridge between integrated circuit die
CN1329924C (zh) 非易失性存储器中可靠的数据拷贝操作的新颖方法和结构
US8269524B2 (en) General purpose input/output pin mapping
US20090103362A1 (en) System and method for setting access and modification for synchronous serial interface nand
EP0840953A1 (en) Configurable integrated circuit pins
US6775438B1 (en) Electrical insulation device with optocoupler for bidirectional connecting lines
US20060149886A1 (en) Bus controller and bus control method for use in computer system
US8819322B2 (en) System on chip comprising interconnector and control method thereof
CN107704285A (zh) 现场可编程门阵列多版本配置芯片、系统和方法
TW202009720A (zh) 積體電路、匯流排系統以及其控制方法
JP2011507073A (ja) 設定可能なウェイの冗長を用いるキャッシュメモリのエラー検出器
US8547136B1 (en) Logic block protection system
KR100971406B1 (ko) 플래시 메모리 컨트롤러를 구성하기 위한 디바이스 및 방법
CN101326585B (zh) 使用单节点数据、地址及控制总线的存储器
US7623355B2 (en) Extended universal serial bus connectivity
CN208907999U (zh) 一种新型Raid扣卡
US7493433B2 (en) System, method and storage medium for providing an inter-integrated circuit (I2C) slave with read/write access to random access memory
DE112019007402T5 (de) Virtuelle ports zum anschluss von kern-unabhängigen peripherievorrichtungen
WO2006053320A2 (en) System and method for configuring an integrated circuit
CN207264382U (zh) 现场可编程门阵列多版本配置的芯片及系统
CN103477562A (zh) 用于将各种中断源组合成单一中断源及组合各种信号源以控制驱动强度的逻辑装置
US5867037A (en) Method and apparatus of programming FPGA devices through ASIC devices

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant