TW202009720A - 積體電路、匯流排系統以及其控制方法 - Google Patents

積體電路、匯流排系統以及其控制方法 Download PDF

Info

Publication number
TW202009720A
TW202009720A TW107129299A TW107129299A TW202009720A TW 202009720 A TW202009720 A TW 202009720A TW 107129299 A TW107129299 A TW 107129299A TW 107129299 A TW107129299 A TW 107129299A TW 202009720 A TW202009720 A TW 202009720A
Authority
TW
Taiwan
Prior art keywords
pin
slave
warning
electrically connected
pull
Prior art date
Application number
TW107129299A
Other languages
English (en)
Other versions
TWI698752B (zh
Inventor
黃智宏
黃之鴻
邱俊瑋
Original Assignee
新唐科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 新唐科技股份有限公司 filed Critical 新唐科技股份有限公司
Priority to TW107129299A priority Critical patent/TWI698752B/zh
Priority to CN201811241797.9A priority patent/CN110858182B/zh
Priority to US16/547,995 priority patent/US10657088B2/en
Publication of TW202009720A publication Critical patent/TW202009720A/zh
Application granted granted Critical
Publication of TWI698752B publication Critical patent/TWI698752B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10—Program control for peripheral devices
    • G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
    • G06F13/124—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40006—Architecture of a communication node
    • H04L12/40013—Details regarding a bus controller
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40006—Architecture of a communication node
    • H04L12/40039—Details regarding the setting of the power status of a node according to activity on the bus

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Debugging And Monitoring (AREA)
  • Bus Control (AREA)
  • Information Transfer Systems (AREA)

Abstract

本發明提供一種積體電路。積體電路包括耦接於第一接腳之第一功能模組、開關、耦接於第二接腳之第二功能模組以及控制器。開關是根據控制信號而選擇性地耦接第一接腳至下拉電阻。當特定條件成立時，控制器提供控制信號導通開關，以耦接第一接腳至下拉電阻，並偵測第一接腳的第一輸入信號，以判斷是否有複數從屬元件電性連接於主控元件。當控制器判斷積體電路為電性連接於主控元件之複數從屬元件之一者或是單一從屬元件時，控制器提供控制信號來關閉開關，以使第一接腳電性分離於下拉電阻，並指派第二接腳執行第二功能模組的功能。

Description

積體電路、匯流排系統以及其控制方法
本發明係有關於一種匯流排系統，且特別係有關於一種具有複數從屬元件之匯流排系統。
以往在電腦系統中，晶片組如南橋晶片(south bridge chip)是藉由低接腳數(Low Pin Count，LPC)介面來與其他的電路模組，例如具不同功能的系統單晶片(System-on-a-chip，SoC)相電性連接。透過低接腳數介面連接的這些外接電路模組可分配到不同的獨立位址，南橋晶片可因此以一對多的方式和外接電路模組通訊。然而近年來，部分新提出的匯流排架構，例如增強序列週邊設備介面(Enhanced Serial Peripheral Interface；eSPI)匯流排，僅允許晶片組和外接電路模組間以一對一的機制通訊。
本發明提供一種積體電路。該積體電路包括一下拉電阻、一第一接腳、耦接於該第一接腳之一第一功能模組、耦接於該下拉電阻與該第一接腳之間的一開關、一第二接腳、耦接於該第二接腳之一第二功能模組以及一控制器。該開關根據一控制信號而選擇性地耦接該第一接腳至該下拉電阻。當一 特定條件成立時，該控制器提供該控制信號導通該開關，以耦接該第一接腳至該下拉電阻。當該第一接腳耦接於該下拉電阻時，該控制器偵測該第一接腳的一第一輸入信號，以判斷是否有複數從屬元件電性連接於一主控元件。當該第一輸入信號為一低電壓位準時，該控制器判斷該積體電路為電性連接於該主控元件之單一從屬元件。當該第一輸入信號為一高電壓位準時，該控制器判斷該積體電路為電性連接於該主控元件之該等從屬元件之一者。當該控制器判斷該積體電路為電性連接於該主控元件之該等從屬元件之該者或是該單一從屬元件時，該控制器提供該控制信號來關閉該開關，以使該第一接腳電性分離於該下拉電阻，並指派該第二接腳執行該第二功能模組的功能。
再者，本發明提供一種匯流排系統。該匯流排系統包括一主控元件、一增強序列週邊設備介面匯流排以及至少一從屬元件。該從屬元件是經由該增強序列週邊設備介面匯流排電性連接於該主控元件。該從屬元件包括一下拉電阻、一警示交握接腳、耦接於該警示交握接腳之一第一功能模組、耦接於該下拉電阻與該警示交握接腳之間的一開關、一主搭接接腳、耦接於該主搭接接腳的一第二功能模組以及一控制器。該開關是根據一控制信號而選擇性地耦接該警示交握接腳至該下拉電阻。當一特定條件成立時，該控制器提供該控制信號來導通該開關，以耦接該警示交握接腳至該下拉電阻。當該警示交握接腳耦接至該下拉電阻時，該控制器偵測該警示交握接腳的一第一輸入信號，以判斷是否有複數從屬元件經由該增強序 列週邊設備介面匯流排電性連接於該主控元件。當該控制器偵測完該警示交握接腳的該第一輸入信號之後，該控制器提供該控制信號來關閉該開關，以使該警示交握接腳電性分離於該下拉電阻，並指派該主搭接接腳執行該第二功能模組的功能。
再者，本發明提供一種控制方法，用以控制一匯流排系統之一從屬元件，其中該匯流排系統更包括一上拉電阻以及經由一增強序列週邊設備介面匯流排電性連接於該從屬元件之一主控元件。當一特定條件成立時，將該從屬元件之一警示交握接腳電性耦接於一下拉電阻。當該從屬元件之該警示交握接腳耦接於該下拉電阻時，偵測該警示交握接腳的一第一輸入信號，以判斷是否有複數從屬元件電性連接於該主控元件。在偵測完該警示交握接腳的該第一輸入信號之後，將該從屬元件之該警示交握接腳電性分離於該下拉電阻，並指派該從屬元件之一主搭接接腳執行一第一功能。當偵測到該第一輸入信號為一低電壓位準時，判斷該從屬元件為電性連接於該主控元件之單一從屬元件，並指派該警示交握接腳執行一第二功能。當偵測到當該第一輸入信號為一高電壓位準時，判斷該從屬元件為電性連接於該主控元件之該等從屬元件之一者。
1‧‧‧匯流排系統
10‧‧‧主控元件
12‧‧‧匯流排
14A-14D、14‧‧‧從屬元件
145A-145D、145‧‧‧控制器
15A-15D、15‧‧‧主搭接接腳
20‧‧‧處理模組
22‧‧‧記憶體
210‧‧‧第一功能模組
220‧‧‧第二功能模組
230、240‧‧‧輸出緩衝器
250‧‧‧選擇器
260‧‧‧開關
Alert_A-Alert_D、Alert‧‧‧警示交握接腳
Alert_DR‧‧‧驅動信號
ALERT_HAND‧‧‧警示交握控制線
Ctrl1-Ctrl3‧‧‧控制信號
eSPI_CLK‧‧‧時脈信號
eSPI_CS‧‧‧晶片選擇信號線
eSPI_IO‧‧‧輸入輸出信號線
eSPI_RST‧‧‧重置信號線
GND‧‧‧接地端
In1-In2‧‧‧輸入信號
Out1-Out2‧‧‧輸出信號
POR‧‧‧上電信號
RST‧‧‧重置信號
Rp‧‧‧上拉電阻
Rs‧‧‧下拉電阻
S410-S450‧‧‧步驟
VDD‧‧‧電源
第1圖係顯示根據本發明一些實施例所述之匯流排系統；第2圖係顯示根據本發明一些實施例所述之第1圖之匯流排系統之連接配置圖；第3圖係顯示根據本發明一些實施例所述之從屬元件；以 及第4圖係顯示根據本發明一些實施例所述之控制方法，用以控制匯流排系統中的從屬元件。
為讓本發明之上述和其他目的、特徵、和優點能更明顯易懂，下文特舉出較佳實施例，並配合所附圖式，作詳細說明如下：第1圖係顯示根據本發明一些實施例所述之匯流排系統1。匯流排系統1包括主控(master)元件10、匯流排12以及複數從屬(slave)元件14A-14D。在一些實施例中，主控元件10可以是南橋晶片，而從屬元件14A-14D為積體電路。
在一些實施例中，主控元件10可電性連接於一電腦系統(未顯示)的處理模組20，以便相應於處理模組20的指令而經由匯流排12與從屬元件14A-14D進行資料存取。在一些實施例中，處理模組20可電性連接於電腦系統的記憶體22，以便根據不同應用程式的需求來存取記憶體22。
在一些實施例中，匯流排12為增強序列週邊設備介面(Enhanced Serial Peripheral Interface，eSPI)匯流排。在匯流排系統1中，主控元件10是經由匯流排12而電性連接於從屬元件14A-14D。此外，主控元件10是以一對一機制與從屬元件14A-14D通訊，而從屬元件14A-14D是根據仲裁機制與主控元件10進行通訊。值得注意的是，從屬元件14A-14D的數量僅是個例子，並非用以限定本發明。
第2圖係顯示根據本發明一些實施例所述之第1圖 中匯流排系統1之連接配置圖。在此實施例中，匯流排12包括重置信號線eSPI_RST、晶片選擇(chip select)信號線eSPI_CS、時脈訊號eSPI_CLK以及輸入輸出信號線eSPI_IO。主控元件10是藉由晶片選擇信號線eSPI_CS與從屬元件14A-14D以一對一機制來進行通訊。此外，透過仲裁機制，從屬元件14A-14D可經由輸入輸出信號線eSPI_IO與主控元件10進行通訊(例如傳輸資料與指令)。當主控元件10經由匯流排12與從屬元件14A-14D進行通訊時，時脈訊號eSPI_CLK可做為參考時脈。
一般來說，根據晶片選擇信號線eSPI_CS的運作機制，主控元件10僅能選擇單一從屬元件進行通訊。然而，藉由使用仲裁機制，於匯流排系統1中單一時間僅由從屬元件14A-14D之一者與主控元件10進行回應。因此，在主控元件10仍以一對一通訊機制運作的情形下，匯流排12可對應一個晶片選擇信號線eSPI_CS而連接從屬元件14A-14D進行通訊，因而可提高匯流排系統1的擴充性。
在第2圖中，從屬元件14A-14D包括主搭接(owner strapping)接腳15A-15D以及警示交握(handshake)接腳Alert_A-Alert_D。在此實施例中，從屬元件14A的主搭接接腳15A是耦接於電源VDD，而從屬元件14B-14D的主搭接接腳15B-15D是耦接於接地端GND。於是，在從屬元件14A-14D中，從屬元件14A為主要從屬元件，其是主要負責與主控元件10進行通訊以執行相關配置。在此實施例中，主搭接接腳15A-15D的連接方式僅是個例子，並非用以限定本發明。
在第2圖中，從屬元件14A-14D的警示交握接腳 Alert_A-Alert_D是彼此電性連接至警示交握控制線ALERT_HAND。在此實施例中，警示交握控制線ALERT_HAND是經由電阻Rp而電性連接至電源VDD，以使警示交握控制線ALERT_HAND為高電壓值(例如高邏輯信號“H”)。在此實施例中，電阻Rp為上拉(pull-up)電阻。此外，從屬元件14A-14D內的控制器145A-145D可藉由控制所對應之警示交握接腳Alert_A-Alert_D為低電壓值(例如低邏輯信號“L”)，來驅動警示交握控制線ALERT_HAND，以使警示交握控制線ALERT_HAND為低電壓值。於是，每一從屬元件14A-14D可藉由控制警示交握控制線ALERT_HAND的電壓值，來取得主動和主控元件10通訊的權利。警示交握接腳Alert_A-Alert_D為雙向輸入/輸出接腳(bi-directional input/output)，且在輸出模式下為汲極開路(open drain)。
第3圖係顯示根據本發明一些實施例所述之從屬元件14。從屬元件14包括主搭接接腳15、警示交握接腳Alert、控制器145、第一功能模組210、第二功能模組220、輸出緩衝器(buffer)230、輸出緩衝器240、選擇器250、開關260以及電阻Rs。電阻Rs是耦接於開關260以及接地端GND之間。在此實施例中，電阻Rs為下拉(pull-down)電阻。值得注意的是，每一從屬元件14(例如第2圖之從屬元件14A-14D)的電阻Rs具有相同的電阻值。在一些實施例中，電阻Rs為高阻抗電阻。
相應於重置信號RST或是上電(power on)信號POR，控制器145會提供控制信號Ctrl1-Ctrl3來控制輸出緩衝器230與240、選擇器250以及開關260的操作。例如，控制器145 會提供控制信號Ctrl2來致能(enable)或禁能(disable)輸出緩衝器230與240，而控制器145會提供控制信號Ctrl1來導通(turn on)或關閉(turn off)開關260。在一些實施例中，重置信號RST是主控元件10經由匯流排12之重置信號線eSPI_RST所提供。在一些實施例中，上電信號POR是指示從屬元件14被匯流排系統1中的電源信號所供電。
在第3圖中，輸出緩衝器230是耦接於主搭接接腳15。相應於來自控制器145的控制信號Ctrl2，輸出緩衝器230會決定是否將來自第二功能模組220的輸出信號Out2提供至主搭接接腳15。此外，來自主搭接接腳15的輸入信號In2會輸入至第二功能模組220以及控制器145。相應於來自控制器145的控制信號Ctrl3，選擇器250會選擇性地提供來自控制器145的驅動信號Alert_DR或是來自第一功能模組210的輸出信號Out1至輸出緩衝器240。在一些實施例中，選擇器250為多工器。再者，輸出緩衝器240是耦接於警示交握接腳Alert。相應於來自控制器145的控制信號Ctrl2，輸出緩衝器240會決定是否將來自選擇器250的信號提供至警示交握接腳Alert。此外，來自警示交握接腳Alert的輸入信號In1會輸入至第一功能模組210以及控制器145。
第4圖係顯示根據本發明一些實施例所述之控制方法，用以控制匯流排系統中的從屬元件。第4圖之控制方法可由匯流排系統中從屬元件之控制器所執行，例如第2圖之控制器145A-145D或是第3圖之控制器145。
匯流排系統1可包括一或多個從屬元件14。此外， 每一從屬元件14的警示交握接腳Alert是彼此電性連接至警示交握控制線ALERT_HAND。再者，警示交握控制線ALERT_HAND是經由上拉電阻Rp而電性連接至電源VDD。在匯流排系統1中，每一從屬元件內的下拉電阻Rs具有相同的電阻值。
同時參考第3圖與第4圖，在步驟S410，控制器145會根據重置信號RST或是上電信號POR來判斷是否特定條件成立(或存在)。在一些實施例中，當重置信號RST指示主控元件10對從屬元件14發出重置需求時，控制器145會判斷特定條件成立。在一些實施例中，當上電信號POR指示從屬元件14被供電時，控制器145會判斷特定條件成立。
接著，在步驟S420，控制器145會提供控制信號Ctrl1來導通開關260，以便將警示交握接腳Alert耦接於下拉電阻Rs。如先前所描述，下拉電阻Rs為高阻抗電阻，於是會對警示交握接腳Alert形成弱下拉(weak pull-down)電路。同時地，控制器145會提供控制信號Ctrl2來禁能輸出緩衝器230與240，以便控制輸出緩衝器230與240不會提供信號(例如來自第二功能模組220的輸出信號Out2以及選擇器250的輸出)至主搭接接腳15以及警示交握接腳Alert。於是，控制器145可控制主搭接接腳15以及警示交握接腳Alert為三態(tri-state)狀態。
接著，在步驟S430，控制器145會偵測來自警示交握接腳Alert之輸入信號In1，以判斷在匯流排系統1中是否有多個從屬元件14電性連接於主控元件10。在一些實施例中，在對警示交握接腳Alert之輸入信號In1進行偵測之前，控制器145 會偵測重置信號RST或是上電信號POR，以判斷特定條件是否不成立(或不存在)。例如，當重置信號RST指示來自主控元件10的重置需求已結束時，控制器145會判斷特定條件不成立。在一些實施例中，當上電信號POR指示從屬元件14被正常地供電(例如已完成從屬元件14的初始化設定)時，控制器145會判斷特定條件不成立。
如先前所描述，匯流排系統1中每一從屬元件14的警示交握接腳Alert會經由警示交握控制線ALERT_HAND而電性連接在一起。此外，在匯流排系統1中，警示交握控制線ALERT_HAND會經由電阻Rp而電性連接至電源VDD。於是，當偵測到輸入信號In1為高電壓位準(例如In1=H)時，控制器145會判斷有多個從屬元件14耦接於警示交握控制線ALERT_HAND。因此，在匯流排系統1中，複數從屬元件14會經由匯流排12而電性連接於主控元件10。
接著，在步驟S440，控制器145會偵測來自主搭接接腳15之輸入信號In2，以判斷從屬元件14是否為匯流排系統中主要負責回應主控元件10的主要從屬元件14。在一些實施例中，當匯流排系統被上電時，主要從屬元件14會與主控元件10進行初始通訊，以便進行相對應的配置。在一些實施例中，主要從屬元件14的主搭接接腳15會耦接於電源VDD，而其他從屬元件14的主搭接接腳15會耦接於接地端。例如，在第2圖之每一從屬元件14A-14D中，每一控制器145A-145D可根據所對應之主搭接接腳15A-15D來判斷是否為匯流排系統中的主要從屬元件。因此，在第2圖中，從屬元件14A之控制器145A可根據 主搭接接腳15A上具有高電壓位準之輸入信號In2，而決定從屬元件14A為主要從屬元件。此外，從屬元件14B-14D之控制器145B-145D可根據主搭接接腳15B-15D上具有低電壓位準之輸入信號In2，而決定從屬元件14B-14D不是主要從屬元件。
接著，在步驟S450，控制器145會提供控制信號Ctrl1來關閉開關260，以便將警示交握接腳Alert電性分離於下拉電阻Rs。同時地，控制器145會提供控制信號Ctrl3至選擇器250，以便將來自控制器145的驅動信號Alert_DR提供至輸出緩衝器240。此外，控制器145亦會提供控制信號Ctrl2至輸出緩衝器230與240，以便分別控制輸出緩衝器230與240將來自第二功能模組220的輸出信號Out2以及來自控制器145的驅動信號Alert_DR提供至主搭接接腳15以及警示交握接腳Alert。因此，藉由提供控制信號Ctrl2來致能輸出緩衝器240，控制器145可提供驅動信號Alert_DR來控制警示交握接腳Alert為低電壓值(例如低邏輯信號“L”)，以便驅動警示交握控制線ALERT_HAND。於是，從屬元件14可藉由控制警示交握控制線ALERT_HAND的電壓值，來取得主動和主控元件10通訊的權利。同時地，藉由提供控制信號Ctrl2來致能輸出緩衝器230，控制器145可指派主搭接接腳15為通用輸入輸出(General-purpose input/output，GPIO)接腳，以執行第二功能模組220的功能。在一些實施例中，第二功能模組220的功能是獨立於主控元件10。
參考回步驟S430，在匯流排系統中若只有單一從屬元件14存在，則警示交握接腳Alert不會耦接於警示交握控制 線ALERT_HAND，而警示交握接腳Alert的輸入信號In1會由下拉電阻Rs所決定。於是，當偵測到輸入信號In1為低電壓位準(例如In1=L)時，控制器145會判斷在匯流排系統1中只有單一從屬元件14會經由匯流排12電性連接於主控元件10。
接著，在步驟S460，控制器145會提供控制信號Ctrl1來關閉開關260，以便將警示交握接腳Alert電性分離於下拉電阻Rs。同時地，控制器145會提供控制信號Ctrl3至選擇器250，以便將來自第一功能模組210的輸出信號Out1提供至輸出緩衝器240。此外，控制器145亦會提供控制信號Ctrl2至輸出緩衝器230與240，以便分別控制輸出緩衝器230與240將來自第二功能模組220的輸出信號Out2以及來自第一功能模組210的輸出信號Out1提供至主搭接接腳15以及警示交握接腳Alert。因此，藉由提供控制信號Ctrl2來致能輸出緩衝器240，控制器145可指派警示交握接腳Alert為通用輸入輸出接腳，以執行第一功能模組210的功能。此外，藉由提供控制信號Ctrl2來致能輸出緩衝器230，控制器145可指派主搭接接腳15為通用輸入輸出接腳，以執行第二功能模組220的功能。在一些實施例中，第一功能模組210及/或第二功能模組220的功能是獨立於主控元件10。
對匯流排系統1的每一從屬元件14而言，藉由量測其警示交握接腳Alert的輸入信號In1，每一從屬元件14可得知匯流排系統1具有單一從屬元件14或是多個從屬元件14。因此，不需增加額外的接腳即可相容於原來的架構。再者，藉由使用開關260來將警示交握接腳Alert電性分離於下 拉電阻Rs，控制器145可透過選擇器250以及輸出緩衝器240而指派警示交握接腳Alert執行其他功能。相似地，控制器145可透過輸出緩衝器230而指派主搭接接腳15執行其他功能。因此，可在不增加從屬元件14的接腳數量下，而增加從屬元件14的功能。
雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中包括通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
1‧‧‧匯流排系統
10‧‧‧主控元件
12‧‧‧匯流排
14A-14D‧‧‧從屬元件
145A-145D‧‧‧控制器
15A-15D‧‧‧主搭接接腳
Alert_A-Alert_D‧‧‧警示交握接腳
ALERT_HAND‧‧‧警示交握控制線
eSPI_CLK‧‧‧時脈信號
eSPI_CS‧‧‧晶片選擇信號線
eSPI_IO‧‧‧輸入輸出信號線
eSPI_RST‧‧‧重置信號線
GND‧‧‧接地端
Rp‧‧‧上拉電阻
VDD‧‧‧電源

Claims (13)

  1. 一種積體電路，包括：一下拉電阻；一第一接腳；一第一功能模組，耦接於該第一接腳；一開關，耦接於該下拉電阻與該第一接腳之間，用以根據一控制信號而選擇性地耦接該第一接腳至該下拉電阻；一第二接腳；一第二功能模組，耦接於該第二接腳；以及一控制器，用以當一特定條件成立時，提供該控制信號導通該開關，以耦接該第一接腳至該下拉電阻，以及當該第一接腳耦接於該下拉電阻時，偵測該第一接腳的一第一輸入信號，以判斷是否有複數從屬元件電性連接於一主控元件；其中當該第一輸入信號為一低電壓位準時，該控制器判斷該積體電路為電性連接於該主控元件之單一從屬元件；其中當該第一輸入信號為一高電壓位準時，該控制器判斷該積體電路為電性連接於該主控元件之該等從屬元件之一者；其中當該控制器判斷該積體電路為電性連接於該主控元件之該等從屬元件之該者或是該單一從屬元件時，該控制器提供該控制信號來關閉該開關，以使該第一接腳電性分離於該下拉電阻，並指派該第二接腳執行該第二功能模組的功能。
  2. 如申請專利範圍第1項所述之積體電路，其中當該積體電路上電時或是該主控元件對該積體電路發出一重置信號時，該特定條件為成立。
  3. 如申請專利範圍第1項所述之積體電路，其中當該第一輸入信號為該高電壓位準時，該控制器偵測該第二接腳的一第二輸入信號，以判斷該積體電路是否為與該主控元件進行一初始通訊之該等從屬元件的一主要從屬元件。
  4. 如申請專利範圍第1項所述之積體電路，其中在該控制器判斷出該積體電路為電性連接於該主控元件之該單一從屬元件時，該控制器指派該第一接腳執行該第一功能模組的功能。
  5. 如申請專利範圍第1項所述之積體電路，其中當該控制器判斷該積體電路為電性連接於該主控元件之該等從屬元件之該者時，該第一接腳是經由一警示交握控制線而電性連接於其他該等從屬元件的該第一接腳，並經由該第一接腳驅動該警示交握控制線，其中該警示交握控制線是經由一上拉電阻而耦接於一電源。
  6. 一種匯流排系統，包括：一主控元件；一增強序列週邊設備介面匯流排；以及至少一從屬元件，經由該增強序列週邊設備介面匯流排電性連接於該主控元件，其中該從屬元件包括：一下拉電阻；一警示交握接腳；一第一功能模組，耦接於該警示交握接腳；一開關，耦接於該下拉電阻與該警示交握接腳之間，用以根據一控制信號而選擇性地耦接該警示交握接腳至該下拉電 阻；一主搭接接腳；一第二功能模組，耦接於該主搭接接腳；以及一控制器，用以當一特定條件成立時，提供該控制信號來導通該開關，以耦接該警示交握接腳至該下拉電阻，以及當該警示交握接腳耦接至該下拉電阻時偵測該警示交握接腳的一第一輸入信號，以判斷是否有複數從屬元件經由該增強序列週邊設備介面匯流排電性連接於該主控元件；其中當該控制器偵測完該警示交握接腳的該第一輸入信號之後，該控制器提供該控制信號來關閉該開關，以使該警示交握接腳電性分離於該下拉電阻，並指派該主搭接接腳執行該第二功能模組的功能。
  7. 如申請專利範圍第6項所述之匯流排系統，其中當該第一輸入信號為一低電壓位準時，該控制器判斷該從屬元件為電性連接於該主控元件之單一從屬元件，以及當該第一輸入信號為一高電壓位準時，該控制器判斷該從屬元件為電性連接於該主控元件之該等從屬元件之一者。
  8. 如申請專利範圍第7項所述之匯流排系統，其中在該控制器判斷出該從屬元件為電性連接於該主控元件之該單一從屬元件時，該控制器指派該警示交握接腳執行該第一功能模組的功能。
  9. 如申請專利範圍第7項所述之匯流排系統，其中當該控制器判斷該從屬元件為電性連接於該主控元件之該等從屬元件之該者時，該警示交握接腳是經由一警示交握控制線 而電性連接於其他從屬元件的該警示交握接腳，並經由該警示交握接腳驅動該警示交握控制線，其中該警示交握控制線是經由一上拉電阻而耦接於一電源。
  10. 如申請專利範圍第6項所述之匯流排系統，其中當該從屬元件上電時或是該主控元件對該從屬元件發出一重置信號時，該特定條件為成立。
  11. 一種控制方法，用以控制一匯流排系統之一從屬元件，其中該匯流排系統更包括一上拉電阻以及經由一增強序列週邊設備介面匯流排電性連接於該從屬元件之一主控元件，該控制方法包括：當一特定條件成立時，將該從屬元件之一警示交握接腳電性耦接於一下拉電阻；當該從屬元件之該警示交握接腳耦接於該下拉電阻時，偵測該警示交握接腳的一第一輸入信號，以判斷是否有複數從屬元件電性連接於該主控元件；以及在偵測完該警示交握接腳的該第一輸入信號之後，將該從屬元件之該警示交握接腳電性分離於該下拉電阻，並指派該從屬元件之一主搭接接腳執行一第一功能；其中偵測該警示交握接腳的該第一輸入信號，以判斷是否有該等從屬元件電性連接於該主控元件之步驟更包括：當偵測到該第一輸入信號為一低電壓位準時，判斷該從屬元件為電性連接於該主控元件之單一從屬元件，並指派該警示交握接腳執行一第二功能；以及當偵測到當該第一輸入信號為一高電壓位準時，判斷該從 屬元件為電性連接於該主控元件之該等從屬元件之一者。
  12. 如申請專利範圍第11項所述之控制方法，其中判斷該從屬元件為電性連接於該主控元件之該等從屬元件之該者之步驟，更包括：經由該警示交握接腳驅動一警示交握控制線；其中該從屬元件之該警示交握接腳是經由該警示交握控制線而電性連接於其他該等從屬元件的該警示交握接腳，以及該警示交握控制線是經由一上拉電阻而耦接於一電源。
  13. 如申請專利範圍第11項所述之控制方法，其中判斷該從屬元件為電性連接於該主控元件之該等從屬元件之該者之步驟，更包括：偵測該主搭接接腳的一第二輸入信號，以判斷該從屬元件是否為與該主控元件進行一初始通訊之該等從屬元件的一主要從屬元件；其中當該第二輸入信號為一第一電壓位準時，該從屬元件為該主要從屬元件，以及當該第二輸入信號為一第二電壓位準時，該控制器判斷該從屬元件不是該主要從屬元件。
TW107129299A 2018-08-22 2018-08-22 積體電路、匯流排系統以及其控制方法 TWI698752B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW107129299A TWI698752B (zh) 2018-08-22 2018-08-22 積體電路、匯流排系統以及其控制方法
CN201811241797.9A CN110858182B (zh) 2018-08-22 2018-10-24 集成电路、总线系统以及其控制方法
US16/547,995 US10657088B2 (en) 2018-08-22 2019-08-22 Integrated circuit, bus system and control method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW107129299A TWI698752B (zh) 2018-08-22 2018-08-22 積體電路、匯流排系統以及其控制方法

Publications (2)

Publication Number Publication Date
TW202009720A true TW202009720A (zh) 2020-03-01
TWI698752B TWI698752B (zh) 2020-07-11

Family

ID=69583943

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107129299A TWI698752B (zh) 2018-08-22 2018-08-22 積體電路、匯流排系統以及其控制方法

Country Status (3)

Country Link
US (1) US10657088B2 (zh)
CN (1) CN110858182B (zh)
TW (1) TWI698752B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI705335B (zh) * 2018-10-15 2020-09-21 新唐科技股份有限公司 積體電路、匯流排系統以及其控制方法
FR3103586B1 (fr) 2019-11-22 2023-04-14 St Microelectronics Alps Sas Procédé de gestion du fonctionnement d’un système sur puce formant par exemple un microcontrôleur, et système sur puce correspondant
FR3103585B1 (fr) * 2019-11-22 2023-04-14 Stmicroelectronics Grand Ouest Sas Procédé de gestion de la configuration d’accès à des périphériques et à leurs ressources associées d’un système sur puce formant par exemple un microcontrôleur, et système sur puce correspondant
FR3103584B1 (fr) 2019-11-22 2023-05-05 St Microelectronics Alps Sas Procédé de gestion du débogage d’un système sur puce formant par exemple un microcontrôleur, et système sur puce correspondant
US11379402B2 (en) * 2020-10-20 2022-07-05 Micron Technology, Inc. Secondary device detection using a synchronous interface
TWI773247B (zh) * 2021-04-13 2022-08-01 新唐科技股份有限公司 匯流排系統
CN113203175B (zh) * 2021-05-25 2022-03-29 珠海格力电器股份有限公司 控制器接口绑定方法、装置、温控器和空调机组
CN115495113A (zh) * 2021-06-18 2022-12-20 宁波环球广电科技有限公司 保持业务不中断的在线软件升级方法及装置
US11556492B1 (en) * 2021-06-30 2023-01-17 Texas Instruments Incorporated Synchronous serial interface allowing communication with multiple peripheral devices using a single chip select

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7702832B2 (en) * 2006-06-07 2010-04-20 Standard Microsystems Corporation Low power and low pin count bi-directional dual data rate device interconnect interface
US20100312934A1 (en) * 2009-06-05 2010-12-09 Taiwan Semiconductor Manufacturing Company, Ltd. System and Method for Multi-Protocol Bus Communications
US8484387B2 (en) * 2010-06-30 2013-07-09 Silicon Image, Inc. Detection of cable connections for electronic devices
JP5923815B2 (ja) * 2011-02-07 2016-05-25 Ｎｌｔテクノロジー株式会社 映像信号処理回路、該処理回路に用いられる映像信号処理方法、及び画像表示装置
TWI567561B (zh) * 2015-11-26 2017-01-21 新唐科技股份有限公司 匯流排系統
TW201814543A (zh) * 2016-09-22 2018-04-16 蔡奇雄 一種ｕｓｂ充電與通訊的裝置與方法
TWI618356B (zh) * 2017-03-22 2018-03-11 台達電子工業股份有限公司 上電控制電路及應用其之行動電源裝置
CN207473599U (zh) * 2017-12-04 2018-06-08 山东高云半导体科技有限公司 一种i2c总线控制接口电路

Also Published As

Publication number Publication date
US10657088B2 (en) 2020-05-19
TWI698752B (zh) 2020-07-11
CN110858182B (zh) 2024-02-20
CN110858182A (zh) 2020-03-03
US20200065280A1 (en) 2020-02-27

Similar Documents

Publication Publication Date Title
TWI698752B (zh) 積體電路、匯流排系統以及其控制方法
US10838816B2 (en) Detecting and sparing of optical PCIE cable channel attached IO drawer
US10467111B2 (en) Implementing cable failover in multiple cable PCI express IO interconnections
US7353315B2 (en) Bus controller with virtual bridge
US8495270B2 (en) Communication interface device and communication method
US6339806B1 (en) Primary bus to secondary bus multiplexing for I2C and other serial buses
US20160147681A1 (en) Detecting and configuring of external io enclosure
US8615610B2 (en) Interface system and method with backward compatibility
TW202004510A (zh) 匯流排系統
JP2018101185A5 (ja) 半導体装置、ヒューマンインターフェース装置及び電子機器
US10817452B2 (en) Bus system and detection method thereof
JP5671269B2 (ja) バス接続回路を備えた半導体装置及びそのバス接続方法
US8943256B1 (en) Serial data intermediary device, and related systems and methods
TWI548216B (zh) 控制晶片及具有控制晶片的控制裝置
TWI705335B (zh) 積體電路、匯流排系統以及其控制方法
JP5726924B2 (ja) シリアル転送システムに適用されフェイルセーフ方法を伴うチップ
CN101340352A (zh) 一种线与仲裁总线互联的方法、装置和系统
US20170091139A1 (en) Interconnect sharing with integrated control for reduced pinout
KR101468572B1 (ko) 데이터 구분 입출력 회로