CN101480115A - 对低温共焙烧的具有表面电路图案的陶瓷进行无压强制烧结的改进工艺 - Google Patents

对低温共焙烧的具有表面电路图案的陶瓷进行无压强制烧结的改进工艺 Download PDF

Info

Publication number
CN101480115A
CN101480115A CNA2007800221445A CN200780022144A CN101480115A CN 101480115 A CN101480115 A CN 101480115A CN A2007800221445 A CNA2007800221445 A CN A2007800221445A CN 200780022144 A CN200780022144 A CN 200780022144A CN 101480115 A CN101480115 A CN 101480115A
Authority
CN
China
Prior art keywords
belt
ltcc
sub
component
complete assemblies
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2007800221445A
Other languages
English (en)
Inventor
C·B·王
M·A·史密斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
EIDP Inc
Original Assignee
EI Du Pont de Nemours and Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by EI Du Pont de Nemours and Co filed Critical EI Du Pont de Nemours and Co
Publication of CN101480115A publication Critical patent/CN101480115A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B18/00Layered products essentially comprising ceramics, e.g. refractory products
    • CCHEMISTRY; METALLURGY
    • C03GLASS; MINERAL OR SLAG WOOL
    • C03CCHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C3/00Glass compositions
    • C03C3/04Glass compositions containing silica
    • C03C3/062Glass compositions containing silica with less than 40% silica by weight
    • C03C3/064Glass compositions containing silica with less than 40% silica by weight containing boron
    • CCHEMISTRY; METALLURGY
    • C03GLASS; MINERAL OR SLAG WOOL
    • C03CCHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C3/00Glass compositions
    • C03C3/04Glass compositions containing silica
    • C03C3/062Glass compositions containing silica with less than 40% silica by weight
    • C03C3/064Glass compositions containing silica with less than 40% silica by weight containing boron
    • C03C3/068Glass compositions containing silica with less than 40% silica by weight containing boron containing rare earths
    • CCHEMISTRY; METALLURGY
    • C03GLASS; MINERAL OR SLAG WOOL
    • C03CCHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C3/00Glass compositions
    • C03C3/04Glass compositions containing silica
    • C03C3/076Glass compositions containing silica with 40% to 90% silica, by weight
    • C03C3/089Glass compositions containing silica with 40% to 90% silica, by weight containing boron
    • C03C3/091Glass compositions containing silica with 40% to 90% silica, by weight containing boron containing aluminium
    • CCHEMISTRY; METALLURGY
    • C03GLASS; MINERAL OR SLAG WOOL
    • C03CCHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C3/00Glass compositions
    • C03C3/12Silica-free oxide glass compositions
    • C03C3/16Silica-free oxide glass compositions containing phosphorus
    • C03C3/19Silica-free oxide glass compositions containing phosphorus containing boron
    • CCHEMISTRY; METALLURGY
    • C03GLASS; MINERAL OR SLAG WOOL
    • C03CCHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C3/00Glass compositions
    • C03C3/12Silica-free oxide glass compositions
    • C03C3/16Silica-free oxide glass compositions containing phosphorus
    • C03C3/21Silica-free oxide glass compositions containing phosphorus containing titanium, zirconium, vanadium, tungsten or molybdenum
    • CCHEMISTRY; METALLURGY
    • C03GLASS; MINERAL OR SLAG WOOL
    • C03CCHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C8/00Enamels; Glazes; Fusion seal compositions being frit compositions having non-frit additions
    • C03C8/14Glass frit mixtures having non-frit additions, e.g. opacifiers, colorants, mill-additions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H01L21/4807Ceramic parts
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4846Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857Multilayer substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/30Composition of layers of ceramic laminates or of ceramic or metallic articles to be joined by heating, e.g. Si substrates
    • C04B2237/32Ceramic
    • C04B2237/34Oxidic
    • C04B2237/341Silica or silicates
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/30Composition of layers of ceramic laminates or of ceramic or metallic articles to be joined by heating, e.g. Si substrates
    • C04B2237/32Ceramic
    • C04B2237/34Oxidic
    • C04B2237/343Alumina or aluminates
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/30Composition of layers of ceramic laminates or of ceramic or metallic articles to be joined by heating, e.g. Si substrates
    • C04B2237/32Ceramic
    • C04B2237/34Oxidic
    • C04B2237/345Refractory metal oxides
    • C04B2237/346Titania or titanates
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/30Composition of layers of ceramic laminates or of ceramic or metallic articles to be joined by heating, e.g. Si substrates
    • C04B2237/32Ceramic
    • C04B2237/34Oxidic
    • C04B2237/345Refractory metal oxides
    • C04B2237/348Zirconia, hafnia, zirconates or hafnates
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/50Processing aspects relating to ceramic laminates or to the joining of ceramic articles with other articles by heating
    • C04B2237/56Using constraining layers before or during sintering
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/50Processing aspects relating to ceramic laminates or to the joining of ceramic articles with other articles by heating
    • C04B2237/62Forming laminates or joined articles comprising holes, channels or other types of openings
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/50Processing aspects relating to ceramic laminates or to the joining of ceramic articles with other articles by heating
    • C04B2237/64Forming laminates or joined articles comprising grooves or cuts
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/50Processing aspects relating to ceramic laminates or to the joining of ceramic articles with other articles by heating
    • C04B2237/66Forming laminates or joined articles showing high dimensional accuracy, e.g. indicated by the warpage
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/50Processing aspects relating to ceramic laminates or to the joining of ceramic articles with other articles by heating
    • C04B2237/68Forming laminates or joining articles wherein at least one substrate contains at least two different parts of macro-size, e.g. one ceramic substrate layer containing an embedded conductor or electrode
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0736Methods for applying liquids, e.g. spraying
    • H05K2203/074Features related to the fluid pressure
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/30Details of processes not otherwise provided for in H05K2203/01 - H05K2203/17
    • H05K2203/308Sacrificial means, e.g. for temporarily filling a space for making a via or a cavity or for making rigid-flexible PCBs
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0044Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24628Nonplanar uniform thickness material

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Geochemistry & Mineralogy (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Devices For Post-Treatments, Processing, Supply, Discharge, And Other Processes (AREA)

Abstract

本发明涉及一种制造无裂纹、非拱形、无变形、零收缩、低温共焙烧的陶瓷(LTCC)体、复合物、模块或封装的方法,所述陶瓷体、复合物、模块或封装由具有一种或多种不同电介质带状化学材料的多层结构的前体生坯(未焙烧的)层叠物制成,所述电介质带状化学材料用可共焙烧的厚膜电路材料进行图案化,厚膜电路材料例如是用于各带层的导体,通孔填充,电容器,电感器或电阻,所述带层包括与牺牲隔离带直接接触的顶表面带层和底表面带层。

Description

对低温共焙烧的具有表面电路图案的陶瓷进行无压强制烧结的改进工艺
发明领域
本发明涉及一种形成低温共焙烧的陶瓷(LTCC)结构的改进工艺。
发明背景
互连电路板或封装是由许多极小电路元件电性互连和机械互连构成电子电路或子系统的实际实现。经常希望将这些不同类型的电子元件组合设置,使这些电子元件可以实际隔离并彼此相邻地设置在单独的紧凑型封装中,并相互电连接和/或电连接到从该封装伸出的公共连接。
复杂的电子电路一般要求电路由被相应的绝缘电介质带层分隔开的一些导体层构建。导体层通过电介质层互连,这些电介质层通过被称作通孔填充(via fill)的导电路径将它们分隔开。
在下面所有讨论中,应理解,使用术语带状层或电介质层来表示存在表面导体和互连的通孔填充的金属化,通孔填充与陶瓷带共烧制。类似地,术语层叠物或复合物表示压制在一起形成单一整体的多个金属化带状层的集合。
在U.S.4,654,095(Steinberg)中公开了使用陶瓷基生坯带制造LTCC多层电路。共烧制的自由烧结工艺提供优于现有技术的许多优点。但是,需要较大的电路时,证实沿平面或x、y方向的烧缩的变化太大而不能满足需要。假设目前一代的表面安装元件的大小减小,该收缩容许值(x,y收缩的再现性)已证实太大而不能有益制造比6×6英寸大得多的LTCC层叠件。迄今,此上限一直面临随每一代新的电路和封装开发而对更大电路密度的需要的挑战。为提高生产率同时在最小实际尺寸上提供多个电路功能,经常需要在6×6英寸或更大尺寸的LTCC层叠件上填充模块或元件的大规模阵列。而这又转变为甚至更小的模块或者元件的尺寸,因而转变为更小的几何结构,包括带上更窄小的导线和间隔以及更小间距(pitch)的更小通孔。所有这些都要求比LTCC层叠物自由烧结实际可提供的容许量小得多的收缩容许量。
在U.S.5,085,720(Mikeska)中公开一种减小生坯陶瓷体在焙烧期间的X-Y收缩的方法,其中将焙烧期间变为多孔的隔离层(release layer)放置在陶瓷体上,且对该组合件进行焙烧,同时对该组合件保持垂直于陶瓷体表面方向的压力。这种制造LTCC多层电路的方法相比Steinberg提供了显著的优点,因为通过压力辅助方法实现了减小X-Y收缩。
开发了一种改进的共焙烧的LTCC工艺,并在U.S.5,254,191(Mikeska)中公开。这种方法称作PLAS(对无压受助烧结的首字母缩写),该方法将陶瓷基隔离带(release tape)层放置在生坯LTCC层叠物的两个主外表面上。隔离带控制了焙烧过程期间的收缩。因为这种方法能够使电路特征的烧制后尺寸可预测,因此该方法显示较大地改进了烧制后收缩的容许量。
由Mikeska提出的对本领域的改进出现在U.S.6,139,666(Fasano等)中,其中,将多层陶瓷的边缘以特定角度斜切以校正边缘变形,因为在焙烧期间施加于外部的隔离带提供的不完美的收缩控制。
Shepherd在U.S.6,205,032中提出控制LTCC结构中的对准(registration)的另一种工艺。该工艺对LTCC电路中引起正常收缩和无约束电路的收缩变化的芯部分进行焙烧。使后续的层与预焙烧的芯体部分的特性匹配,然后用来限制层叠在预焙烧的刚性芯体上的生坯层的烧结。可将平面收缩控制到0.8-1.2%的程度,但决不可减小为零。为此,在对准变得不可接受之前该技术限于几个层。
在带基强制烧结工艺的隔离期间,隔离带的作用是阻止和限制x-方向和y-方向的任何可能的收缩。隔离带本身不会烧结至任何可察觉的程度,并在进行任何后续电路制造操作之前除去。通过许多适当的工序如刷除、喷砂或喷珠中的一种可以实现去除。
因为在烧制后很难完全去除所述隔离带以及任何残留的隔离带颗粒对顶导体和底导体的可焊性和引线接合性的不利影响,所以不能采用现有技术的方法将它们与层叠物进行共处理。采用先进的处理技术,能够容易地更彻底去除焙烧后的隔离带。而且,更多的LTCC制造商使用镍/金镀敷来改进表面导体的可焊性或线路接合性。这些必需步骤涉及现有技术方法不能实现的方面(即,顶导体和底导体不能与层叠物共焙烧),这些步骤只能作为焙烧和除去隔离带后的后烧制方式的部分进行。此外,形成LTCC结构的现有技术方法需要在工艺中使用薄垫片。这种薄垫片导致可能碎裂和其他与处理有关的其他问题。图1和图2示出包含使用薄垫片的形成LTCC结构的现有技术方法。
图1所示的用于现有技术PLAS工艺的LTCC和隔离带组合件包括:至少1/16英寸厚的不锈钢或其他合适金属材料的底压板(104),优选的厚度范围为1/8英寸至1/4英寸;附连到底压板(104)的调准销(105);在该压板(104)上放置的底部隔离带层(102)、预先电路化的LTCC带层(103)、顶部隔离带层(102)、以及薄的不锈钢、铜或其他合适金属的薄垫片(101)(其厚度通常为0.01-0.02英寸)。
图2a示出图1组件的顶部放大图,该组件具有在LTCC带顶层(103)的外表面上图案化的电路特征(106)。紧邻该顶部的是顶部隔离带层(102),该层与金属薄垫片(101)接触,该完整组件用聚丙烯袋防护至少两遍,然后放入均衡层合机的热水浴中。图示说明了通过热水施加的压力的方向(109),并且因为薄垫片(108)的刚性,包括顶部隔离带的LTCC组件的变形不足导致在电路特征(106)周围留下气穴(107)。在随后的炉烧制期间,最初接触隔离带的区域被限制在x,y平面,而与气穴(107)相邻的电路特征(106)没有受到隔离带的有效作用,经受自由烧结并局部产生不稳定的烧结应力。这产生如图2b所示的裂纹(110)。LTCC顶层(103a)、电路特征(106a)和顶隔离带层(102a)都显示减小了厚度。虽然气穴(107a)因炉烧制而使其体积或尺寸收缩,但是仍存在于烧制后的组件中。
本发明的方法通过在LTCC基片的顶部外表面和底部外表面上所有区域的隔离带层能够改进约束作用,无论隔离带层是在空白的基片表面还是在突出于空白基片表面上的电路图案特征上。本发明能够对顶部和底部表面导体进行共烧制。
本发明制造一种能交互抑制LTCC多层基片上x,y收缩的结构,该基片具有顶表面和底表面电路图案,所述结构包括但不限于由以下元件构成的特征:通孔、导体、电容器、电感器、电阻、和生坯层叠物划线凹陷(scribe line depression)。
发明概述
本发明涉及一种制造具有外表面特征的LTCC结构的方法,该方法包括:
(a)提供两个或更多个LTCC带层,所述带层形成具有顶侧和底侧的子组件,其中至少一个外表面具有功能特征;
(b)提供顶隔离带层和底隔离带层;
(c)将顶隔离带层施加到该子组件的顶侧,将底隔离带层施加到该子组件的底侧;形成完整组件;
(d)提供底压板,且将完整组件施加在该底压板上,其中底隔离带层与底压板接触;
(e)将施加于底压板的完整组件层叠;
(f)对该层叠组件焙烧;和
(g)除去顶隔离带层和底隔离带层。
本发明还涉及一种形成具有外划线的LTCC结构的方法,该方法包括:
(a)提供两个或更多个LTCC带层,所述带层形成具有顶侧和底侧的子组件,其中,在表面上存在表明将在何处进行划线的导向器(guide);
(b)使用步骤(a)的导向器在层叠的子组件上划出线凹陷;
(c)提供顶隔离带层和底隔离带层;
(d)将顶隔离带层施加到该子组件的顶侧,将底隔离带层施加到该子组件的底侧;形成完整组件;
(e)提供底压板,将完整组件施加在该底压板上,其中,底隔离带层与底压板接触;
(f)将施加于底压板的完整组件层叠;
(g)对该层叠组件焙烧;和
(h)除去顶隔离带层和底隔离带层。
附图简述
图1是对现有技术的一般性电介质带设置的图示说明,该电介质带设置由底压板和顶部薄垫片排序、对准和封闭。
图2a是对现有技术常规无压强制烧结(PLAS)的图示说明,且LTCC组件的顶部包封在聚丙烯袋中,并在均衡层合器的热水浴中在施加的压力下变形。
图2b是对按照图2制造的LTCC在炉焙烧之后且在除去隔离带层之前其顶部的图示说明。
图3a图示说明用于本发明的均衡层叠的LTCC组件的顶部的设置,其中,顶隔离带层与聚丙烯袋直接接触,并在均衡层合器的热水浴中在施加的压力下变形。
图3b图示说明图3a的另一种设置,其中可压缩橡胶或塑料层放置在顶隔离带层和聚丙烯袋之间。
图3c是对按照图3a制造的LTCC在炉焙烧之后且在除去隔离带层之前其顶部的图示说明。
图4a图示说明用于本发明的均衡层叠的LTCC组件的底部,其中,在隔离带层与底压板之间放置可压缩的橡胶或塑料层,而整个组件被包封在聚丙烯袋中,并在均衡层合器的热水浴中加压。
图4b是对按照图4a制造的LTCC在炉焙烧之后且在除去隔离带层之前其底部的图示说明。
图5a图示说明LTCC组件的顶部的设置,该顶部具有外表面电路特征和用于本发明的均衡层叠的划线,其中,顶隔离带层与聚丙烯袋直接接触,并在均衡层合器的热水浴中在施加的压力下变形。
图5b是对按照图5a制造的LTCC在炉焙烧之后且在除去隔离带层之前其顶部的图示说明。
发明详述
本发明涉及一种改进的无裂纹、非拱形、无变形、零收缩、低温共焙烧的陶瓷(LTCC)体、复合物、模块或封装,所述陶瓷体、复合物、模块或封装由具有一种或多种不同电介质带状化学材料的多层结构的前体生坯(未焙烧的)层叠物制成,所述电介质带状化学材料用可共焙烧的厚膜电路材料进行图案化,厚膜电路材料例如是用于各带层的可丝网印刷的导体、可光形成的
Figure A200780022144D0009134354QIETU
导体、通孔填充、电容器、电感器或电阻,所述带层包含与牺牲隔离带直接接触的顶表面和底表面。本发明方法还将生坯层叠体的划线加在与牺牲隔离带直接接触的带层的外表面上。
为清楚的目的,将预先电路化的LTCC带层组称作“子组件”,而上述“子组件”与顶部和底板隔离带层的组合称作“完整组件”。
本发明的一个实施方式涉及具有共烧制的表面特征的LTCC结构。这些表面特征(在此也称作功能特征)可包括,例如,厚膜导体、电容器、电感器或电阻。本发明的另一个方面涉及对如方法和工艺的改进,这些改进使得可能制造具有共烧制表面特征的LTCC结构。本发明的一个实施方式涉及采用本文所述的改进的PLAS技术制造具有外表面特征的LTCC结构。采用所述方法制造的LTCC结构具有消除碎裂、定位精确和希望的电路生产率的特点。
本发明的一个实施方式涉及采用本文所述的改进的PLAS技术在具有LTCC结构的外表面上的划线。
本发明的另一个实施方式涉及由经划线的LTCC结构形成单独分立的LTCC电路基板。单独分立的LTCC电路基板沿在LTCC结构划出的划线分隔开。单独的电路基板的单片化不需要使用划片机(dicing saw)进行分离。
在本发明的实施方式中,采用上述方法制造的LTCC结构可以用于在大的格式板上大量制造较小尺寸LTCC电路基板的阵列。在另一个实施方式中,大的格式板可约为6英寸×6英寸至10英寸×10英寸。在另一个实施方式中,较小尺寸的LTCC电路基板具有外表面特征。在又一个实施方式中,手动或自动将单独分立的LTCC电路基板沿LTCC结构上划出的划线分隔开。形成的LTCC电路基板是平坦或无裂纹的。
这些具有表面特征的LTCC结构具有许多所需的特性,包括:(1)因为通过与子组件的顶部LTCC带层上的印刷并干燥的特征相配的隔离带的PLAS作用而良好限定的表面电路特征的几何特性。可看出该作用部分是因为电路特征在随后的烧制期间受到约束,只在厚度方向收缩,因此能够保持良好限定的几何特性。(2)通过均衡层合压力,压入子组件的外(顶部或底部)LTCC带层的表面特征部分凹陷。可以使用SEM剖面分析证实该物理作用。(3)表面电路特征和划线凹陷的高度平面化。这些具有共烧制表面特征的LTCC结构的其他特性包括不影响LTCC电路基板内的电路性能或与外部电路元件和/或母板的连接或附连的那些特性。这些特性包括:(1)存在烧制后的隔离带颗粒,且其程度取决于隔离带去除过程的方法和彻底性。(2)存在由干法抛光或湿法抛光工艺去除隔离带期间引入的表面电路特征的痕迹或污点(smearing)。
所述具有共烧制表面特征的LTCC结构与其制造方法和工艺相对典型PLASLTCC制造具有一些优点。在上面描述了其中的一些优点。具有表面特征的LTCC结构的典型PLAS制造具有以下缺点,包括:(1)后烧制的表面电路特征的几何特性未能如希望的那样良好限定。这可能部分是因为在对具有下垂或流动趋势的后烧制的电路特征的烧结工艺期间缺少由隔离带的限制的结果。(2)因为表面特征没有象它们的共烧制配对体进行层叠,所有这些表面特征在后烧制工艺之后主要停留在顶部LTCC带层。(3)采用常规PLAS技术在大型格式板上制造小的电路基板的阵列可能导致不规则的形貌(topography)和缺少划线凹陷的平面性。这些特性通常是不希望的,可能总体上阻止随后在所述格式板上丝网印刷后烧制的表面特征。为了克服这种可能的限制,需要额外的步骤,如对因此人工或自动隔开的分立的小尺寸电路基板进行单片化(singulation)和印刷及烧制。这些典型PLAS LTCC结构也不同于本发明的结构,因为在典型PLAS LTCC结构中的表面特征没有汇集任何烧制后的隔离带颗粒,也没有观察到痕迹或污点。这主要是因为除去了隔离带。在对后烧制的表面电路特征进行图案化之前进行去除。
在本发明的另一个实施方式中,该方法提供了无变形、无裂纹、无拱形的低温共烧制的陶瓷结构,该结构包含:(a)提供具有功能特征的两个或更多个LTCC带层,其中,所述LTCC带层形成子组件;(b)提供顶部隔离带层和底部隔离带层;(c)排序(collate)所述LTCC带层、所述顶部隔离带层和所述底部隔离带层,以形成完整组件;(d)提供底板;(e)将所述组件包封在两个或更多个袋中;(f)将所述组件均衡层合,形成层叠的组件;(g)除去所述的袋;(h)对所述层叠的组件进行焙烧;和(i)除去所述顶部隔离带层和底板隔离带层。
在本发明的一些实施方式中,功能特征可在子组件的顶层表面和子组件的底层表面上。在另一个实施方式中,功能特征可在子组件顶层的表面上。另一个实施方式中,功能特征可不在子组件的底层上。如本文所用,底层定义为面向金属板的层。如本文所用,顶层定义为不面向金属板的层。如本文所用,子组件的顶层或底层的表面用来表示子组件的顶层或底层的外表面;该表面不面向子组件的其他层。
图3A-C和图4A-B示出本发明的实施方式的细节。下面详细描述这些图。本领域的技术人员应理解,图3和图4是说明性的,并不意图构成对本发明的限制。
图3A示出本发明的方法,其中,将具有在顶部LTCC带层(103)的外表面上图案化的电路特征(106)的LTCC组件的放大顶部附连于顶部隔离带层(102)上。然后,将该完整组件放置在聚丙烯袋(108)内至少两遍得到保护,然后放入均衡层合器的热水浴中。图示说明了通过热水施加的压力的方向(109),与图2A示出的现有技术方法不同,施加的压力足以使聚丙烯(109)与顶部隔离带层(102)发生变形,从而有效地使隔离带与图案化的表面电路特征(106)产生的形貌相配,因此,周围没有留下或只留下很少量的气穴(107)。
在图3B中示出另一种构形,其中,在进行聚丙烯袋(108)保护步骤之前,将可压缩的橡胶或塑料层(114)放置在具有图案化电路特征(106)的LTCC带层(103)顶部的隔离带层(102)顶部之上。这种设置还能够使隔离带构形与图案化的表面电路特征(106)产生的形貌有效相配,因此周围没有留下或只留下很少量的气穴(107)。
图3C示出用于在图3A和3B中都示出的LTCC组件的烧制的LTCC结构的示意图。在随后的炉烧制期间,包括空白LTCC基板表面(103a)和图案化的电路特征(106a)的所有区域都被约束在x,y平面,因为它们都与隔离带密切接触。因此,尽管在LTCC带与导体或用来制造电路特征的其他材料之间存在烧结差异,但是,更大的约束力克服了烧结应力,并产生烧制的没有裂纹的LTCC结构。LTCC顶层(103a)、电路特征(106a)和顶隔离带层(102a)都显示减小了厚度。
图4A示出本发明对现有技术方法的改进,着重在完整LTCC之间的底部设置上。底部大部分LTCC带层(111)被图案化以电路特征(112),显示与底部隔离带层(113)直接接触。代替直接放置在底部不锈钢或其他合适材料压板(115)上,提供可压缩的橡胶或塑料层(114)作为插件。然后,将该组件保护在聚丙烯袋(108)中至少两次。还示出通过均衡层合器中的热水施加的压力的方向(109)。虽然厚压板(115)在所施加的压力下是不可压缩的,但是,可压缩的橡胶或塑料插件(114)发生有效形变,使底部隔离带层(113)能顺应图案化的表面电路特征(106)产生的形貌,因此周围没有留下或只留下很少量的气穴(107)。
在随后的炉烧制期间,包括空白LTCC基板表面(113a)和图案化的电路特征(112a)的所有区域都被约束在x,y平面中,因为它们都与隔离带密切接触。因此,尽管在LTCC带与导体或用来制造电路特征的其他材料之间存在烧结差异,但是,更大的约束力克服了烧结应力,并产生烧制的没有裂纹的LTCC结构。LTCC底层(111a),、电路特征(112a)和顶隔离带层(113a)都显示减小了厚度。
图5A示出本发明的方法,其中,将具有在顶部LTCC带层(103)的外表面上图案化的电路特征(106)的LTCC组件的放大顶部设置在顶部隔离带层(102)上。该组件与图3A示出的组件之间的差异是在顶部LTCC带层(103)的中心部分示出的划线(116)。然后,将该完整组件放置在聚丙烯袋(108)内至少两次进行保护,然后放入均衡层合器的热水浴中。图示说明了通过热水施加的压力的方向(109),与图2A示出的现有技术方法不同,施加的压力足以使聚丙烯(109)与顶部隔离带层(102)发生变形,从而有效地使隔离带与图案化的表面电路特征(106)产生的形貌相配,因此,周围没有留下或只留下很少量的气穴(107)。
图5B示出用于在图5A中示出的LTCC组件的烧制的LTCC结构的示意图。在随后的炉烧制期间,包括空白LTCC基板表面(103a)、图案化的电路特征(106a)和划线区域(116a)的所有区域都被限制在x,y平面,因为它们都与隔离带密切接触。因此,尽管在LTCC带与导体或用来制造电路特征的其他材料之间存在烧结差异,但是,较大的约束力克服了烧结应力,并产生烧制的没有裂纹的LTCC结构。LTCC顶层(103a)、电路特征(106a)和顶隔离带层(102a)都显示减小了厚度。此外,隔离带层(102a)显示因为来自LTCC带层(103a)和下面的那些带层的烧结的应力而形成的隔离(107a)。
在本发明的一个实施方式中,两个或更多个含玻璃的LTCC带层设置有导体电路图案、通孔和各个LTCC带层上的其他功能特征,包括但不限于LTCC带子组件的顶表面和底表面。子组件与牺牲隔离带层直接接触。隔离带层是完整组件的最外层材料。当对完整组件进行热处理时,所述组件产生显示x,y收缩小于1%,优选小于0.2%的结构。
对通过PLAS进行x,y收缩控制的描述可参见美国专利No.5,085,720,第4栏,第15-62行,以及美国专利No.6,776,861,第1栏,第40-47行。这两篇专利都通过参考结合于本文。
在本发明的一个实施方式中,可以实现小于1%的x,y收缩,在另一个实施方式中,可实现小于0.2%的x,y收缩。
在本发明的另一个实施方式中,在一个生产批次内或多个生产批次之间的收缩值的变化小于采用自由烧结工艺制备的常规电路基板。在该实施方式的一个方面,收缩变化的范围小于+/-0.15%;在另一方面,收缩变化的范围可小于+/-0.05%。
通过计算在一组LTCC空白基板或电路基板的顶部片上的各种沿面取向的预穿孔的通孔间的间距的平均尺寸变化,可以对x,y收缩进行表征。可以使用显微镜、光学比较仪的工具以及本领域技术人员已知的其他方法测量所述间距。为说明层叠过程导致的变化,根据通孔的冲孔记录一起使用在顶片上的间距(a值)与在烧制的LTCC空白基板或电路基板上的相同通孔对的间距(b值),如下计算%收缩:
100%x(a-b)/a
目前可利用的在如6英寸×6英寸至10英寸×10英寸的大型格式板上大量制造小尺寸的LTCC电路基板的方法存在一些缺点,包括但不限于增加了工艺步骤。常规方法包括进行排序,然后将LTCC电路化层与顶隔离带和底隔离带层叠,对该完整组件进行烧制,去除隔离带,然后通过划片机制造分立的电路基板。划片机既耗时又不可避免地喷水,且要露出陶瓷颗粒需要额外的清洁和干燥步骤。通常,用自动化控制的热刀进行划线,热刀产生刻划的凹陷,其深度为子组件层叠物总厚度的10-35%,优选15-25%。
本发明相对于目前的方法提供一些优点。本发明中,隔离带沿刻划的凹陷矩阵顺应不规则形貌,并产生可接受的x,y收缩控制和烧制后平坦的完整组件。去除隔离带后,可制造沿刻划的凹陷有手动或自动分隔的分立LTCC电路基板的阵列。与通过常规PLAS方法制造的电路基板不同,这些分立LTCC电路基板平坦并且无裂纹。此外,生产率高于常规PLAS工艺,在常规PLAS方法中因为沿刻划的凹陷或不规则取向上的裂纹可能使产率损失。
下面描述本发明的各实施方式。本领域的技术人员应理解,本发明的多种实施方式都是可能的。下面的描述仅意图记录一些实施方式,不构成限制。通过以下方法制造LTCC组件:
(a)提供单独LTCC带层,所述带层上有导体电路图案,通孔和其他功能特征,包括但不限于电阻、电容器和电感器材料;
(b)将LTCC带层与顶部隔离带层和底部隔离带层排序并在均衡层合器中层叠;
(c)在一个实施方式中,使用至少1/16英寸厚度的不锈钢或其他金属材料的底部压板,压板厚度优选为1/8英寸至1/4英寸;
(d)将LTCC带层、底隔离带层和顶隔离带层(即完整的组件)包封在塑料袋,如聚丙烯袋中至少两次。
(e)为了在均衡层合器中进行层叠,将组件浸在水浴中。根据LTCC和隔离带中使用的有机粘合剂的类型来确定水浴温度,并可根据实施方式变化。对聚丙烯酸酯类粘合剂,使用最高80℃,优选75℃作为均衡层合器中热水浴的温度。对其他类型的聚合物粘合剂,根据各粘合剂的玻璃化转变温度,也可以使用低于70℃或高于80℃的热水浴。
(f)采用在均衡层合器的热水浴中最多30分钟,优选10-15分钟的浸泡时间,完成该层叠过程。
(g)将上述层叠物在带式或箱式炉内烧制,在所有有机物烧尽后完成致密过程。
(h)从LTCC组件的顶侧和底侧除去隔离带;和
(i)需要时,沿预刻划的凹陷将烧制后的1TCC组件划分为独立的模块或元件。
另一个实施方式涉及一种制造无变形、无裂纹、无拱形的低温共烧制的陶瓷结构的方法,该方法包括:
(a)提供两个或更多个具有功能特征的LTCC带层,其中所述LTCC带层形成具有顶侧和底侧的子组件;
(b)提供顶隔离带层和底隔离带层;
(c)将所述顶隔离带层施加到所述子组件的所述顶侧,将所述底隔离带层施加到所述子组件的所述底侧;
(d)将所述LTCC带层、所述顶隔离带层和所述底隔离带层排序,形成具有顶侧和底侧的完整组件;
(e)提供底压板;
(f)将所述完整组件包封在两个或更多个袋中;
(g)将所述组件均衡层合,形成层叠的组件;
(h)除去所述袋;
(i)对所述层叠组件进行烧制;和
(j)去除所述顶隔离带层和所述底隔离带层;其中,所述低温共烧制的结构显示对x,y收缩的小于1%的交互抑制。
在本实施方式的一个方面,在排序所述LTCC带层后,但在施加所述顶隔离带层和所述底隔离带层之前,在所述带层上刻划功能特征。
本发明的一些可能的实施方式针对保持顶隔离带层和底隔离带层的构形与表面电路特征、划线和其他类似特性的形貌相配。这些实施方式包括但不限于以下:(1)顶部薄垫片,具有与顶部LTCC表面特征的形貌相反的刻出图案;(2)可压缩的橡胶或塑料层,具有与顶部LTCC表面特征的形貌相反的模制图案;和(3)可压缩的橡胶或塑料层,具有与底部LTCC表面特征的形貌相反的模制图案。上述实施方式中,选项2和3能以合理的成本制造,但必须提供可压缩的材料,因此能更有效提供顶隔离带层或底隔离带层与外顶部或底部电路化的和/或刻划的LTCC带层的不规则表面形貌相配的构形。注意,通常只在LTCC组件的顶表面上进行划线。
在本发明的又一个实施方式中,在装袋步骤之前,可使用如可压缩材料的薄膜或片材作为LTCC完整组件的顶部插件或底部插件。这些材料包括但不限于:热塑性聚合物,热固性聚合物,发泡聚合物,未硫化和硫化的橡胶材料。这些材料在使用中的适应性程度可以通过压缩强度的物理性质来评价。材料的压缩强度定义为材料承受压缩没有永久性物理或结构变形的能力。本发明中,交互压力的适当范围为2,000-4,000psi,优选2,500-3.500psi。因此,具有括号中提供的以psi为单位的压缩强度的可应用的聚合物材料包括但不限于以下提供的那些材料:聚丙烯(8,500-10,000),丙烯酸类树脂(14,000-17,000),高抗冲丙烯酸类树脂(7,000-12,000),聚苯乙烯(11,500-16,000),高抗冲聚苯乙烯(8,000-16,000),(苯乙烯-丙烯腈)共聚物(15,000-17,500),聚苯乙烯ABS树脂(6,000-11,000),聚氯乙烯(10,000-11,000),聚(三氟氯乙烯)(6,000-12,000),尼龙66(5,000-13,000),尼龙6(4,000-11,000),缩醛树脂(18,000),聚碳酸酯树脂(12,500),聚氨酯树脂(20,000),乙酸纤维素(2,200-10,900),乙酸丁酸纤维素(2,100-9,400)和丙酸纤维素(3,000-9,600)。
对可用作本发明的可压缩材料的量度的另一种物理性质是其硬度计测量值。硬度计是测量材料硬度的数种方式之一,定义为材料的抗永久压痕性。术语“硬度计”可表示测量值以及用来得到该测量值的仪器。硬度计通常用作聚合物、弹性体和橡胶的硬度的量度。使用略不同的测量系统的两种最普通的标度是A标度和D标度。A标度用于较软的塑料,而D标度如果用于较硬的材料按照ASTM D2240-00测试标准定义,该标准包括总共12个标度。每个标度形成在0-100之间的值,较大的值表明为较硬的材料。对本发明,通过使用A标度,可应用的范围为10-70,优选范围为25-55。例如,用于橡胶范围的A标度值为25,用于门密封材料的A标度值为55,汽车轮胎面的A标度值为70。
本发明的另一个实施方式是进行均衡层合过程之前制备排序的LTCC电路化的带层和隔离带层。图1示出一组位于顶隔离带层(102)和底隔离带层(102)之间的LTCC带层(103)。在尺寸大得多的LTCC平台上制造小尺寸的模块核元件的阵列时,经常需要对整个大尺寸LTCC平台进行划线,以便于炉烧制步骤后单独电路基板的单片化(singulation)。为提供划线的目的,需要预层叠的附加步骤,其中,对没有隔离带的所有预先电路化的LTCC带层进行低压、低温或者短时间的或以上的两个或所有条件的组合下的预层叠。
LTCC带的组成和用于向各种元件如电容器、电感器和电阻提供电路特征的许多厚膜糊料的组成之间的差异导致烧结差异。当在多层的LTCC模块或元件内部施加上述厚膜糊料时,可以通过调整几何因素如厚度、x,y尺寸和/或对厚膜组成最佳化,来解决烧结错配。与上面形成对比,在将上述厚膜糊料用于多层LTCC模块或元件的外表面的情况,因为厚膜特征不再嵌埋在LTCC带中,所以必须保证厚膜特征与隔离带的密切接触,以提供有效和接近完全的约束。本发明提供使发生上述情况的方法。
除了已经描述的实施方式外,各种其他构形和方法都是可能的。
例如,一种制造具有外表面特征的LTCC结构的方法,该方法包括:
(i)提供两个或更多个LTCC带层,所述带层形成具有顶侧和底侧的子组件,其中至少一个外表面具有功能特征;
(j)提供顶隔离带层和底隔离带层;
(k)将顶隔离带层施加到该子组件的顶侧,将底隔离带层施加到该子组件的底侧;形成完整组件;
(l)提供底压板,将完整组件施加在该底压板上,其中,底隔离带层与底压板接触;
(m)将施加于底压板的完整组件层叠;
(n)对该层叠组件焙烧;和
(o)除去顶隔离带层和底隔离带层。
所述方法还包括在步骤(d)后,将完整组件包封在两个或更多个袋中,还包括在步骤(e)后去除所述的袋。
对该方法的进一步改进包括:
在所述方法中,其中LTCC结构显示对小于1%x,y收缩的交互抑制。
在所述方法中,层叠步骤是均衡的。
所述方法还包括在步骤(a)后在层叠的子组件上刻划线凹陷。
在所述方法中,其中LTCC结构显示小于0.2%x,y收缩的交互抑制。
所述方法还包括在将完整组件包封在袋中之前在所述完整组件的顶部放置可压缩片。
所述方法还包括在将完整组件包封在袋中之前在放置于压板上的所述完整组件的底侧放置可压缩片。
在所述方法中,功能特征是电容器、电阻、导体和/或电感器。
在所述方法中,功能特征在LTCC结构的顶表面和底表面上。
在所述方法中,功能特征在LTCC结构的顶表面上。
采用所述方法可以制造无变形、无裂纹和无拱形的LTCC结构。
另一个例子是一种形成具有外划线的LTCC结构的方法,该方法包括:
(h)提供两个或更多个LTCC带层,所述带层形成具有顶侧和底侧的子组件,其中,在表面上存在表明在何处进行划线导向器;
(i)使用步骤(a)的导向器在层叠的子组件上划出线凹陷;
(j)提供顶隔离带层和底隔离带层;
(k)将顶隔离带层施加到该子组件的顶侧,将底隔离带层施加到该子组件的底侧;形成完整组件;
(l)提供底压板,将完整组件施加在该底压板上,其中,底隔离带层与底压板接触;
(m)将施加于底压板的完整组件层叠;
(n)对该层叠组件焙烧;和
(p)除去顶隔离带层和底隔离带层。
对这种方法的各种可能的修改包括:
在所述方法中,导向器是基准点特征(fiducial feature)。
在所述方法中,导向器可以是通孔。
在所述方法中,步骤(a)的子组件的至少一个外表面具有功能特征。
在所述方法中,划线凹陷在子组件的顶侧表面上。
所述方法还包括在步骤(d)后,将完整组件包封在两个或更多个袋中,还包括在步骤(e)后去除所述的袋。
在所述方法中,其中LTCC结构显示小于1%x,y收缩的交互抑制。
在所述方法中,LTCC结构是大型板。
在所述方法中,大型板大于或等于6英寸×6英寸。
在所述方法中,大型板包含小尺寸化电路的阵列。
在所述方法中,小尺寸化电路的阵列被划线凹陷分隔开。
所述方法还包括在将完整组件包封在袋中之前在所述完整组件的顶侧放置可压缩片。
LTCC带的元件
典型的LTCC带包含玻璃、陶瓷无机固体和有机介质,其中,玻璃和陶瓷无机固体分散在有机介质中。有机介质由聚合物粘合剂和任选的其他溶解的材料构成,所述聚合物粘合剂溶解在一种或多种挥发性有机溶剂中,所述其他溶解的材料有例如增塑剂、隔离剂、分散剂、剥离剂、消泡剂、稳定剂和润湿剂。
适合于LTCC带的玻璃组合物包括但不限于以下组合物。能使用的玻璃包括短不限于表1中列出的那些玻璃。此外,可以选择玻璃组合物的以下组成范围的氧化物组分:按重量%计,SiO2 52-54,Al2O3 12.5-14.5,B2O3 8-9,CaO 16-18,MgO 0.5-5,Na2O 1.7-2.5,Li2O 0.2-0.3,SrO 0-4.K2O 1-2。更优选的玻璃组成如下:按照重量%计,SiO2 53.50,Al2O3 13.00,B2O3 8.50,CaO 17.0,MgO 1.00 Na2O 2.25,Li2O 0.25,SrO 3.00,K2O 1.50。
Figure A200780022144D00191
以固体为基准计,在用来形成带的可浇铸组合物中可以加入0-50重量%的陶瓷填料,如Al2O3,ZrO2,TiO2,ZrSiO4,BaTiO3或者它们的混合物。根据填料的类型,预期在烧制后形成不同的结晶相。填料可以控制在频率范围内的介电常数和损耗。例如,添加BaTiO3可以显著提高介电常数。
Al2O3是优选的陶瓷填料,原因是Al2O3能与玻璃反应,形成含Al的结晶相。Al2O3对提供高机械强度非常有效,并对有害的化学反应为惰性。陶瓷填料的另一个功能是对烧制期间整个体系的流变控制。陶瓷颗粒通过作为物理阻挡的作用限制了玻璃的流动。陶瓷颗粒还阻止玻璃的烧结,因此促进有机物的更好烧尽。可以使用其他填料,α-石英,CaZrO3,多铝红柱石,堇青石,镁橄榄石,镐,氧化镐,BaTiO3,CaTiO3,MgTiO3,SiO2,非晶形氧化硅或者它们的混合物,以提高带的性能和特性。优选填料具有至少双峰粒度分布,该分布中较大粒度填料的D50在1.5-3微米范围,较小粒度填料的D50在0.3-0.8微米范围。
在配制LTCC带组成时,玻璃相对于陶瓷材料的量是很重要的。认为20-40重量%范围的填料是理想的,因为实现了充分致密。如果填料浓度超过50重量%,烧制后的结构不能充分致密化并且是过高多孔的。在理想的玻璃/填料比范围内,显然在烧制期间液态玻璃相被填料饱和。
为使组合物在烧制后达到更高的致密,重要的是无机固体具有小粒度。特别是,基本上所有颗粒都应不超过15微米,优选不超过10微米。在这些最大粒度的限制下,优选至少50%的颗粒,玻璃和陶瓷填料都大于1微米但小于6微米。
分散有玻璃和陶瓷无机颗粒的有机介质由聚合物粘合剂和任选的其他溶解的材料构成,所述其他溶解的材料有例如增塑剂、隔离剂、分散剂、剥离剂、消泡剂、稳定剂和润湿剂。
为达到更好的粘结效果,以总组成为基准,对90重量%固体优选使用至少5重量%聚合物粘合剂,所述固体包括玻璃和陶瓷填料。但是,更优选使用不大于30重量%聚合物粘合剂和其他低挥发性改进剂,如塑料,最少70%的无机固体。在这些限制中,希望使用最少可能量的聚合物粘合剂和其他低挥发性有机改进剂,以减少必须通过热解去除的有机物的量,并获得更好的颗粒填充,这将有利于烧制时的完全致密化。
在过去,使用各种聚合物材料作为对生坯带的粘合剂,例如聚(乙烯基丁缩醛(vinyl butyral)),聚(乙酸乙烯酯),聚(乙烯醇),纤维素聚合物,如甲基纤维素、乙基纤维素、羟乙基纤维素、甲基羟乙基纤维素,无规聚丙烯、聚乙烯、硅酮聚合物如聚(甲基硅氧烷)、聚(甲基苯基硅氧烷),聚苯乙烯,丁二烯/苯乙烯共聚物,聚苯乙烯,聚(乙烯基吡咯烷酮),聚酰胺,高分子量聚醚,环氧乙烷和环氧丙烷的共聚物,聚丙烯酰胺,以及各种丙烯酸类聚合物如聚丙烯酸酯钠、聚(丙烯酸低级烷基酯)、聚(甲基丙烯酸低级烷基酯),和丙烯酸和甲基丙烯酸的低级烷基酯的各种共聚物和多聚物。以前使用甲基丙烯酸乙酯和丙烯酸甲酯的共聚物以及丙烯酸乙酯、甲基丙烯酸甲酯个甲基丙烯酸的三元共聚物作为粉浆浇铸材料的粘合剂。
于1985年8月20日授予的美国专利No.4,536,535(Usala)公开一种有机粘合剂,该粘合剂是以下化合物的相容多聚物的混合物:0-100重量%的甲基丙烯酸C1-8烷基酯,100-0重量%是丙烯酸C1-8烷基酯和0-5重量%的烯键式不饱和的胺羧酸。因为对最大量的电介质固体使用最小量的上述聚合物,优选这些聚合物制备本发明的电介质组合物。为此,上面的Usala申请的内容通过参考结合于本文。
经常地,聚合物粘合剂还含有相对于粘合剂聚合物为少量的增塑剂,增塑剂用于降低粘合剂聚合物的玻璃化转变温度(Tg)。当然,增塑剂的选择主要由需要进行改性的聚合物的决定。已用于各种粘合剂体系的增塑剂中有,邻苯二甲酸二乙酯、邻苯二甲酸二丁酯、邻苯二甲酸二辛酯、邻苯二甲酸丁基苄基酯、磷酸烷基酯、聚亚烷基二醇、甘油、聚(环氧乙烷)、羟乙基化烷基苯酚、二硫代磷酸二烷基酯和聚(异丁烯)。这些增塑剂中,最经常用于丙烯酸类聚合物体系的是邻苯二甲酸丁基苄基酯,因为能以相对低的浓度有效使用邻苯二甲酸丁基苄基酯。但是,应注意,无机材料包括但不限于玻璃、填料和颜料与聚合物粘合剂发生一定程度的相互作用,这样一般会升高聚合物粘合剂的玻璃化转变温度,与带组合物中的增塑剂的作用相反。
选择浇铸溶液的溶剂组分以实现聚合物完全溶解和足够高的挥发性,从而能够在大气压下施加相对少量的热量条件下使溶剂从分散体蒸发。此外,溶剂必须能在低于有机介质中包含的任何其他添加剂的沸点或分解温度的温度下良好沸腾。因此,最常用常压沸点低于1505℃的溶剂。这类溶剂包括:丙酮、二甲苯、甲醇、乙醇、异丙醇、甲基乙基酮、乙酸乙酯、1,1,1-三氯乙烷、四氯乙烯、乙酸戊酯、2,2,4-三乙基戊二醇-1,3-单异丁酸酯、甲苯、二氯甲烷和碳氟化合物。上述各溶剂可以不完全溶解粘合剂聚合物。然而,当与其他溶剂掺混时,它们具有满意的功能。这为本领域技术人员公知。特别优选的溶剂是乙酸乙酯,乙烷乙酸乙酯能避免使用对环境有害的氯碳化合物。
除了溶剂和聚合物外,使用增塑剂以防止带发生碎裂,并提供涂覆带宽范围的加工能力,如关闭(blanking)、印刷和层叠。优选的增塑剂是由罗门哈斯公司(Rohm and Haas Co.)制造的
Figure A200780022144D0022134651QIETU
 400,是聚二苯甲酸丙二醇酯。
应用
用于本发明的LTCC生坯带通过以下方式形成,在柔性基板上浇铸如上所述的玻璃、陶瓷填料、聚合物粘合剂和溶剂浆料分散体的薄层,加热该浇铸层以除去挥发性溶剂。优选带的厚度不大于20密耳,更优选1-10密耳。然后,将带冲切(blank)成片或以卷形式收拢。该生坯带通常用作多层电子电路的介电材料或绝缘材料。在生坯带的片的每个角上冲切出对准孔,其尺寸略大于电路的实际尺寸。为连接多层电路的不同层,在生坯带上形成通孔。通常可以通过机械冲孔来实现。但是,可以使用锐聚焦激光在生坯带上进行挥发并形成通孔。通孔通常的尺寸范围为0.004-0.25英寸。层之间的互连可以通过用厚膜导电油墨填充通孔来形成。这种油墨一般采用标准丝网印刷技术施加。通过丝网印刷导体迹线(track)完成各电路层。还可以在选择的层上印刷电阻油墨或高介电常数的油墨,以形成电阻性或电容性电路元件。而且,与带层电容器工业中使用的生坯带类似,专门配制的高介电常数的生坯带可以加入作为多层电路的一部分。
完成各电路层后,将独立各层排序并层叠。使用等静压模以保证各层之间的精确对齐。用热的平台切割机(stage cutter)修整该层叠物。结合前面对附图的说明提供对用于均衡层合的LTCC和隔离带设置的详细描述。在此讨论关键的层叠参数,包括但不限于压力、时间、液态浴温度的作用和范围。2,500-3,500psi的足够的压力范围一般能合理提供LTCC带和由厚膜导体、电容器、电感器和电阻构成的各电路特征的充分接触,同时没有使生坯态的多层体发生过分的变形。为提供划线以便于在较大尺寸LTCC平台上小尺寸模块或元件的单片化,预层叠步骤是必需的,在该步骤中,一般可施加在500-1,500psi范围内的小得多的压力。采用最多30分钟的浸泡时间,一般为10分钟,层叠常规的LTCC基板。对本发明,可应用同样的时间量,优选使用15-20分钟,以保证顶隔离带层和底隔离带层的构形与LTCC子组件的顶部和底部上的外表面电路特征充分或接近完全相配。为本发明的目的,对温度的讨论集中在配有水浴的均衡层合机上。为将大概密封的系统中不希望的水蒸发损失减至最小并使进行层叠的LTCC材料过度软化,可应用的水浴温度最高至80℃,一般约为70℃。对本发明,可应用同样的温度范围,优选使用75-80℃,以保证顶隔离带层和底隔离带层的构形与LTCC子组件的顶部和底部上的外表面电路特征充分或接近完全相配。注意,因为受到LTCC带和隔离带组合物中增塑剂和无机材料的影响,当施加的温度接近有效玻璃化转变温度时,LTCC带和隔离带中的聚合物粘合剂开始软化并成为可压缩或可变形的。
在标准厚膜传送带式炉或箱式炉中,以程控加热周期进行烧制。该方法还允许进行共烧制的顶部和/底部导体作为强制烧结的结构部分,而不需要使用常规的隔离带作为顶层和底层,并且不需要在烧制后去除、清洁隔离带。
如本文所用,术语“烧制”表示在氧化气氛如空气中加热组合件至一定温度并保持一定的时间,以充分挥发(烧尽)该组合件的层中的所有有机材料,烧结层中所有的玻璃、金属或者介电材料,因此使整个层叠物致密化。
本领域的技术人员应认识到,在每一层叠步骤中,所述层必须精确对准,使通孔适当连接相邻功能层的适当导电路径。
术语“功能层”表示印刷的生坯带,所述生坯具有静压导电、电阻或者电容的功能。因此,如上所示,可以在典型的生坯带层上印刷一种或多种电阻电路和/或电容器以及导电电路。
按照图1-5所示的设置,不同厚度的生坯带片上冲切出角上的对准孔,使片的x-和y-尺寸范围为3英寸×3英寸至8英寸×8英寸。然后冲压这些片形成通孔,然后使用本领域技术人员皆知的标准处理技术将合适表面和通孔填充金属化。
然后,这些部分通过在氧化气氛如空气中加热至一定温度并保持一定时间进行烧制,以充分挥发(烧尽)该组合件的层中的所有有机材料,烧结层中所有的玻璃、金属或者介电材料。按照这种方式使整个层叠物致密。
然后采用水洗、机械刷除或喷砂的常规方法,从各部分除去隔离带。
然后,评价这些部分的收缩、裂纹或其他缺陷以及基板拱形。
形貌测量
通过使用机械(即触针接触)型或者光学型仪器,用表面形貌扫描(surfacetopography scan)评价形貌的一致程度。Tencor Alpha-Step 500是一种典型的机械型表面轮廓曲线仪,该轮廓曲线仪配有不同直径的金刚石尖触针,提供一定范围的触针压力、扫描速度和扫描模式。10毫米的最大扫描长度和300微米的垂直形貌高度能充分表征如本发明所述的形貌控制。典型的光学轮廓仪如Veeco′s WykoNT3300使用计算机化的干涉仪显微镜(Interferometric Microscope)来表征表面轮廓。一般而言,最大5倍的低放大物镜对垂直方向和侧面方向的混合电路的表面结构而言已足够。为本发明,可以采用对表面特征如导体图案与隔离带层层叠之前和之后的轮廓进行比较,以说明层叠过程最佳化的作用,该作用显著影响随后烧制的LTCC结构的完整性。

Claims (24)

1.一种制造具有外表面特征的LTCC结构的方法,该方法包括:
(a)提供两个或更多个LTCC带层,所述带层形成具有顶侧和底侧的子组件,其中至少一个外表面具有功能特征;
(b)提供顶隔离带层和底隔离带层;
(c)将顶隔离带层施加到该子组件的顶侧,将底隔离带层施加到该子组件的底侧;形成完整组件;
(d)提供底压板,将完整组件施加在该底压板上,其中,底隔离带层与底压板接触;
(e)将施加于底压板的完整组件层叠;
(f)对该层叠组件焙烧;和
(g)除去顶隔离带层和底隔离带层。
2.如路权利要求1所述的方法,该方法还包括在步骤(d)后,将完整组件包封在两个或更多个袋中,还包括在步骤(a)后去除所述的袋。
3.如权利要求1所述的方法,其特征在于,LTCC结构显示小于1%x,y收缩的交互抑制。
4.如权利要求1所述的方法,其特征在于,层叠步骤是均衡的。
5.如权利要求1所述的方法,该方法还包括在步骤(a)后在层叠的子组件上刻划线凹陷。
6.如权利要求3所述的方法,其特征在于,LTCC结构显示小于0.2%x,y收缩的交互抑制。
7.如权利要求2所述的方法,该方法还包括在将完整组件包封在袋中之前在所述完整组件的顶侧放置可压缩片。
8.如权利要求7所述的方法,该方法还包括在将完整组件包封在袋中之前在放置于压板上的所述完整组件的底侧放置可压缩片。
9.如权利要求1所述的方法,其特征在于,功能特征是电容器、电阻、导体和/或电感器。
10.如权利要求1所述的方法,其特征在于,功能特征在LTCC结构的顶表面和底表面上。
11.如权利要求1所述的方法,其特征在于,功能特征在LTCC结构的顶表面上。
12.一种无变形、无裂纹和无拱形的LTCC结构,采用权利要求1所述的方法制造。
13.一种形成具有外划线的LTCC结构的方法,该方法包括:
(o)提供两个或更多个LTCC带层,所述带层形成具有顶侧和底侧的子组件,其中,在表面上存在表明何处进行划线的导向器;
(p)使用步骤(a)的导向器在层叠的子组件上划出线凹陷;
(q)提供顶隔离带层和底隔离带层;
(r)将顶隔离带层施加到该子组件的顶侧,将底隔离带层施加到该子组件的底侧;形成完整组件;
(s)提供底压板,将完整组件施加在该底压板上,其中,底隔离带层与底压板接触;
(t)将施加于底压板的完整组件层叠;
(u)对该层叠组件焙烧;和
(q)除去顶隔离带层和底隔离带层。
14.如权利要求13所述的方法,其特征在于,导向器是基准点特征。
15.如权利要求13所述的方法,其特征在于,导向器是通孔。
16.如权利要求13所述的方法,其特征在于,步骤(a)的子组件的至少一个外表面具有功能特征。
17.如权利要求13所述的方法,其特征在于,划线凹陷是在子组件的顶侧的表面上。
18.如权利要求13所述的方法,该方法还包括在步骤(d)后,将完整组件包封在两个或更多个袋中,还包括在步骤(e)后去除所述的袋。
19.如权利要求13所述的方法,其特征在于,LTCC结构显示小于1%x,y收缩的交互抑制。
20.如权利要求13所述的方法,其特征在于,LTCC结构是大型板。
21.如权利要求20所述的方法,其特征在于,大型板大于或等于6英寸×6英寸。
22.如权利要求20所述的方法,其特征在于,大型板包含小尺寸化电路的阵列。
23.如权利要求22所述的方法,其特征在于,小尺寸化电路的阵列被划线凹陷分隔开。
24.如权利要求13所述的方法,该方法还包括在将完整组件包封在袋中之前在所述完整组件的顶侧放置可压缩片。
CNA2007800221445A 2006-06-16 2007-06-13 对低温共焙烧的具有表面电路图案的陶瓷进行无压强制烧结的改进工艺 Pending CN101480115A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US81415506P 2006-06-16 2006-06-16
US60/814,155 2006-06-16

Publications (1)

Publication Number Publication Date
CN101480115A true CN101480115A (zh) 2009-07-08

Family

ID=38770006

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2007800221445A Pending CN101480115A (zh) 2006-06-16 2007-06-13 对低温共焙烧的具有表面电路图案的陶瓷进行无压强制烧结的改进工艺

Country Status (7)

Country Link
US (1) US20110027539A1 (zh)
EP (1) EP2036411A2 (zh)
JP (1) JP2009540608A (zh)
KR (1) KR20090023487A (zh)
CN (1) CN101480115A (zh)
TW (1) TW200815311A (zh)
WO (1) WO2007149298A2 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110706913A (zh) * 2019-10-21 2020-01-17 娄建勇 一种厚膜磁元件的制备方法及基于该磁元件的变压器和电感器
CN115557795A (zh) * 2022-09-07 2023-01-03 广东环波新材料有限责任公司 一种低温共烧陶瓷基板烧平方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9718993B2 (en) * 2012-05-11 2017-08-01 Keranor As Green ceramic tapes and method for their fabrication

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4536535A (en) * 1983-06-07 1985-08-20 E. I. Du Pont De Nemours And Company Castable ceramic compositions
US4654095A (en) * 1985-03-25 1987-03-31 E. I. Du Pont De Nemours And Company Dielectric composition
JPH02141479A (ja) * 1988-11-22 1990-05-30 Toshiba Corp セラミックス多層基板の製造方法
JPH0670940B2 (ja) * 1988-12-15 1994-09-07 株式会社村田製作所 セラミック積層成形体の製造方法
US5085720A (en) 1990-01-18 1992-02-04 E. I. Du Pont De Nemours And Company Method for reducing shrinkage during firing of green ceramic bodies
US5254191A (en) * 1990-10-04 1993-10-19 E. I. Du Pont De Nemours And Company Method for reducing shrinkage during firing of ceramic bodies
US5628850A (en) * 1995-07-20 1997-05-13 Motorola, Inc. Method for producing input/output connections in a ceramic device
US5882455A (en) * 1997-09-25 1999-03-16 International Business Machines Corporation Apparatus and method for forming isotropic multilayer ceramic substrates
US6205032B1 (en) * 1999-03-16 2001-03-20 Cts Corporation Low temperature co-fired ceramic with improved registration
US6139666A (en) * 1999-05-26 2000-10-31 International Business Machines Corporation Method for producing ceramic surfaces with easily removable contact sheets
JP4138211B2 (ja) * 2000-07-06 2008-08-27 株式会社村田製作所 電子部品およびその製造方法、集合電子部品、電子部品の実装構造、ならびに電子装置
TW562737B (en) * 2000-11-27 2003-11-21 Murata Manufacturing Co Method of manufacturing ceramic multi-layer substrate, and unbaked composite laminated body
US6776861B2 (en) * 2002-06-04 2004-08-17 E. I. Du Pont De Nemours And Company Tape composition and process for internally constrained sintering of low temperature co-fired ceramic
TWI345938B (en) * 2003-10-17 2011-07-21 Hitachi Metals Ltd Multi-layered ceramic substrate and its production method, and electronic device comprising same
JP2006123510A (ja) * 2004-09-29 2006-05-18 Yamauchi Corp プレス成形用クッション材およびその製造方法
US7068492B2 (en) * 2004-11-22 2006-06-27 E. I. Du Pont De Nemours And Company Process for the constrained sintering of a pseudo-symmetrically configured low temperature cofired ceramic structure

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110706913A (zh) * 2019-10-21 2020-01-17 娄建勇 一种厚膜磁元件的制备方法及基于该磁元件的变压器和电感器
CN115557795A (zh) * 2022-09-07 2023-01-03 广东环波新材料有限责任公司 一种低温共烧陶瓷基板烧平方法

Also Published As

Publication number Publication date
KR20090023487A (ko) 2009-03-04
US20110027539A1 (en) 2011-02-03
WO2007149298A3 (en) 2008-04-10
TW200815311A (en) 2008-04-01
JP2009540608A (ja) 2009-11-19
EP2036411A2 (en) 2009-03-18
WO2007149298A2 (en) 2007-12-27

Similar Documents

Publication Publication Date Title
EP0196035B1 (en) Dielectric composition
CN1887594A (zh) 具有假对称构形的低温共焙烧陶瓷结构的约束烧结方法
KR100462289B1 (ko) 도체 페이스트, 세라믹 다층기판, 및 세라믹 다층기판의제조방법
CN1887592A (zh) 假对称构形的低温共焙烧陶瓷结构的控制烧结方法
WO1989008025A1 (en) Method of manufacturing gas discharge display device
CN1229209C (zh) 陶瓷多层基板的制造方法和未烧成的复合叠层体
CN101480115A (zh) 对低温共焙烧的具有表面电路图案的陶瓷进行无压强制烧结的改进工艺
JPWO2004049356A1 (ja) セラミックパッケージ及びチップ抵抗器並びにそれらの製造方法
KR100538733B1 (ko) 비대칭으로 배치된 유전층의 구속 소결 방법
US20120199270A1 (en) Method of manufacturing a multi-layer ceramic substrate using a constraining green sheet
KR100896601B1 (ko) 무수축 세라믹 기판의 제조방법 및 이를 이용한 무수축세라믹 기판
CN101161607A (zh) 陶瓷基板及其制造方法
CN101378623A (zh) 具有内埋孔穴的多层陶瓷基板及其制造方法
JP2004106540A (ja) 複合体およびその製造方法、並びにセラミック基板の製造方法
JPH0799263A (ja) セラミック基板の製造方法
CN101161606A (zh) 陶瓷薄板的制造方法
TW575535B (en) Method for producing high precision multilayered ceramic component
CN115073148B (zh) 一种陶瓷封装基座及其制备方法
JP2007095862A (ja) 多層セラミック集合基板および多層セラミック基板並びに多層セラミック集合基板の製造方法
US20090133805A1 (en) Method of manufacturing multilayer ceramic substrate
JPH0828579B2 (ja) セラミツク多層基板の製造方法
KR101085778B1 (ko) 다층 기판의 제조 방법
JP2006066637A (ja) セラミック多層基板の製造方法およびそれに用いられる押し型
JP2008098647A (ja) 多層セラミック基板
JPH0575262A (ja) セラミツク多層配線基板の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
AD01 Patent right deemed abandoned

Effective date of abandoning: 20090708

C20 Patent right or utility model deemed to be abandoned or is abandoned