CN101471020A - 数据存储单元及显示系统 - Google Patents

数据存储单元及显示系统 Download PDF

Info

Publication number
CN101471020A
CN101471020A CNA2008101825133A CN200810182513A CN101471020A CN 101471020 A CN101471020 A CN 101471020A CN A2008101825133 A CNA2008101825133 A CN A2008101825133A CN 200810182513 A CN200810182513 A CN 200810182513A CN 101471020 A CN101471020 A CN 101471020A
Authority
CN
China
Prior art keywords
data storage
storage cells
stress
electric current
pressure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2008101825133A
Other languages
English (en)
Inventor
马丁·J·爱德华兹
约翰·R·艾尔斯
奈格尔·D·杨格
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TPO Displays Corp
Original Assignee
Toppoly Optoelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppoly Optoelectronics Corp filed Critical Toppoly Optoelectronics Corp
Publication of CN101471020A publication Critical patent/CN101471020A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Read Only Memory (AREA)
  • Semiconductor Memories (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

数据存储单元及显示系统。存储阵列包括至少两数据存储单元。这些数据存储单元利用热载子应力损害存储数据。每一数据存储单元具有一第一端、一第二端以及一第三端。当第二及第三端之间的一第一跨压接近或大于一第一临界电压，并且第一及第三端之间的一第二跨压大于一第二临界电压时，这些数据存储单元为一第一写入操作。

Description

数据存储单元及显示系统
技术领域
本发明涉及一种存储阵列的数据存储单元，特别涉及一种利用热载子应力存储数据的数据存储单元。
背景技术
在主动矩阵显示器中，需要存储与显示器的操作有关的数据。举例而言，显示画面所需的驱动电压，或是液晶材料的特性。如果主动矩阵显示器不需额外使用记忆装置，则可降低成本。
发明内容
本发明提供一种存储阵列，包括至少两数据存储单元。这些数据存储单元利用热载子应力损害存储数据。每一数据存储单元具有一第一端、一第二端以及一第三端。当第二及第三端之间的一第一跨压接近或大于一第一临界电压，并且第一及第三端之间的一第二跨压大于一第二临界电压时，这些数据存储单元为一第一写入操作。
当这些数据存储单元为一第一读取操作时，这些数据存储单元的第一跨压为一第一电压，并且检测由该第三端流向该第一端的一第一电流。由该第三端流向该第一端的该第一电流被一未应力电流分割，用以判断这些数据存储单元是否发生应力。
当这些数据存储单元为一第二读取操作时，该第一及第二端之间的一第一反相跨压为一第二电压，并且检测由该第一端流向该第三端的一第二电流。由该第一端流向该第三端的该第二电流被一未应力电流分割，用以判断这些数据存储单元是否发生应力。
本发明另提供一种显示系统，包括一存储阵列。存储阵列具有至少两数据存储单元。数据存储单元利用热载子应力损害存储数据。每一数据存储单元具有一第一端、一第二端以及一第三端。当第二及第三端之间的一第一跨压接近或大于一第一临界电压，并且第一及第三端之间的一第二跨压大于一第二临界电压时，数据存储单元为一第一写入操作。
为让本发明的上述和其他目的、特征、和优点能更明显易懂，下文特举出优选实施例，并配合附图，作详细说明如下：
附图说明
图1为本发明的晶体管在应力及测量下的示意图。
图2显示在第一读取操作下，晶体管的漏极与源极之间的跨压与漏极电流之间的关系曲线。
图3显示在第一读取操作下，应力前后的漏极电流的比例。
图4A为根据本发明的晶体管在应力(写入操作)下的示意图。
图4B为根据本发明的晶体管在反相测量(第二读取操作)下的示意图。
图5显示在第二读取操入下，漏极电流在发生应力前后的比例。
图6显示在第一次写入操作下，写入数据至晶体管的示意图。
图7显示在第二次写入操作下，写入数据至晶体管的示意图。
图8显示在第一次读取操作下，由晶体管读取数据的示意图。
图9显示在第二次读取操作下，由晶体管读取数据的示意图。
图10为本发明的存储阵列的示意图。
图11为存储阵列的实际布局的一可能实施例。
图12为利用热载子应力存储数据的存储阵列的一可能实施例。
图13为利用热载子应力存储数据的存储阵列的另一可能实施例。
图14为利用热载子应力存储数据的存储阵列的另一可能实施例。
图15为可显示画面的系统示意图。
【符号说明】
1000、1300：存储阵列；
Row1～RowN、RowN+1、RowN+2：列线；
Col1～Col N、Col M、Col M+1、Col M+2、Col M+3：行线；
Vcom：共通电极；
Sw：切换装置；
Sd：数据存储单元；
1200：矩阵存储阵列；
400：显示面板；
600：电子装置；
700：电源供应器。
具体实施方式
图1为本发明的晶体管在应力(写入操作)及测量(第一读取操作)下的示意图。晶体管T1为一金属氧化物半导体(MOS)晶体管，尤其是低温多晶硅(low temperature polycrystalline silicon；LPTS)薄膜晶体管(thin filmtransistor)，其可提供热载子应力(hot carrier stressing)。晶体管T1将数字信息存储成非易失性(non-volatile)格式。在写入操作(热载子应力)下，晶体管T1的栅极与源极之间的跨压VGS接近或大于第一临界电压，其漏极与源极之间的跨压VDS大于第二临界电压。举例而言，在写入操作下，晶体管T1的栅极与源极之间的跨压VGS为2.5V，其漏极与源极之间的跨压VDS为16V。在读取操作下，晶体管T1的栅极与源极之间的跨压VGS大于第一临界电压。举例而言，在读取操作下，晶体管T1的栅极与源极之间的跨压VGS可为3V或5V，其漏极与源极之间的跨压VDS在0V～5V之间。
图2显示在第一读取操作下，晶体管的漏极与源极之间的跨压VDS与漏极电流IDS之间的关系曲线。在应力之前的晶体管T1的漏极电流IDS如三角形符号所示。在应力之后，晶体管T1的漏极电流IDS显然减少，特别是在晶体管T1的漏极与源极之间的跨压VDS较小时。
图3显示在第一读取操作下，应力前后的漏极电流IDS的比例。如图所示，应力之前的漏极电流IDS与应力之后的漏极电流IDS之间的最小比例是发生在漏极与源极之间的跨压VDS较小时。当漏极与源极之间的跨压VDS增加时，漏极电流IDS变化较小，并且应力之前的漏极电流IDS与应力之后的漏极电流IDS之间的比例较大。因此，要测量晶体管T1是否发生应力是很困难的。然而，通过漏极与源极之间的跨压VDS(较低)，以及栅极与源极之间的跨压VGS(较高)，便可轻易地判断出晶体管T1是否发生应力。为了要测量晶体管是否发生应力，必需将流经晶体管的电流与一些参考电平作比较。这些参考电平可为预设值，或是由晶体管的特性所决定。由于晶体管是同时被形成以作为记忆电路，故均有相同的特性。通过两晶体管，便可将数据的每一位存储成一互补(complementary)格式。在此例中，只需要比较两晶体管所存储的数据，因此，不需产生参考电平。
图4A为根据本发明的晶体管在应力(写入操作)下的示意图。图4B为根据本发明的晶体管在反相测量(第二读取操作)下的示意图。在应力下，晶体管T1的源/漏极是相反于在测量下的晶体管T1的源/漏极。
图5显示在第二读取操入下，漏极电流在发生应力前后的比例。在应力发生在晶体管T1的漏极端(由应用电压所决定)时，将发生热载子损害。在测量时，如果晶体管T1的连接反相时，将使用损害区位于通道与源极端(由应用电压所决定)间。然后，对于被测量的电流而言，应力的影响与图5所示的漏极与源极之间的跨压VDS之间的相依性很低。另外，相较于图3，在相同的跨压VDS下，电流值大幅减少。通过写入和读取技术的改变，在读取操作下，漏极与源极之间的跨压VDS是比较不重要的。
图6显示在第一次写入操作下，写入数据至晶体管的示意图。如图所示，晶体管的栅极与源极之间的跨压VGS用以决定是否选择存储阵列中的列或行晶体管。当晶体管的栅极与源极之间的跨压VGS等于电压Vwrite_select时，表示选择晶体管。当晶体管的栅极与源极之间的跨压VGS等于电压Vwrite_no_select时，表示不选择晶体管。
晶体管的漏极与源极之间的跨压VDS用以决定将数据1(发生应力)或数据0(未发生应力)写入至被选择的晶体管。如果欲存储数据1，则晶体管的漏极与源极之间的跨压VDS等于发生应力时的电压。如果欲存储数据0，则晶体管的漏极与源极之间的跨压VDS等于没有发生应力时的电压。
图7显示在第二次写入操作下，写入数据至晶体管的示意图。如图所示，漏极与源极之间的跨压VDS用以决定是否选择存储阵列中的列或行晶体管。当漏极与源极之间的跨压VDS等于电压Vstress，表示选择晶体管，其中电压Vstress为发生应力时的电压。当漏极与源极之间的跨压VDS等于电压Vno_stress，表示不选择晶体管，其中电压Vn0_stress为未发生应力时的电压。
晶体管的栅极与源极之间的跨压VGS用以决定写入数据1(发生应力)或数据0(未发生应力)至被选择的晶体管。如果欲写入数据1，则栅极与源极之间的跨压VGS等于Vwrite_select。如果欲写入数据0，则栅极与源极之间的跨压VGS等于Vwrite_no_select。
图8显示在第一次读取操作下，由晶体管读取数据的示意图。如图所示，在写入及读取时，晶体管的漏极/源极连接均相同。另外，当晶体管的栅极与源极之间的跨压VGS等于Vread_select，表示选择晶体管。当晶体管的栅极与源极之间的跨压VGS等于Vread_no_select，表示不选择晶体管。
图9显示在第二次读取操作下，由晶体管读取数据的示意图。如图所示，在读取时的晶体管的漏极/源极连接相反于在写入时(如第6或7图所示)的晶体管的漏极/源极连接。可用来写入数据的电压值以及可用来读取晶体管的数据的电压值如表1所示：
 
Vwrite select VT(临界电压)
Vwrite_no_select 0V
Vstress 16V
Vno_stress 0V
Vread_select 5V
Vread_no_select 0V
Vread 0-5V(根据读取电路操作)
热载子应力所引起的损害发生在晶体管的通道的漏极端。对N型通道的晶体管而言，在通道的漏极端具有很大的正电压。这将造成晶体管的电流电压特性不对称。因此，对晶体管而言，具有四种可能的状态。第一种状态就是晶体管未遭受应力。第二种状态就是，在晶体管的第一源极/漏极被连接至一较高的电压，并且晶体管的第二源极/漏极被连接至一较低的电压时，晶体管遭受应力。第三种状态就是，在晶体管的第一源极/漏极被连接至一较低的电压，并且晶体管的第二源极/漏极被连接至一较高的电压时，晶体管遭受应力。第四种状态就是，在晶体管的第一源极/漏极被连接至一较高的电压，并且晶体管的第二源极/漏极被连接至一较低的电压(第一次写入操作)时，晶体管遭受应力，并且在晶体管的第一源极/漏极被连接至一较低的电压，而晶体管的第二源极/漏极被连接至一较高的电压(第二次写入操作)时，晶体管遭受应力。
电流I1为一流经晶体管的第一源/漏极的电流，此电流比晶体管的第二源/漏极的电流大。电流I2为一流经晶体管的第二源/漏极的电流，此电流比晶体管的第一源/漏极的电流大。当晶体管操作在饱和区时，测量电流I1及I2。在线性区时，电流I1及I2之间的差异很小。第一种状态就是电流I1及I2均大于参考电流IR。第二种状态就是电流I1大于电流I2。第三种状态就是电流I2大于电流I1。第四种状态就是电流I1及I2均小于参考电流IR。
在其它实施例中，这四种状态可分别对应数据00、01、10以及11。也可利用这四种状态提供限制再次写入能力。举例而言，存储阵列的每一数据存储单元可通过两次机会，存储数据。在第一次的机会中，第一状态可代表数据0，第二状态可代表数据1。在其它实施例中，在第二次的机会中，第一及第二状态代表数据0，第三及第四状态代表数据1。也可只利用第二及第三状态，将一位的数据存储在每一晶体管中。只利用第二及第三状态的优点在于，不需额外的参考电流。举例而言，如果电流I1大于电流I2，则表示存储数据1，如果电流I2大于电流I1，则表示存储数据0。
图10为本发明的存储阵列的示意图。如图所示，存储阵列1000具有多个数据存储单元。这些数据存储单元利用热载子应力存储数据。每一晶体管形成在行线(column line)与列线(row line)之间的交叉点，并且耦接行线、列线以及一共通电极Vcom。存储阵列具有多个行线(Co1 1～Col N)以及多个列线(Row 1～Row N)。
图11为存储阵列1100的实际布局的一可能实施例。如图所示，列线Row N、Row N+1以及Row N+2形成在第一金属层。列线Col M、Col M+1、Col M+2、Col M+3以及共通电极Vcom形成在第二金属层。耦接到列线Col M以及Col M+1的晶体管通过同一条共通电极线，连接到共通电极Vcom。
图12为利用热载子应力存储数据的存储阵列的一可能实施例。热载子应力可能会增加晶体管的漏电流。如果漏电流过大时，将可能降低测量晶体管电流的效能。多个切换装置(切换晶体管)Sw以及数据存储单元(存储晶体管)Sd构成矩阵存储阵列1200。矩阵存储阵列1200包括，行线Co11～ColM以及列线Row 1～Row N。每一切换装置Sw耦接一行线、一列线以及一相对应的数据存储单元Sd。每一数据存储单元Sd耦接一相对应的切换装置Sw、一共通栅极电极Vsd_gate以及共通电极Vcom。
图13为利用热载子应力存储数据的存储阵列的另一可能实施例。每一数据存储单元Sd耦接在两相邻行线之间。存储阵列1300不需共通电极，但需额外的列线。耦接到两相邻行线的两数据存储单元的栅极耦接到不同的列线。写入数据至同一列的晶体管，或是读取同一列晶体管所存储的数据时，需要执行两步骤。在同一时间，同一列的晶体管只有一半可以被存取。
图14为利用热载子应力存储数据的存储阵列的另一可能实施例。每一数据存储单元为低掺杂漏极(light doped drain；LDD)晶体管。
图15为可显示画面的系统示意图。在本实施例中，画面可显示在显示面板400或电子装置600。如图所示，显示面板400具有图10所示的存储阵列1000。显示面板400可为电子装置(600)的一部分。一般而言，电子装置600可包含显示面板400以及电源供应器700。存储阵列1000可设置在显示面板400的基板(baseboard)之上，或是其它电路之外，用以存储一些显示面板400的设定数据或是隐含数据(default data)。另外，电源供应器700耦接显示面板400，用以提供电源予显示面板400。举例而言，电子装置600可为移动电话、数字相机(DSC)、个人数字助理(PDA)、笔记型计算机、桌上型计算机、电视、车用显示器、全球定位系统(GPS)、航空用显示器或是可携式DVD播放器。
虽然本发明已以优选实施例公开如上，然其并非用以限定本发明，本领域技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视所附权利要求书所界定者为准。

Claims (10)

1.一种显示系统，包括：
一存储阵列，包括：
至少两数据存储单元，利用热载子应力损害存储数据，其中每一数据存储单元具有一第一端、一第二端以及一第三端，当该第二及第三端之间的一第一跨压接近或大于一第一临界电压，并且该第一及第三端之间的一第二跨压大于一第二临界电压时，这些数据存储单元为一第一写入操作。
2.如权利要求1所述的显示系统，其中当该第一及第二端之间的一第一反相跨压接近或大于该第一临界电压，并且该第一及第三端之间的该第二跨压大于该第二临界电压时，这些数据存储单元为一第二写入操作，当这些数据存储单元存储两位时，这些数据存储单元执行该第一及第二写入操作。
3.如权利要求1所述的显示系统，其中当这些数据存储单元为一第一读取操作时，这些数据存储单元的第一跨压为一第一电压，并且检测由该第三端流向该第一端的一第一电流，由该第三端流向该第一端的该第一电流被一未应力电流分割，用以判断这些数据存储单元是否发生应力。
4.如权利要求1所述的显示系统，其中当这些数据存储单元为一第二读取操作时，该第一及第二端之间的一第一反相跨压为一第二电压，并且检测由该第一端流向该第三端的一第二电流，由该第一端流向该第三端的该第二电流被一未应力电流分割，用以判断这些数据存储单元是否发生应力。
5.如权利要求1所述的显示系统，其中当这些数据储单元存储两位时，将一第一电流与一第二电流作比较，该第一电流由该第三端流向该第一端，该第二电流由该第一端流向该第三端，或是将该第一及第二与一参考电流作比较，用以判断这些数据存储单元的一存储状态。
6.如权利要求1所述的显示系统，其中这些数据存储单元形成一矩阵存储阵列，该矩阵存储阵列包括，多个行线以及多个列线，每一数据存储单元耦接相对应行线、相对应列线以及一共通电极，这些列线形成在一第一金属层之上，这些行线以及该共通电极形成在一第二金属层之上，相邻的数据存储单元共用一共通电极线，用以连接该共通电极。
7.如权利要求1所述的显示系统，其中这些数据存储单元以及多个切换装置形成一矩阵存储阵列，该矩阵存储阵列包括，多个行线以及多个列线，每一切换装置耦接相对应行线、相对应列线以及相对应数据存储单元，每一数据存储单元耦接相对应切换装置以及一共通电极。
8.如权利要求1所述的显示系统，其中这些数据存储单元形成一矩阵存储阵列，该矩阵存储阵列包括，多个行线以及多个列线，每一数据存储单元耦接于相邻的两行线之间，在相邻行线的这些数据存储单元的栅极耦接不同的列线。
9.如权利要求1所述的显示系统，其中这些数据存储单元为低掺杂漏极晶体管。
10.如权利要求1所述的显示系统，还包括：一电子装置，该电子装置包括一显示面板以及一电源供应装置，该电源供应装置供电予该显示面板，该存储阵列为该显示面板的一部分，该电子装置为一移动电话、一数字相机、一个人数字助理、一笔记型计算机、一桌上型计算机、一电视、一车用显示器、一全球定位系统、一航空用显示器或是一可携式DVD播放器。
CNA2008101825133A 2007-12-25 2008-12-08 数据存储单元及显示系统 Pending CN101471020A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US1657307P 2007-12-25 2007-12-25
US61/016,573 2007-12-25
EP08103029.8 2008-03-27

Publications (1)

Publication Number Publication Date
CN101471020A true CN101471020A (zh) 2009-07-01

Family

ID=40027069

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2008101825133A Pending CN101471020A (zh) 2007-12-25 2008-12-08 数据存储单元及显示系统

Country Status (6)

Country Link
US (1) US7835195B2 (zh)
EP (1) EP2075798A1 (zh)
JP (1) JP2009157375A (zh)
KR (1) KR20090069229A (zh)
CN (1) CN101471020A (zh)
TW (1) TWI445177B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105322931A (zh) * 2014-08-05 2016-02-10 密克罗奇普技术公司 电子装置及其电子熔丝

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI704564B (zh) * 2017-01-25 2020-09-11 聯華電子股份有限公司 記憶體裝置及其電源控制電路
DE102019205919B4 (de) 2019-04-25 2022-12-15 E.G.O. Elektro-Gerätebau GmbH Wasserführendes Haushaltsgerät und Verfahren zu seinem Betrieb

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2602367B1 (fr) * 1986-07-30 1988-10-07 Bull Sa Procede de memorisation d'un bit d'information dans une cellule de memoire vive statique integree du type mos, transistor pour la mise en oeuvre du procede et memoire en resultant
JP2648099B2 (ja) * 1994-07-29 1997-08-27 九州日本電気株式会社 不揮発性半導体メモリ装置およびそのデータ消去方法
US5687118A (en) * 1995-11-14 1997-11-11 Programmable Microelectronics Corporation PMOS memory cell with hot electron injection programming and tunnelling erasing
JP3256122B2 (ja) * 1996-02-14 2002-02-12 シャープ株式会社 半導体装置の製造方法
JPH11143379A (ja) * 1997-09-03 1999-05-28 Semiconductor Energy Lab Co Ltd 半導体表示装置補正システムおよび半導体表示装置の補正方法
FR2770019B1 (fr) * 1997-10-20 2000-01-28 Sgs Thomson Microelectronics Point memoire mos
JP4531194B2 (ja) * 1999-04-15 2010-08-25 株式会社半導体エネルギー研究所 電気光学装置及び電子機器
JP2001135088A (ja) * 2000-11-06 2001-05-18 Hitachi Ltd 不揮発性半導体記憶装置
US7057938B2 (en) * 2002-03-29 2006-06-06 Macronix International Co., Ltd. Nonvolatile memory cell and operating method
US6831856B2 (en) * 2002-09-23 2004-12-14 Ovonyx, Inc. Method of data storage using only amorphous phase of electrically programmable phase-change memory element
DE602004014412D1 (de) * 2004-01-23 2008-07-24 Agere Systems Inc Verfahren und vorrichtung zum programmieren eines
JP4764773B2 (ja) * 2006-05-30 2011-09-07 ルネサスエレクトロニクス株式会社 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105322931A (zh) * 2014-08-05 2016-02-10 密克罗奇普技术公司 电子装置及其电子熔丝

Also Published As

Publication number Publication date
US7835195B2 (en) 2010-11-16
JP2009157375A (ja) 2009-07-16
US20090161450A1 (en) 2009-06-25
EP2075798A1 (en) 2009-07-01
KR20090069229A (ko) 2009-06-30
TWI445177B (zh) 2014-07-11
TW200929547A (en) 2009-07-01

Similar Documents

Publication Publication Date Title
JP2024037759A (ja) 半導体装置
JP5681599B2 (ja) 半導体メモリ装置の検査方法
JP2012079401A (ja) 半導体メモリ装置およびその検査方法
CN115171750B (zh) 存储器及其访问方法、电子设备
US20190259436A1 (en) Magnetic storage device with voltage generator that varies voltages according to temperature
CN100419915C (zh) 非易失性半导体存储器件
KR100274735B1 (ko) 스태틱형 반도체 기억장치 및 그 테스트방법
CN102568578A (zh) 半导体存储装置及其测试及控制方法
CN101471020A (zh) 数据存储单元及显示系统
CN101986389A (zh) 闪存单元、闪存装置及其编程方法
US10347830B2 (en) Non-volatile register file including memory cells having conductive oxide memory element
US20090040857A1 (en) Integrated circuit including decoupling capacitors that can be disabled
TWI352356B (en) Method for detecting erroneous word lines of a mem
KR20130093394A (ko) 멀티 모드 스위칭 전류를 사용하여 기입 동작을 수행하는 저항성 메모리 장치, 이를 포함하는 메모리 시스템 및 저항성 메모리 장치의 데이터 기입 방법
US20170221574A1 (en) Fuse memory having discharge circuit
CN115881036A (zh) 基于MRAM的OLED驱动芯片Gamma校正电路及方法、设备、介质
CN102932609B (zh) 一种基于快闪存储器的图像传感器的数据读取方法
ITMI20011231A1 (it) Circuiteria di rilevamento per la lettura e la verifica del contenutodi celle di memoria non volatili programmabili e cancellabili elettric
JP6589320B2 (ja) 不揮発性記憶装置、ドライバー、電気光学装置、電子機器及び不揮発性記憶装置の検査方法
CN104102033B (zh) 一种阵列基板、显示面板和显示装置
TW569213B (en) Semiconductor memory device
JP2004093644A (ja) アレイ基板の検査装置および検査方法
CN1842871A (zh) Mram单元的加速寿命试验
CN112331152B (zh) 防静电单元及其工作方法、像素驱动电路
US20180053549A1 (en) Resistive memory and memory cell

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20090701