CN101467351A - 用于带宽受限的负载的三态驱动器 - Google Patents

用于带宽受限的负载的三态驱动器 Download PDF

Info

Publication number
CN101467351A
CN101467351A CNA2007800217219A CN200780021721A CN101467351A CN 101467351 A CN101467351 A CN 101467351A CN A2007800217219 A CNA2007800217219 A CN A2007800217219A CN 200780021721 A CN200780021721 A CN 200780021721A CN 101467351 A CN101467351 A CN 101467351A
Authority
CN
China
Prior art keywords
mos
drive circuit
equipment
tri
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007800217219A
Other languages
English (en)
Other versions
CN101467351B (zh
Inventor
卡尔潘都·夏斯特里
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Cisco Technology Inc
Lightwire LLC
Original Assignee
SiOptical Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SiOptical Inc filed Critical SiOptical Inc
Publication of CN101467351A publication Critical patent/CN101467351A/zh
Application granted granted Critical
Publication of CN101467351B publication Critical patent/CN101467351B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H03K19/09425—Multistate logic
    • H03K19/09429—Multistate logic one of the states being the high impedance or floating state
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Logic Circuits (AREA)
  • Dc Digital Transmission (AREA)

Abstract

一种CMOS驱动器电路，其被配置为在传输预定数量的相似值的数据位后，提供三态条件，减少沿着传输信道的符号间干扰(ISI)的出现。在传输信道为带宽受限的情况下，三态技术的使用允许在指定的位周期期间完全转换到供电轨。

Description

用于带宽受限的负载的三态驱动器
相关申请的交叉引用
本申请权利要求2006年6月14日提交的临时申请第60/813,515号的权益。
技术领域
本发明涉及用于带宽受限的负载的驱动器电路，尤其涉及三态(tri-state)驱动设备的使用以减少带宽受限的负载中符号间干扰(ISI)的可能。
发明背景
当包含或者为1或者为0的长串的数字数据信号被通过长传输线发送时，与数据转换(或者0→1或者1→0)相关的边缘由于带宽的限制和传输线的频散变得严重失真。这种现象，被称作符号间干扰(ISI)，使与这些长串相关联的转换边缘从它们的理想时钟位置移动，因此干扰了接收器对数据的正确恢复。
数据传输系统的设计者已经使用系统方法，通过利用被称为驱动器电路中的“预加重”(pre-emphasis)的技术，来减轻ISI的问题。例如，在转换到“0”电压电平之前，传输线驱动器维持不如额定“1”电压电平大的较低的电压电平“1”。以类似的方式，在转换到“1”电平电压之前，传输线驱动器维持较高的电压电平“0”(与额定值相比)。这些被加重的转换趋向对在长的高比特序列或长的低比特序列后的脉冲的预期的失真进行补偿。在典型的现有技术装置中，这种加重由通过电阻器获得电流来产生驱动电压而被提供。结果，与电平移动1→0或0→1的位转换相比，对于1→1或0→0的位转换而言，驱动减少的电流。虽然这种方法是有用的，但是这种方法需要相对高的功率并不适合如CMOS驱动器的低功率的应用。
因此，这种技术中仍然需要一种装置(arrangement)，这种装置解决关于高速CMOS传输系统的ISI，在高速CMOS传输系统中，预加重装置需要太多的功率以致于无法应用。
发明概述
现有技术中仍然存在的需求由本发明解决，本发明提供了一种较低功率的可替换的方法，通过使用在相似值的(like-valued)位的长串期间(“长串”由系统设计者确定，并且实际上可以为如两个相似值的位的“串”一样短)转换到高阻抗状态的三态驱动器，以减少带宽受限的负载中的ISI。
依照本发明，三态驱动信号被用于驱动带宽受限的负载(或信道)。在一种实施方式中，三态设备仅对数据流中的转换期间的第一比特位驱动负载(也就是“只触发一次的”驱动器)。一旦三态设备驱动负载/信道，驱动器就保持在三态模式，直到比特流中出现了逻辑电平的下一个转换为止。这种模式通过使三态设备截止用来产生驱动信号的两个MOS设备从而在这个节点转换到高阻抗状态来实现。结果，对于每个随后的数据位转换，输出驱动信号将达到同样的电势，而不管前面0串或1串的长度如何。因此三态输出驱动信号的使用致使实质上消除了符号间干扰的可能性。
本发明的一个优势是三态驱动器可被用作调制器的驱动器，所述调制器例如运行速度超过10Gb/s的马赫-曾德尔(Mach-Zehnder)调制器(例如，电光调制器)。
在本发明的另一实施方式中，三态驱动器可被配置为利用多个位(N个)来驱动信道，然后在N个相似值的位的串的传输之后保持在三态信号电平。
负载可包括MOS设备，例如单对MOS晶体管(一个n沟道和一个p沟道)，或可选择地MOS设备包括并联排列的多个n沟道晶体管和/或布置为并联排列的分离的多个p沟道晶体管。三态驱动器自身可包括MOS设备，或如，如果需要，可包括任何其它合适的技术的设备，例如双极技术的设备。
在下面的讨论过程期间，并参考附图，本发明的不同的和其它的优点和实施方式可变得明显。
附图简述
现在参考附图，
图1包含现有技术CMOS驱动器电路的示意图；
图2包含本发明的三态驱动电路的示意图；
图3是示例性的二进制数据信号和根据本发明用作驱动信号的相关联的三态信号的时序图；
图4包含用于调制器装置的现有技术CMOS驱动电路的示意图，其中CMOS驱动电路向调制器装置提供互补的输入信号；
图5是阐明由图4的现有技术驱动电路的使用产生的符号间干扰(ISI)的有害影响的“眼图”；
图6包含根据本发明形成的、与调制器装置一同使用的示例性的三态驱动器电路的示意图；
图7是与图6的驱动器电路相关联的“眼图”，阐明了与三态驱动信号的使用相关联的ISI的减少；以及
图8是与本发明的可替换的实施方式相关联的时序图，其中在将驱动器转换到三态值之前允许相同逻辑值的两个连续数据位。
详细描述
图1举例说明示例性现有技术CMOS驱动器电路，其包括p型MOS晶体管M1和n型MOS晶体管M2，其中MOS晶体管M1和M2的栅极耦合在一起并接收进来的数据信号DN。根据电流数据位是为“0”还是为“1”，M1或M2将被导通，在M1的源极被耦合到M2的漏极的连接处提供输入驱动信号D。因为晶体管M1和M2的栅极被耦合到一起并响应于相同的输入信号，输出将必然成为互补的值。如所显示的，M1的漏极被耦合到电压源VDD，M2的源极被耦合到地，界定了对数据信号所提供的电压摆动(轨到轨)。应理解，通常，驱动器电路可包括并联连接到一起的多个n沟道晶体管(例如M1)和/或并联连接到一起的多个p沟道晶体管(例如M2)的形式的MOS设备。
出于讨论的目的，由输入驱动信号D驱动的RC负载被显示为包括以图1所示的方式配置的第一电阻器3、电容器4和第二电阻器5。在这种情况下，输出驱动信号表示为SIG，处于第一电阻器3和电容器4之间的连接处。这个RC网络的时间常数以常规的方式决定了信道的带宽。如果输入驱动信号D的转换速度(switching speed)不受这个RC时间常数的限制，则在位周期(bit period)期间，“1”和“0”的位值将有足够的时间达到用于输出驱动信号SIG的电压源的值(也就是，VDD，GND)。
然而，如果进来的信号DN的转换速度(也就是，数据速率)大于RC负载/信道的带宽，则输出驱动信号SIG将需要多于单个的位周期来达到其满电压源的值。因此，一个位的值将“溢出”到临近的位周期里，导致输出数据序列的值的拖尾效应，并通常地在技术中被称为“符号间干扰”或ISI。当ISI出现时，振幅和相位抖动出现并导致沿着信号路径的传输错误。
图2举例说明根据本发明形成的示例性三态CMOS驱动器电路10，其解决与现有技术电路中ISI相关联的问题(相似的元件具有与图1中的这些元件相同的参考数字)。三态驱动器12，响应于输入数据信号DIN，被用来向MOS晶体管M1和M2提供分离的栅极输入。因此，与现有技术装置不同，在本发明的装置中，晶体管M1和M2的操作被分离地控制。特别地，来自三态驱动器12的第一信号D1N被用作控制p沟道设备M1的栅极输入，以及来自三态驱动器12分离的第二信号D0N被用作控制n沟道设备M2的栅极输入。在三态驱动器12的实现中，三态驱动器12可包括MOS元件，或者可由与其它技术相关联的设备形成，例如双极设备。
在本发明的一种实施方式中，在从逻辑“1”或逻辑“0”或者从逻辑“0”到逻辑“1”的转换期间，三态驱动器12将仅为一位(第一位)驱动负载。例如，如果第一位是逻辑“1”，则三态驱动器12将导通晶体管M1，将节点D处的电压提升到VDD电平(也就是，“高电平”)。可选择地，如果第一位是逻辑“0”，则三态驱动器12将导通晶体管M2，将节点D处的电压降低到GND电平(也就是，“低电平”)。在第一次转换之后，如果在DIN处的后序位具有相同的值，则三态驱动器12将截止M1和M2，导致在节点D的高阻抗。与输出驱动器信号SIG相关联的电势将保持在当晶体管M1或M2中的一个导通时的转换期间达到的电压电平，将节点D拉到逻辑“1”电平或逻辑“0”电平。结果，信号SIG保持/维持在相同的值，在图3中表示为Z。下面的真值表举例说明与图2的装置中的各种元件相关联的可能的值：
 
(DIN)中的数据 D1N D0N M1 M2 D SIG
与在前的位相同的逻辑值 “1” “0” 截止 截止 高阻抗 Z
与在前的位相反的逻辑值，现在为逻辑“1” “1” “0” 导通 截止 低阻抗 ↑VDD
与在前的位相反的逻辑值，现在为逻辑“0” “0” “1” 截止 导通 低阻抗 ↓GND
图3是显示输入数据位、出现在节点D的三态驱动器信号和输出驱动信号SIG的位模式(bit pattern)的时序图。在该示例性数据位模式中，对于四个数据位的序列(时隙4、5、6和7)呈现为逻辑“0”。对于模式中的第一位，三态驱动器12将导通晶体管M2，并截止晶体管M1。根据本发明，当期望传输值为“0”的第二数据位时(图3中的时隙5)，三态驱动器12将截止晶体管M2，将晶体管M1保持在其截止状态，并因此在节点D呈现高阻抗。这一行为有效地将节点D从电路的剩余部分断开(在时序图中用“//”符号表明)，以使输入驱动信号D保持在“三态”直到下一次转换到逻辑“1”值为止，在本例中在时隙8处。
在常规的现有技术装置中，相似值的位的长串的出现造成了这样一种情况：相关联的输入晶体管(在本例中，晶体管M2)保持导通，从而允许越来越多的电流由负载获得，在“0”串的这种情况下，造成了下冲情形(在图3的时序图中以D的虚线部分表示)，驱动超出负供电轨(supplyrail)的低电平。因此，在时隙8(当驱动器需要移动到VDD时)，输出驱动信号SIG需要行进一段较长的距离来到达它的满VDD电势。如根据图3的虚线部分所示，由于输出驱动信号SIG从远低于GND的值开始移动，这将花费多于一个的位周期来到达期望的VDD值，导致ISI的产生。明显地，相似值的位的串越长，产生的ISI的程度越大。
因此，通过使用根据本发明的三态驱动器12，通过使驱动晶体管呈现“三态”直到数据位值中的下一次转换，过调问题被基本上减少。参考图3，三态驱动器12起着在时隙5、6和7期间截止晶体管M1和M2的作用，因此不向负载提供任何额外的电流。然后SIG的值将自然衰减到与RC负载相关联的值(如图3中Z所示)，并保持在该值直到下一次逻辑值转换为止。这个三态操作阻止了负载信号的下冲，并允许在在时隙8的转换期间完全移动到VDD。
如上提到的，本发明的三态驱动器装置可与应用于调制器的支路(arm)的输入一同使用，例如高速马赫-曾德尔调制器。图4是常规的现有技术CMOS调制器驱动器6的示意图，驱动信号DIN和DNIN用来驱动相关联的调制器的分离的支路(这里DN表示D的反/补)。到驱动器6的输入数据信号显示为D和DN。如上讨论的，输出信号对SIG和SIGN在电阻器3和电容器4之间的连接处获得。图5包含一眼图，阐明当驱动伪随机的位序列时，对驱动器6的在逻辑“1”电平和逻辑“0”电平之间的转换。明显的，在该图中出现ISI，振幅和相位抖动导致不可接受的位错误比率值。
图6举例说明根据本发明形成的示例性三态CMOS驱动器电路20，以向调制器提供互补的输入信号，该驱动器电路20作为图4的装置的改进。与联系图2的如上讨论的本发明的装置类似，分离的输入信号对被用于驱动一对MOS晶体管的每个MOS晶体管，以使相似值的位的序列将导致三态驱动器电路20截止所有晶体管M1、M1N、M2和M2N，以便在节点D和DN产生高阻抗状态直到下一次数据位值转换为止。与以上描述的装置一样，在节点D和DN的高阻抗的出现阻止了相似值的位的长序列继续汲取电流并造成下冲(在GND)和过调(在VDD)状况。图7是与这种装置相关联的眼图，代表差分的输出驱动信号SIG和SIGN。当与图5的眼图比较时，在ISI和振幅/相位抖动方面的改进是相当大的。实际上，借助于使用根据本发明的三态输出驱动器，本质上消除了振幅和相位抖动。
在本发明的可替换的实施方式中，如上所提到的，在转变为中间的三态值之前，可允许驱动信号D传输一段较长的相似值的位的串。假定在转变为三态之前允许传送两个相似值的位，图8的时序图阐明了相关联的驱动信号D的值。对于不同类型的电路，使用N＝2作为三态阈值是优选的，通常可使用N的任意合适的值。
实际上，尽管这里举例说明和描述了具体的实施例，但是本领域普通技术人员应知道达到相同三态操作的模式的任何装置都可替代所示的具体的实施方式。本申请旨在包含本发明的任何修改或变化。因此，打算这个发明仅由随附到这里的权利要求和它的等效形式限制。

Claims (10)

1.一种驱动器电路，其用于产生与带宽受限的负载相关联的输出驱动信号(SIG)，其中所述驱动器电路被配置为减少符号间干扰的出现，所述驱动器电路包括：
第一MOS设备，其响应于第一控制信号，用于在从第一数据值到第二数据值的转换期间，向所述带宽受限的负载提供处于第一逻辑电平的驱动输入信号(D)；
第二MOS设备，其为相反的传导类型，并响应于第二控制信号，用于在从所述第二数据值到所述第一数据值的转换期间，向所述带宽受限的负载提供处于第二、相反的逻辑电平的驱动输入信号(D)，所述第一MOS设备和所述第二MOS设备耦合到一起，以向所述带宽受限的负载提供所述驱动输入信号，以产生所述输出驱动信号(SIG)；以及
三态设备，其响应于输入数据信号，并分别向所述第一MOS设备和所述第二MOS设备提供所述第一控制信号和所述第二控制信号，所述三态设备被配置为在预定数量N个相似值的数据位的传输之后，使所述第一MOS设备和所述第二MOS设备截止，从而允许所述输出驱动信号(SIG)此后转换到所述第一逻辑电平和所述第二逻辑电平中的一个，并减少在转换期间的符号间干扰。
2.如权利要求1所述的驱动器电路，其中N＝1。
3.如权利要求1所述的驱动器电路，其中N>1。
4.如权利要求1所述的驱动器电路，其中所述三态设备被配置使得在同一时刻所述第一MOS设备和所述第二MOS设备中至多只有一个导通。
5.如权利要求1所述的驱动器电路，其中所述三态设备是MOS技术设备。
6.如权利要求1所述的驱动器电路，其中所述三态设备是不同于MOS的技术的设备。
7.如权利要求8所述的驱动器电路，其中所述三态设备是双极技术设备。
8.如权利要求1所述的驱动器电路，其中所述第一MOS设备包括多个并联连接的MOS晶体管。
9.如权利要求1所述的驱动器电路，其中所述第二MOS设备包括多个并联连接的MOS晶体管。
10.如权利要求1所述的驱动器电路，其中所述第一MOS设备包括单个MOS晶体管，并且所述第二MOS设备包括单个MOS晶体管。
CN2007800217219A 2006-06-14 2007-06-07 用于带宽受限的负载的三态驱动器 Expired - Fee Related CN101467351B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US81351506P 2006-06-14 2006-06-14
US60/813,515 2006-06-14
US11/807,150 2007-05-25
US11/807,150 US7567094B2 (en) 2006-06-14 2007-05-25 Tri-stated driver for bandwidth-limited load
PCT/US2007/013487 WO2007146110A2 (en) 2006-06-14 2007-06-07 Tri-stated driver for bandwidth-limited load

Publications (2)

Publication Number Publication Date
CN101467351A true CN101467351A (zh) 2009-06-24
CN101467351B CN101467351B (zh) 2011-12-14

Family

ID=38832399

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007800217219A Expired - Fee Related CN101467351B (zh) 2006-06-14 2007-06-07 用于带宽受限的负载的三态驱动器

Country Status (7)

Country Link
US (1) US7567094B2 (zh)
EP (1) EP2027652A4 (zh)
JP (1) JP4928606B2 (zh)
KR (1) KR101384024B1 (zh)
CN (1) CN101467351B (zh)
CA (1) CA2654553C (zh)
WO (1) WO2007146110A2 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7567097B2 (en) * 2007-09-29 2009-07-28 Hewlett-Packard Development Company, L.P. Pre-driver circuit and appparatus using same
US8359372B2 (en) * 2008-06-29 2013-01-22 Microsoft Corporation Automatic transfer of information through physical docking of devices
KR101219439B1 (ko) * 2011-10-05 2013-01-11 (주) 와이팜 프리 엠퍼시스 회로
KR101689159B1 (ko) * 2015-07-10 2016-12-23 울산과학기술원 3진수 논리회로
US20170250301A1 (en) 2016-02-29 2017-08-31 Zafer Termanini Solar panel with optical light enhancement device
KR102206020B1 (ko) 2019-05-08 2021-01-21 울산과학기술원 로직-인-메모리를 위한 3진 메모리 셀 및 이를 포함하는 메모리 장치

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5490941A (en) * 1977-12-26 1979-07-19 Hitachi Ltd Driving circuit of tristate type
US5165046A (en) 1989-11-06 1992-11-17 Micron Technology, Inc. High speed CMOS driver circuit
JP2888722B2 (ja) * 1993-04-12 1999-05-10 株式会社東芝 インターフェース回路
GB2282284B (en) 1993-09-28 1998-01-21 Plessey Semiconductors Ltd Modulators
US5467031A (en) 1994-09-22 1995-11-14 Lsi Logic Corporation 3.3 volt CMOS tri-state driver circuit capable of driving common 5 volt line
US5966026A (en) * 1995-02-14 1999-10-12 Advanced Micro Devices, Inc. Output buffer with improved tolerance to overvoltage
US5646550A (en) * 1996-02-22 1997-07-08 Motorola, Inc. High reliability output buffer for multiple voltage system
JP3487723B2 (ja) * 1996-09-19 2004-01-19 沖電気工業株式会社 インタフェース回路及び信号伝送方法
US6181166B1 (en) 1998-06-19 2001-01-30 Intel Corporation Tristate driver for integrated circuit interconnects
TW488138B (en) 1999-06-30 2002-05-21 Texas Instruments Inc ISI-rejecting differential receiver
US6826390B1 (en) * 1999-07-14 2004-11-30 Fujitsu Limited Receiver, transceiver circuit, signal transmission method, and signal transmission system
AU2002228878A1 (en) 2000-11-13 2002-05-21 Primarion, Inc. Method and circuit for pre-emphasis equalization in high speed data communications
JP4005086B2 (ja) * 2003-01-20 2007-11-07 株式会社ルネサステクノロジ 半導体集積回路
CA2523298C (en) 2003-05-08 2013-10-01 Sioptical, Inc. High speed, silicon-based electro-optic modulator
CN2722503Y (zh) * 2004-02-13 2005-08-31 上海英联电子科技有限公司 具有斜率控制的宽摆幅输出cmos驱动器电路
US7154301B2 (en) 2004-03-26 2006-12-26 Intel Corporation Apparatus and method for a low jitter predriver for differential output drivers
US7177352B1 (en) 2004-05-28 2007-02-13 Pmc-Sierra, Inc. Pre-cursor inter-symbol interference cancellation

Also Published As

Publication number Publication date
JP2009540750A (ja) 2009-11-19
WO2007146110A3 (en) 2008-04-10
US7567094B2 (en) 2009-07-28
KR20090034335A (ko) 2009-04-07
EP2027652A2 (en) 2009-02-25
KR101384024B1 (ko) 2014-04-17
CA2654553A1 (en) 2007-12-21
JP4928606B2 (ja) 2012-05-09
EP2027652A4 (en) 2015-03-25
CN101467351B (zh) 2011-12-14
CA2654553C (en) 2016-11-08
US20080007295A1 (en) 2008-01-10
WO2007146110A2 (en) 2007-12-21

Similar Documents

Publication Publication Date Title
CN101467351B (zh) 用于带宽受限的负载的三态驱动器
US6977534B2 (en) Low voltage differential signaling [LVDS] driver with pre-emphasis
JP4267655B2 (ja) 電子回路、該電子回路として構成された差分送信機、及び、自己直列終端送信機を形成する方法（振幅制御、プリ・エンファシス制御及びスルー・レート制御のためのセグメント化と振幅精度及び高電圧保護のための電圧調整とを有する自己直列終端シリアル・リンク送信機）
KR101290080B1 (ko) 프리엠퍼시스 회로 및 이를 구비한 차동 전류 신호전송 시스템
JP6185171B2 (ja) 多相クロック生成方法
US9455713B1 (en) Split resistor source-series terminated driver
WO2016134606A1 (en) Transmitter apparatus and method
US7974304B2 (en) Out of band signaling enhancement for high speed serial driver
US8705605B1 (en) Technique for providing loopback testing with single stage equalizer
US7920014B2 (en) Semiconductor integrated circuit device
KR102347434B1 (ko) 송신기 및 이를 포함하는 디스플레이 및 시스템
CN103297036A (zh) 低功耗电流模式逻辑电路
CN103248352A (zh) 低电压差动信号驱动电路以及相容于有线传输的电子装置
EP1065850A2 (en) ISI-rejecting differential receiver
US7279950B2 (en) Method and system for high frequency clock signal gating
TWI523438B (zh) 用於高速串列傳輸器之架構
US20040037362A1 (en) Controlled frequency signals
US10389315B2 (en) Three-input continuous-time amplifier and equalizer for multi-level signaling
US11949425B2 (en) Digital-to-analog converter (DAC)-based voltage-mode transmit driver architecture with tunable impedance control and transition glitch reduction techniques
US20240056075A1 (en) Continuous Time Linear Equalizers (CTLEs) of Data Interfaces
US20230155591A1 (en) Transmit driver architecture with a jtag configuration mode, extended equalization range, and multiple power supply domains
Li et al. A 5 Gbps serial link pre-emphasis transmitter with a novel-designed register based multiplexer
CN108563599B (zh) 一种利用电压差匹配等效电阻的M-phy驱动电路
CN116974978A (zh) 一种混合驱动器及其驱动方法、串行通信设备
Mondal et al. A mathematical formulation to design and implementation of a low voltage swing transceiver circuit

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: CISCO TECH IND.

Free format text: FORMER OWNER: LIGHTWIRE INC.

Effective date: 20130627

C41 Transfer of patent application or patent right or utility model
C56 Change in the name or address of the patentee

Owner name: LIGHTWIRE INC.

Free format text: FORMER NAME: SIOPTICAL INC.

CP01 Change in the name or title of a patent holder

Address after: American Pennsylvania

Patentee after: LIGHTWIRE, Inc.

Address before: American Pennsylvania

Patentee before: LIGHTWIRE, Inc.

Address after: American Pennsylvania

Patentee after: LIGHTWIRE, Inc.

Address before: American Pennsylvania

Patentee before: SIOPTICAL, Inc.

TR01 Transfer of patent right

Effective date of registration: 20130627

Address after: California, USA

Patentee after: Cisco Technology, Inc.

Address before: American Pennsylvania

Patentee before: Lightwire, Inc.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20111214

Termination date: 20210607

CF01 Termination of patent right due to non-payment of annual fee