CN101461011B - Nand架构存储器装置及操作 - Google Patents

Nand架构存储器装置及操作 Download PDF

Info

Publication number
CN101461011B
CN101461011B CN2007800204685A CN200780020468A CN101461011B CN 101461011 B CN101461011 B CN 101461011B CN 2007800204685 A CN2007800204685 A CN 2007800204685A CN 200780020468 A CN200780020468 A CN 200780020468A CN 101461011 B CN101461011 B CN 101461011B
Authority
CN
China
Prior art keywords
bit line
memory cell
coupled
memory
grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2007800204685A
Other languages
English (en)
Other versions
CN101461011A (zh
Inventor
弗朗姬·F·鲁帕尔瓦尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN101461011A publication Critical patent/CN101461011A/zh
Application granted granted Critical
Publication of CN101461011B publication Critical patent/CN101461011B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/18—Bit line organisation; Bit line lay-out

Abstract

当与传统NAND存储器阵列架构相比时，使用经修改的NAND架构的非易失性存储器装置可促进存储器密度的提高、制作步骤的减少及读取操作的加快，在所述经修改的NAND架构中存储器单元的NAND串的各端选择性地耦合到不同位线。可采用与传统NAND存储器阵列相同的方式来完成对所述存储器单元的编程及擦除。然而，可使用类似于DRAM装置中的读取操作的电荷共享技术来完成对所述存储器单元的读取。

Description

NAND架构存储器装置及操作
技术领域
本发明大体来说涉及半导体存储器装置，且特定来说，本发明涉及NAND架构存储器装置及其操作及使用。
背景技术
存储器装置通常提供作为计算机或其它电子装置中的内部半导体集成电路。存在许多不同类型的存储器，包括随机存取存储器(RAM)、只读存储器(ROM)、动态随机存取存储器(DRAM)、同步动态随机存取存储器(SDRAM)及快闪存储器。
快闪存储器装置已发展成为用于广泛的电子应用的非易失性存储器的普遍来源。快闪存储器装置通常使用允许高存储器密度、高可靠性及低功率消耗的单晶体管存储器单元。所述单元的阈值电压的改变通过对电荷存储或陷获层或其它物理现象的编程来确定每一单元的数据值。快闪存储器的一般使用包括个人计算机、个人数字助理(pda)、数码相机、数字媒体播放器、数字记录器、游戏、器具、媒介、无线装置、蜂窝式电话及可抽换式存储器模块，且快闪存储器的使用继续扩展。
快闪存储器通常使用称为NOR快闪及NAND快闪的两种基本架构中的一者。所述名称从用于读取所述装置的逻辑而导出。在NOR快闪架构中，一列存储器单元与耦合到位线的每一存储器单元并联地耦合。在NAND快闪架构中，一列存储器单元仅与耦合到位线的列的第一存储器单元串联耦合。
随着采用快闪存储器装置的电子系统的性能提高，快闪存储器装置的性能也应提高。性能提高包括降低功率消耗、提高速度及提高存储器密度。
由于上述原因，且由于所属技术领域中的技术人员在阅读及了解本说明书之后将明了的下述其它原因，所属技术领域中需要替代性NAND存储器架构及其操作。
发明内容
附图说明
图1是根据本发明的实施例的具有至少一个存储器装置的电子系统的功能性框图。
图2是现有技术的实例性NAND存储器阵列的一部分的示意图。
图3A是根据本发明的实施例的NAND存储器阵列的一部分的示意图。
图3B是根据本发明的另一实施例的NAND存储器阵列的一部分的示意图。
图4是根据本发明的实施例的读取存储器单元的方法的流程图。
图5是根据本发明的实施例的具有至少一个存储器装置的存储器模块的功能性框图。
具体实施方式
在对本发明实施例的以下详细说明中，参照形成本发明的一部分且其中以图解说明的方式显示可在其中实践本发明的具体实施例的附图。充分详细地说明这些实施例以使所属技术领域中的技术人员能够实践本发明，但应了解，也可使用其它实施例，且可在不背离本发明的范围的情况下做出过程、电或机械改变。因此，不应以限制意义考虑以下详细说明，且本发明的范围仅由随附权利要求书及其等效物界定。
说明非易失性存储器装置使用经修改的NAND架构，其中存储器单元的NAND串的端选择性地耦合到不同位线。可采用与传统NAND存储器阵列相同的方式来完成对所述存储器单元的编程及擦除。然而，根据本发明的实施例的存储器单元的读取使用类似于DRAM装置中的读取操作的电荷共享技术完成。
各种实施例的NAND架构包括两个或两个以上串联耦合的场效晶体管非易失性存储器单元串，所述单元的数据值由其阈值电压确定。串的串联耦合的存储器单元中的第一者经由第一选择栅极选择性地耦合到第一位线。串的串联耦合的存储器单元中的最后一者经由第二选择栅极选择性地耦合到第二位线。在对串的目标存储器单元的读取操作期间，所述第二或相邻位线用作表示所述目标存储器单元的数据值的电荷的存储节点。
图1是根据本发明的实施例的耦合到作为电子系统的部分的处理器130的NAND快闪存储器装置100的简化框图。电子系统的某些实例包括个人计算机、个人数字助理(pda)、数码相机、数字媒体播放器、数字记录器、游戏、器具、媒介、无线装置、蜂窝式电话及类似物。处理器130可以是存储器控制器或其它外部处理器。存储器装置100包括以行及列布置且具有根据本发明的实施例的架构的存储器单元阵列104。提供行解码器108及列解码器110以对地址信号进行解码。接收并解码地址信号以存取存储器阵列104。存储器装置100还包括输入/输出(I/O)控制电路112以管理命令、地址及数据到存储器装置100的输入以及数据及状态信息从存储器装置100的输出。地址寄存器114耦合于I/O控制电路112与行解码器108及列解码器110之间以在解码之前锁存地址信号。命令寄存器124耦合于I/O控制电路112与控制逻辑116之间以锁存传入命令。控制逻辑116响应于所述命令控制对存储器阵列104的存取并产生用于外部处理器130的状态信息。控制逻辑116耦合到行解码器108及列解码器110以响应于地址控制行解码器108及列解码器110。控制逻辑116还耦合到高速缓存寄存器118。高速缓存寄存器118如控制逻辑116引导锁存数据(传入或传出)以在存储器阵列104正忙于分别写入或读取其它数据时暂时存储数据。在写入操作期间，数据从高速缓存寄存器118传递到数据寄存器120以供传送到存储器阵列104；然后，新的数据从I/O控制电路112锁存在高速缓存寄存器118中。在读取操作期间，数据从高速缓存寄存器118传递到I/O控制电路112以供输出到外部处理器130；然后，新的数据从数据寄存器120传递到高速缓存寄存器118。状态寄存器122耦合于I/O控制电路112与控制逻辑116之间以锁存供输出到处理器130的状态信息。
存储器装置100在控制逻辑116处经由控制链路132从处理器130接收控制信号。所述控制信号可包括根据本发明的芯片启用CE#、命令锁存启用CLE、地址锁存启用ALE及写入启用WE#。存储器装置100经由多路复用输入/输出(I/O)总线134从处理器130接收命令信号(或命令)、地址信号(或地址)及数据信号(或数据)并经由I/O总线134将数据输出到处理器130。
具体来说，所述命令经由I/O总线134的输入/输出(I/O)引脚[0:7]在I/O控制电路112处接收且被写入到命令寄存器124中。所述地址经由总线134的输入/输出(I/O)引脚[0:7]在I/O控制电路112处接收且被写入到地址寄存器114中。所述数据经由8位装置的输入/输出(I/O)引脚[0:7]或16位装置的输入/输出(I/O)引脚[0:15]在I/O控制电路112处接收且被写入到高速缓存寄存器118中。所述数据随后被写入到数据寄存器120中以用于对存储器阵列104进行编程。对于另一实施例来说，可省略高速缓存寄存器118，且数据可被直接写入到数据寄存器120中。数据还可经由8位装置的输入/输出(I/O)引脚[0:7]或16位装置的输入/输出(I/O)引脚[0:15]输出。所属技术领域中的技术人员应了解，可提供额外电路及控制信号，且已简化图1的存储器装置以帮助聚焦于本发明。此外，虽然根据用于各种信号的接收及输出的通俗惯例说明了具体I/O引脚，但应注意，可在各种实施例中使用I/O引脚的其它组合或数量。
图2是所包括的用于进行比较的现有技术的实例性NAND存储器阵列200的一部分的示意图。如图2中所示，存储器阵列200包括字线2021到202N及交叉位线2041到204M。为便于在数字环境中进行寻址，字线202的数量及位线204的数量通常各自是2的某个幂。
存储器阵列200包括NAND串2061到206M。每一NAND串包括晶体管2081到208N，每一者位于字线202与位线204的交叉点。在图2中描绘为浮动栅极晶体管的晶体管208表示用于存储数据的非易失性存储器单元。每一NAND串206的浮动栅极晶体管208从源极到漏极串联连接在源极选择栅极210(例如，场效晶体管(FET))与漏极选择栅极212(例如，FET)之间。每一源极选择栅极210位于位线204与源极选择线214的交叉点，而每一漏极选择栅极212位于位线204与漏极选择线215的交叉点。
每一源极选择栅极210的源极连接到共用源极线216。每一源极选择栅极210的漏极连接到对应NAND串206的第一浮动栅极晶体管208的源极。举例来说，源极选择栅极2101的漏极连接到对应NAND串2061的浮动栅极晶体管2081的源极。
每一漏极选择栅极212的漏极连接到对应NAND串的位线204。举例来说，漏极选择栅极2121的漏极连接到对应NAND串2061的位线2041。每一漏极选择栅极212的源极连接到对应NAND串206的最后浮点栅极晶体管208的漏极。举例来说，漏极选择栅极2121的源极连接到对应NAND串2061的浮动栅极晶体管208N的漏极。
浮动栅极晶体管208的典型构造包括源极230及漏极232、浮动栅极234及控制栅极236，如图2中所示。浮动栅极晶体管208的控制栅极236耦合到字线202。一列浮动栅极晶体管208是耦合到给定位线204的那些NAND串206。一行浮点栅极晶体管208是通常耦合到给定字线202的那些晶体管。
为读取图2的现有技术NAND架构存储器阵列中的存储器单元，存储器单元块的未经选定字线通常作为通过栅极操作而所选定的字线接收不同的控制电位以允许其数据状态确定其相关联串存储器单元的电导。一般来说，以所选定的读取级电压Vread来驱动与选定的存储器单元行相关联的字线，所述电压通常是低电压(例如，0V或接地)。此外，通过通过电压Vpass(例如，4.5V)来驱动连接到每一串的未经选定存储器单元的栅极的字线来将每一串的未经选定存储器单元作为通过栅极操作。此允许其以不受其存储数据值限制的方式通过电流。在读取操作中，然后电流穿过每一串联连接的串而从源极线流到列位线，其仅受每一串中经选定以进行读取的存储器单元的限制。然后，串的所选定存储器单元的数据值通过感测穿过其相关联串的电流的水平来确定。
图3A是根据本发明的实施例的NAND存储器阵列300A的一部分的示意图。如图3A中所示，存储器阵列300A包括字线3020到302N及交叉位线3040到304M，其使用与NAND存储器阵列200的布局类似的布局。为便于在数字环境中进行寻址，字线302的数量及位线304的数量通常各自是2的某个幂。
存储器阵列300A包括NAND串3060及3061。应注意，典型的存储器阵列可包括数以万计所述串306，其以多对一的关系选择性地耦合到位线304。每一NAND串306包括场效晶体管3080到308N，每一者定位于字线302与位线304的交叉点。在图3A中说明为浮动栅极晶体管的晶体管308表示用于存储数据的非易失性存储器单元。虽然将存储器阵列300A描绘为浮动栅极晶体管阵列，但也可使用能够通过阈值电压的改变来界定数据值的其它非易失性存储器技术，例如NROM、浮动节点、铁电、磁性及类似物。每一数据值通常对应于互斥的阈值电压范围。每一NAND串306的浮动栅极晶体管308串联连接在第一选择栅极312(例如，FET)与第二选择栅极313(例如，FET)之间，所述浮动栅极晶体管与毗邻存储器单元共享源极/漏极区域。每一第一选择栅极312定位于位线304与第一选择线3151-1/3151-2的交叉点，而每一第二选择栅极313定位于位线304与第二选择线3152的交叉点。不同于图2的传统NAND存储器阵列200，根据本发明的实施例的NAND存储器阵列300A不具有耦合到源极线的选择栅极。相反，NAND存储器阵列300A使NAND串306的两个选择栅极312及313耦合到位线304。
NAND串306经耦合以在读取操作期间将位线304作为电荷存储节点用于电荷共享。举例来说，假设使用位线3041感测NAND串3061。也就是说，当确定NAND串3061中的目标存储器单元308的数据值时，位线3041(例如)通过多路复用器317选择性地耦合到感测装置320。多路复用器317选择性地将一个位线304耦合到感测装置320，而将剩余位线304去耦。虽然仅描绘两个位线304耦合到多路复用器317，但可使用额外多路复用水平，使得感测装置320可选择性地耦合到许多位线304中的一者。然后，NAND串3061将使用第二位线(例如，相邻位线3040)作为电荷存储节点。同样，如果NAND串3060使用位线3040感测，那么其可使用相邻位线3041作为其电荷存储节点。虽然描绘NAND存储器阵列300A具有一对共享相同对位线3040/3041的NAND串3060/3061，但此并非必需。举例来说，NAND串3061可以与NAND串3060到位线3041的耦合类似的方式使用其右边的位线(即，位线3042)。当用作正被感测的位线的电荷存储节点时，用作电荷存储节点的位线仅需要从其感测装置去耦。
每一第一选择栅极312的第一源极/漏极区域连接到位线304。每一第一选择栅极312的第二源极\漏极区域连接到对应NAND串306的第一浮点栅极晶体管308的第一源极/漏极区域。举例来说，第一选择栅极3120的第一源极/漏极区域连接到位线3041且第一选择栅极3120的第二源极/漏极区域连接到对应NAND串3060的浮动栅极晶体管3080的第一源极/漏极区域。在所述串的相对端处，每一第二选择栅极313的第二源极/漏极区域连接到不同于其对应的第一源极选择栅极312的位线304，而每一选择栅极313的第一源极/漏极区域连接到对应NAND串306的最后浮动栅极晶体管308的第二源极/漏极区域。举例来说，源极选择栅极3130的第一源极/漏极区域连接到对应NAND串3060的浮动栅极晶体管308N的第二源极/漏极区域，且源极选择栅极3130的第二源极/漏极区域连接到位线3040。
为使用位线304作为电荷存储节点，其必须与除穿过包含目标存储器单元308的NAND串306以外的正被感测位线隔离。图3A描绘如何可实现此的仅一个实例。举例来说，与NAND串3060相关联的第一选择栅极3120可经由第一选择线3151-1接收第一控制信号，而与NAND串3061相关联的第一选择栅极3121可经由第一选择线3151-2接收第二控制信号。通过将互补信号应用到第一选择线3151-1及3151-1，NAND串3060可耦合到位线3041，而NAND串3061从位线3040去耦，或反之亦然。对于增加的隔离，可将类似处理应用到第二选择栅极313以选择性地将一个NAND串306从位线3040及3041两者去耦，而其它NAND串306耦合到两者。
图3B是根据本发明的实施例的NAND存储器阵列300B的一部分的示意图。存储器阵列300B具有与图3A的存储器阵列300A大致相同的基本布局，但使用不同的技术来选择性地将一个NAND串306从位线3040及3041两者去耦，而其它NAND串306耦合到两者。对于图3B的实施例来说，使用两行第一选择栅极312，其中每一行选择栅极312通过第一选择线3151接收相同的控制信号。然而，每一行的第一选择栅极312在增强模式装置(即，处于正常去启动状态中)与耗尽模式装置(即，处于正常启用状态中)之间交替。可通过修改交替装置中的掺杂水平来产生不同的装置模式。举例来说，如图3B中所描绘，第一选择栅极3120-1可以是增强模式装置，而第一选择栅极3121-1是耗尽模式装置。因此，施加到选择线3151-1的供电电位Vcc将启动第一选择栅极3120-1及3121-1两者，而施加到选择线3151-1的接地电位Vss将去启动第一选择栅极3120-1并启动第一选择栅极3121-1。为在此实例中允许任一位线304的选择性耦合，第二行第一选择栅极312将在增强模式与耗尽模式装置之间交替，但使用与第一行相反的图案。为继续此实例，第一选择栅极3120-2将是耗尽模式装置，而第一选择栅极3121-2将是增强模式装置。换句话说，第一行选择栅极312的偶数选择栅极及第二行选择栅极312的奇数选择栅极将是增强模式装置，而第一行选择栅极312的奇数选择栅极及第二行选择栅极312的奇数选择栅极将是耗尽模式装置。因此，在所述实例性实施例中，施加到选择线3151-2的供电电位Vcc将启动第一选择栅极3120-2及3121-2两者，而施加到选择线3151-2的接地电位Vss将去启动第一选择栅极3120-2并启动第一选择栅极3121-2。以此方式，将供电电位Vcc施加到选择线3151-1且将接地电位Vss施加到选择线3151-2将NAND串3060耦合到位线3041且将NAND串3061与位线3040隔离。相反，将接地电位Vss施加到选择线3151-1且将供电电位Vcc施加到选择线3151-2将NAND串3061耦合到位线3040且将NAND串3060与位线3041隔离。因为第一选择栅极312以协调的方式作用，因此出于本揭示内容的目的，与单个NAND串306相关联的一对增强模式及耗尽模式装置(例如，第一选择栅极3120-1及3120-2)可统称为第一选择栅极312，例如第一选择栅极3120。注意图3A的实施例，可将相同的处理应用到NAND串306的另一端以实现额外水平的隔离。
可能期望或需要在每一NAND串306的两端处提供与位线304的隔离。通过将接地电位Vss施加到选择线3151-1及3151-2两者或将负控制电压施加到选择线3151-1或3151-2，那么将针对每一NAND串306去启动至少一个第一选择栅极312。虽然说明各种实例以促进使用位线304作为电荷存储节点，但可使用其它方法来产生相同或大致相似的结果。
对于图3A及3B来说，一列晶体管或存储器单元308是耦合到给定位线304的那些NAND串306。一行晶体管或存储器单元308是通常耦合到给定字线302的那些晶体管。也可将其它形式的晶体管308用于本发明的实施例，例如NROM、磁性或铁电晶体管及能够经编程以采取表示数据状态的两个或两个以上阈值电压中的一者的其它晶体管。
通过消除对源极及源极连接的需要，可使用更小的电路小片面积及更少的处理步骤来制作根据本发明的实施例的存储器阵列，从而促进产量的提高及更高的存储器密度。此外，由于传统NAND存储器阵列200依赖其NAND串206的电导进行读取操作，因此由于电阻的增加而不鼓励更大的串长度(其往往增加读取次数且使得在不同的数据值之间进行辨别更加困难)。然而，如将在下文中更加详细地解释，因为根据本发明的实施例的NAND存储器阵列依赖位线304的电容而不是电导进行读取操作，因此串长度对读取性能仅具有名义上的影响。
可类似于现有技术NAND阵列200的存储器单元208的编程及擦除来对NAND阵列300的存储器单元308进行编程及擦除。举例来说，为对目标浮动栅极存储器单元3081进行编程(即，通过向其浮动栅极添加电荷来增加其阈值电压)，包含目标存储器单元3081的字线3021可接收编程电压，所述编程电压是能够结合剩余节点电压对存储器单元进行编程的某正电位。举例来说，所述编程电压可以是约20V。未经选定的字线302(即，不与目标存储器单元3081相关联的字线3020及3022-302N)接收能够致使所述未经选定字线上的存储器单元在所选定字线的编程期间充当通过栅极的某正电位。编程期间的所述通过电压可以是约10V。所选定的位线304(即，与目标存储器单元3081相关联的位线3040)可接收接地电位Vss，而未经选定的位线304(例如，不与目标存储器单元3081相关联的位线3041-304M)可接收更高的电位，例如供电电位Vcc。应注意，虽然此实例说明仅将一个目标存储器单元308编程，但由于可同时将给定字线302上的一个以上目标存储器单元308编程，因此可存在一个以上所选定位线304。
一组选择栅极(例如，第一选择栅极312或隔离栅极314(如果使用))可在其栅极上接收与所选定位线304相同的电位，例如接地电位Vss。一相对组选择栅极(例如，第二选择栅极313)可在其栅极上接收某正电位(例如，供电电位Vcc)，其足以启动耦合到所选定位线的那些选择栅极。可将存储器单元308在其中形成的大块衬底保持在接地电位Vss。
通常将与存储器单元块同时执行存储器单元308的擦除。举例来说，为擦除浮动栅极存储器单元308(即，为通过从其浮动栅极移除电荷来降低其阈值电压)，当存储器单元308在其中形成的大块衬底升压到某擦除电压(例如，20V)时，所有字线302可接收接地电位Vss，所有位线304可电浮动，且选择线可电浮动。
前文仅表示用于对图3A及3B中所描绘类型的NAND存储器阵列300的存储器单元进行编程及擦除的一组技术。应注意，因为典型的编程及擦除操作不利用传统NAND存储器阵列的源极连接，因此用于对传统NAND存储器阵列200进行编程及擦除的许多技术也可应用于根据本发明的实施例的NAND存储器阵列300A/300B。然而，由于根据本发明的实施例的NAND串306消除对源极连接的需要，因此，依赖于存储器单元串的电导的典型读取操作并不适用于本发明的实施例。
与NAND存储器阵列的传统读取操作相反，本发明的各个实施例在读取操作期间依赖于位线的电容。将电荷放置于不包含目标存储器单元的位线上且然后依据存储在所述目标存储器单元中的数据值来选择性地释放或增加所述电荷。然后，使用电荷共享技术以升高或降低其相关联位线上的电压来读取所述目标存储器单元或单元。如果不包含所述目标存储器单元的位线上的电荷大于与所述目标存储器单元相关联的位线，那么所述相关联位线接收所述电荷并增加其电压电平。如果所述电荷较小，那么所述相关联位线将电荷传给存储节点位线并降低其电压电平。由于无DC电流流过NAND串306来进行读取操作，因此可促进优于基于电流流动的传统读取操作的显著功率节约。另外，用于对所述存储器单元串进行预充电、选择性地释放或增加所述电荷及使用电荷共享技术读取所述数据值所期望的时间预期约为数百毫微秒对用于传统电导读取操作的若干微秒。
图4是根据本发明的实施例的读取存储器单元的方法的流程图。在440处，使用第一预定电压对第一位线(即，正被用作存储节点的位线)进行预充电。通常，读取操作将读取耦合到穿过多个位线304的所选定字线302的存储器单元308。举例来说，可对存储器单元块的每一其它位线执行读取操作。在此种情况下，可使用剩余位线作为存储节点且因此每一者可使用所述第一预定电压进行预充电。举例来说，如果目标存储器单元在NAND串3060中，那么位线3041可使用所述第一预定电压进行预充电。
在前述实例中，可将位线3041驱动到所述第一预定电压(例如，供电电位Vcc或接地电位Vss)，而将位线3041与NAND串3060及3061隔离。在预充电之后，可将位线3041隔离，因此保留其电荷。应注意，所述所存储电荷可以是正、负或中性电荷，此取决于所选择的电压。
在442处，基于目标存储器单元的数据值选择性地移除或添加存储在第一位线上的电荷。为选择性的从充当电荷存储节点的位线304移除电荷或向位线304添加电荷，如果目标存储器单元具有第一数据值，那么使包含所述目标存储器的NAND串306导电，且如果所述目标存储器单元具有第二数据值且位线304与NAND串306之间的第一选择栅极312被启动，那么使包含所述目标存储器的NAND串306不导电。然后，可通过NAND串306选择性地移除或添加电荷，此取决于所述目标存储器单元的数据值。以下实例说明可如何选择性地移除电荷，其中充当电荷存储节点的位线已使用正电压(例如，Vcc)预充电。对于此实例，耦合到目标存储器单元3081的所选定字线3021可接收电位以在所述存储器单元具有第一数据值(例如，“1”或经擦除)时启动所述存储器单元，且在所述存储器单元具有第二数据值(例如，“0”或经编程)时去启动所述存储器单元。举例来说，在栅极浮动存储器单元中，经擦除存储器单元通常具有小于0V的阈值电压，而经编程的存储器单元可具有1V左右或更高的阈值电压。因此，通过将接地电位Vss施加到所选定的字线3021，如果目标存储器单元3081具有所述第一数据值那么其将被启动且如果其具有所述第二数据值那么其将被去启动。剩余字线302将接收电位以启动其存储器单元而不管其数据值，且第一选择栅极3120及第二选择栅极3130将接收电位以启动这些选择栅极。通过将位线3040降到接地电位Vss，当启动选择栅极3130，启动选择栅极3120且未经选定的字线充当通过栅极时，如果存储器单元3081被启动，那么位线3041将其电荷传给位线3040。然而，如果存储器单元3081被去启动，那么电荷将保留在位线3041中。可在此实例中使用类似过程来选择性地向电荷存储节点添加电荷。举例来说，可使用接地电位Vss对位线3041进行预充电。通过将供电电位Vcc置于位线3040上且基于存储器单元3081的数据值选择性地将位线3040耦合到位线3041，如果目标存储器单元3081被启动，那么将向位线3041添加电荷，且如果存储器单元3081被去启动，那么将保留电荷。
在444处，将将要读取或感测的第二位线304预充电至第二预定电压。所述预充电可通过与第二位线304隔离的NAND串306发生，例如通过去启动选择栅极312及313两者。另一选择为，所述预充电可通过耦合到正被感测的第二位线304的NAND串306发生，只要充当存储节点的位线304与NAND串306隔离。
对于一个实施例，所述第二预定电压是在所述第一预定电压与在选择性地从充当存储节点的第一位线移除或添加电荷时所使用的位线电压之间的中间值。以此方式，如果所存储的电荷被保留，那么电荷共享将倾向于从所述第二预定电压向一个方向驱动正被感测的位线，且如果所存储的电荷被移除或添加，那么电荷共享将倾向于从所述第二预定电压向相反方向驱动所述正被感测的位线。举例来说，如果位线3041被充电到供电电位Vcc，且所得所存储电荷被保留，那么如果位线3040被预充电到小于Vcc的第二预定电压，那么共享来自位线3041的所存储电荷将倾向于增加位线3040的电位。同样，如果位线3041被放电至接地电位Vss，那么如果位线3040被预充电到大于Vss的第二预定电压，那么与位线3040的电荷共享将倾向于降低位线3040的电位。在此实例中，随后将所述第二预定电压选择为大于约Vss且小于约Vcc的某值。举例来说，可在此情景中使用约Vcc/2的第二预定电压。对于某些实施例，所述第二预定电压可进一步具有等于在选择性地从所述NAND串移除电荷时所使用的位线电压的值。然而，在此情景中，如果在442处移除电荷，那么在与第一位线均衡之后所述存储器单元的数据值将由所述第二位线电压的无变化指示。同样，对于某些实施例，所述第二预定电压可进一步具有等于所述第一预定电压的值。
然而，在此情景中，如果在442处移除电荷，那么在与第一位线均衡之后所述存储器单元的数据值将由所述第二位线电压的无变化指示。
在446处，电荷共享通过使第一位线与第二位线均衡而在其两者之间发生。作为一个实例，可通过将所有字线302驱动到通过电压Vpass以充当通过栅极同时启动选择栅极312及313两者来完成电荷共享。
在448处，目标存储器单元308的数据值基于其相关联位线304的所得电压改变来确定。以此方式感测数据值已被很好地了解且通常用于DRAM装置中。作为一个实例，可使用差分感测技术。在此技术中，在位线的预充电(在444处)期间，还可对参考位线进行预充电并使其与正被感测的位线均衡。在执行电荷共享(在446处)之前将所述参考位线与正被感测的第二位线隔离。通过将所述参考位线及正被感测的第二位线耦合到差分感测放大器，在与第一位线共享电荷之后，可确定正被感测的第二位线是否经历相对于所述参考位线的电压升高或电压降。此改变表示目标存储器单元的数据值。另一选择为，还可使用单端感测技术。单端感测装置具有耦合到目标位线的单个输入且经常包含提供表示所述目标位线的电位电平(且因此表示所述目标存储器单元的数据值)的输出信号的变换器。所述变换器通常将具有接近预充电电位的阈值点。
图5是对实例性存储器模块500的图解说明。存储器模块500被图解说明为存储器卡，但参照存储器模块500论述的概念可适用于其它类型的可抽换式或便携式存储器(例如，USB快闪驱动器)且既定归属于如本文所使用的“存储器模块”的范围内。此外，尽管已在图5中描绘一个实例性形式因数，但这些概念也适用于其它形式因数。
在某些实施例中，存储器模块500将包括外壳505(如所描绘)以封闭一个或一个以上存储器装置510，但所述外壳对于所有装置或装置应用并非至关重要。至少一个存储器装置510是具有根据本发明的实施例的NAND架构的非易失性存储器。如果存在的话，外壳505包括用于与主机装置进行通信的一个或一个以上触点515。主机装置的实例包括数码相机、数字记录及回放装置、PDA、个人计算机、存储器卡读卡器、接口集线器及类似装置。对于某些实施例，触点515呈标准化接口的形式。举例来说，对于USB快闪驱动器来说，触点515可以是USB类型A插入式连接器的形式。对于某些实施例，触点515是半专有接口的形式，例如可见于由晟碟公司(sandisk Corporation)许可的compactflashTM存储器卡、由索尼公司(Sony Corporation)许可的Memory StickTM存储器卡、由东芝公司(Toshiba Corporation)许可的SD SecureDigitalTM存储器卡及类似存储器卡上。然而，一般来说，触点515提供用于在存储器模块500与具有对触点515兼容的接收器的主机之间传递控制、地址及/或数据信号的接口。
存储器模块500可视需要包括额外电路520，其可以是一个或一个以上集成电路及/或离散组件。对于某些实施例，额外电路520可包括用于控制对多个存储器装置510的存取及/或用于在外部主机与存储器装置510之间提供转译层的存储器控制器。举例来说，触点515的数量与到一个或一个以上存储器装置510的若干I/O连接之间可以不是一对一的对应。因此，存储器控制器可选择性地耦合存储器装置510的I/O连接(未在图5中显示)以在适当时间在适当I/O连接处接收适当信号或在适当时间在适当触点515处提供适当信号。同样，主机与存储器模块500之间的通信协议可不同于存取存储器装置510所需要的通信协议。然后，存储器控制器可将从主机接收的命令序列转译为适当的命令序列以实现对存储器装置510的所需存取。除命令序列以外，所述转译可进一步包括信号电压电平的改变。
额外电路520可进一步包括与存储器装置510的控制无关的功能性，例如，专用集成电路(ASIC)可执行的逻辑功能。而且，额外电路520可包括用以限制对存储器模块500的读取或写入存取的电路，例如密码保护、生物测量或类似物。额外电路520可包括用以指示存储器模块500的状态的电路。举例来说，额外电路520可包括用以确定是否正向存储器模块500供电及当前是否正存取存储器模块500的功能性，及用以显示对其状态的指示(例如，当供电时的连续光及当正被存取时的闪烁光)的功能性。额外电路520可进一步包括无源装置(例如，去耦电容器)以帮助调节存储器模块500内的功率要求。
总结
已说明具有串联耦合的非易失性存储器单元串的NAND存储器阵列架构及使用电荷共享技术读取NAND存储器阵列的方法，其中所述串的端选择性地耦合到不同位线。当与传统NAND存储器阵列架构相比较时，所述方法及设备促进存储器密度的提高、制作步骤的减少及读取操作的加快。
尽管本文已图解说明及说明具体实施例，但所属技术领域中的技术人员应了解，任何经计算以实现相同目的的布置可替代所示具体实施例。所属技术领域中的技术人员将明了本发明的许多修改。因此，本申请案既定涵盖本发明的任何修改或变更。本发明显然既定仅由以上权利要求书及其等效物限定。

Claims (25)

1.一种NAND存储器阵列，其包含：
至少两个位线；及
至少两个串联耦合的非易失性存储器单元串；
其中第一串联耦合的非易失性存储器单元串的第一端选择性地耦合到第一位线且没有存储器单元介于所述第一串联耦合的非易失性存储器单元串的所述第一端与所述第一位线之间；其中所述第一串联耦合的非易失性存储器单元串的第二端选择性地耦合到第二位线且没有存储器单元介于所述第一串联耦合的非易失性存储器单元串的所述第二端与所述第二位线之间；
其中第二串联耦合的非易失性存储器单元串的第一端选择性地耦合到所述第二位线且没有存储器单元介于所述第二串联耦合的非易失性存储器单元串的所述第一端与所述第二位线之间；且
其中所述第一串联耦合的非易失性存储器单元串的所述第一端和所述第二串联耦合的非易失性存储器单元串的所述第一端，响应于单个控制信号，选择性地分别耦合到所述第一位线和所述第二位线。
2.如权利要求1所述的NAND存储器阵列，其进一步包含：
其中所述第二串联耦合的非易失性存储器单元串的第二端选择性地耦合到所述第一位线且没有存储器单元介于所述第二串联耦合的非易失性存储器单元串的所述第二端与所述第一位线之间。
3.如权利要求1所述的NAND存储器阵列，其进一步包含：
其中所述第二串联耦合的非易失性存储器单元串的第二端选择性地耦合到第三位线且没有存储器单元介于所述第二串联耦合的非易失性存储器单元串的所述第二端与所述第三位线之间。
4.如权利要求3所述的NAND存储器阵列，其中所述第一位线邻近所述第二位线且所述第二位线邻近所述第三位线。
5.如权利要求1-4中任一权利要求所述的NAND存储器阵列，其中所述至少两个串联耦合的非易失性存储器单元串中的每个非易失性存储器单元串包含从源极到漏极耦合的多个场效晶体管。
6.如权利要求5所述的NAND存储器阵列，其中所述多个场效晶体管能够通过阈值电压的改变来界定数据值。
7.如权利要求2或3所述的NAND存储器阵列，其进一步包含：
其中所述第一存储器单元串与所述第二存储器单元串邻近；
其中所述第一存储器单元串具有耦合到所述第一位线的第一选择栅极；
其中所述第二存储器单元串具有耦合到所述第二位线的第一选择栅极；
其中所述第一存储器单元串的所述第一选择栅极及所述第二存储器单元串的所述第一选择栅极各自接收相同的控制信号；且
其中当所述第一存储器单元串的所述第一选择栅极响应于所述控制信号而启动时，所述第二存储器单元串的所述第一选择栅极响应于所述控制信号而去启动。
8.如权利要求1所述的NAND存储器阵列，其进一步包含：
以行及列布置的非易失性存储器单元阵列，每一存储器单元包含能够经编程而具有两个或两个以上互斥阈值电压范围中的一者的场效晶体管；
多个位线，其选择性地耦合到所述存储器单元的列；及
多个字线，其耦合到所述存储器单元的行；
其中所述存储器单元的所述列进一步分组为存储器单元串；
其中所述第一存储器单元串包含从源极到漏极耦合的多个存储器单元；
其中所述第一存储器单元串的第一存储器单元具有耦合到第一选择栅极的第一源极/漏极区域的源极/漏极区域；
其中所述第一存储器单元串的最后存储器单元具有耦合到第二选择栅极的第一源极/漏极区域的源极/漏极区域；
其中所述第一存储器单元串的所述第一选择栅极具有耦合到所述第一位线的剩余源极/漏极区域；且
其中所述第一存储器单元串所述第二选择栅极具有耦合到所述第二位线的剩余源极/漏极区域；
其中第二存储器单元串包含从源极到漏极耦合的多个存储器单元；
其中所述第二存储器单元串的第一存储器单元具有耦合到所述第二存储器单元串的第一选择栅极的第一源极/漏极区域的源极/漏极区域；
其中所述第二存储器单元串的所述第一选择栅极具有耦合到所述第二位线的剩余源极/漏极区域；且
其中所述第一存储器单元串的所述第一选择栅极和所述第二存储器单元串的所述第一选择栅极经耦合以接收相同的控制信号。
9.如权利要求8所述的NAND存储器阵列，其进一步包含：
其中所述第二存储器单元串的最后存储器单元具有耦合到所述第二存储器单元串的第二选择栅极的第一源极/漏极区域的源极/漏极区域；以及
其中所述第二存储器单元串的所述第二选择栅极具有耦合到一从所述第一位线和第三位线构成的组中选择的位线的剩余源极/漏极区域。
10.如权利要求9所述的NAND存储器阵列，其中所述第一位线邻近所述第二位线且所述第二位线邻近所述第三位线。
11.如权利要求1-4及8-10中任一权利要求所述的NAND存储器阵列，其中所述NAND存储器阵列耦合到用于作为存储器装置的部分的所述NAND存储器阵列的控制及/或存取的电路。
12.如权利要求11所述的NAND存储器阵列，其中所述用于所述NAND存储器阵列的控制及/或存取的电路进一步耦合到作为电子系统的部分的处理器。
13.一种读取串联耦合的存储器单元串中的目标存储器单元的方法，所述方法包含：
使用第一预定电压对第一位线进行预充电；
基于所述目标存储器单元的数据值选择性地从所述第一位线移除电荷或向所述第一位线添加电荷；
将第二位线预充电到第二预定电压；
使所述第一位线与所述第二位线均衡；及
在与所述第一位线均衡之后响应于所述第二位线的电压电平来确定所述目标存储器单元的所述数据值。
14.如权利要求13所述的方法，其中所述第一预定电压是正电位。
15.如权利要求14所述的方法，其中所述第一预定电压是供电电位Vcc且基于所述目标存储器单元的所述数据值选择性地从所述第一位线移除电荷。
16.如权利要求13所述的方法，其中所述第一预定电压是接地电位Vss且基于所述目标存储器单元的所述数据值选择性地向所述第一位线添加电荷。
17.如权利要求13-15中任一权利要求所述的方法，其中选择性地从所述第一位线移除电荷进一步包含：
将接地电位施加到所述第二位线；
将读取电压施加到所述目标存储器单元，所述读取电压适于在所述目标存储器单元具有第一数据值时启动所述目标存储器单元且在所述目标存储器单元具有第二数据值时去启动所述目标存储器单元；
启动所述存储器单元串的剩余存储器单元；及
在所述目标存储器单元接收所述读取电压的同时将所述第一位线及所述第二位线耦合到所述存储器单元串。
18.如权利要求17所述的方法，其中所述第二预定电压是所述第一预定电压与所述接地电位之间的中间电位。
19.如权利要求17所述的方法，其中所述第二预定电压等于所述第一预定电压或所述接地电位。
20.如权利要求19所述的方法，其中响应于所述第二位线的电压电平确定所述目标存储器单元的所述数据值进一步包含确定所述电压电平是否已改变。
21.如权利要求13或16所述的方法，其中选择性地向所述第一位线添加电荷进一步包含：
将供电电位施加到所述第二位线；
将读取电压施加到所述目标存储器单元，所述读取电压适于在所述目标存储器单元具有第一数据值时启动所述目标存储器单元且在所述目标存储器单元具有第二数据值时去启动所述目标存储器单元；
启动所述存储器单元串的剩余存储器单元；及
在所述目标存储器单元接收所述读取电压的同时将所述第一位线及所述第二位线耦合到所述存储器单元串。
22.如权利要求21所述的方法，其中所述第二预定电压是所述第一预定电压与所述供电电位之间的中间电位。
23.如权利要求21所述的方法，其中所述第二预定电压等于所述第一预定电压或所述供电电位。
24.如权利要求23所述的方法，其中响应于所述第二位线的电压电平确定所述目标存储器单元的所述数据值进一步包含确定所述电压电平是否已改变。
25.如权利要求13-16中任一权利要求所述的方法，其中响应于所述第二位线的电压电平确定所述目标存储器单元的所述数据值进一步包含使用差分或单端感测来确定所述数据值。
CN2007800204685A 2006-05-11 2007-05-10 Nand架构存储器装置及操作 Expired - Fee Related CN101461011B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/432,135 2006-05-11
US11/432,135 US7450422B2 (en) 2006-05-11 2006-05-11 NAND architecture memory devices and operation
PCT/US2007/011324 WO2007133645A2 (en) 2006-05-11 2007-05-10 Nand architecture memory devices and operation

Publications (2)

Publication Number Publication Date
CN101461011A CN101461011A (zh) 2009-06-17
CN101461011B true CN101461011B (zh) 2012-09-05

Family

ID=38684947

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007800204685A Expired - Fee Related CN101461011B (zh) 2006-05-11 2007-05-10 Nand架构存储器装置及操作

Country Status (4)

Country Link
US (1) US7450422B2 (zh)
KR (1) KR101014046B1 (zh)
CN (1) CN101461011B (zh)
WO (1) WO2007133645A2 (zh)

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100632953B1 (ko) * 2005-03-07 2006-10-12 삼성전자주식회사 메모리 소자, 상기 메모리 소자를 위한 메모리 배열 및 상기 메모리 배열의 구동 방법
US8102710B2 (en) 2007-10-17 2012-01-24 Micron Technology, Inc. System and method for setting access and modification for synchronous serial interface NAND
US8134868B2 (en) * 2008-11-06 2012-03-13 Micron Technology, Inc. Memory device biasing method and apparatus
US8482975B2 (en) * 2009-09-14 2013-07-09 Micron Technology, Inc. Memory kink checking
US8279674B2 (en) * 2010-06-28 2012-10-02 Spansion Llc High read speed memory with gate isolation
US8750040B2 (en) 2011-01-21 2014-06-10 Micron Technology, Inc. Memory devices having source lines directly coupled to body regions and methods
US8547750B2 (en) 2011-04-07 2013-10-01 Micron Technology, Inc. Methods and devices for memory reads with precharged data lines
US8797806B2 (en) * 2011-08-15 2014-08-05 Micron Technology, Inc. Apparatus and methods including source gates
US9430735B1 (en) * 2012-02-23 2016-08-30 Micron Technology, Inc. Neural network in a memory device
CN102543189A (zh) * 2012-02-28 2012-07-04 北京忆恒创源科技有限公司 半导体存储器、接口电路及其访问方法
US9927891B2 (en) * 2012-03-29 2018-03-27 Synaptics Incorporated System and method for reducing transmitter power consumption
US10541029B2 (en) 2012-08-01 2020-01-21 Micron Technology, Inc. Partial block memory operations
US8755228B2 (en) * 2012-08-09 2014-06-17 Kabushiki Kaisha Toshiba Writing method of nonvolatile semiconductor memory device
US9098403B2 (en) 2012-11-09 2015-08-04 Sandisk Technologies Inc. NAND flash based content addressable memory
US8780634B2 (en) * 2012-11-09 2014-07-15 Sandisk Technologies Inc. CAM NAND with OR function and full chip search capability
US8780632B2 (en) * 2012-11-09 2014-07-15 Sandisk Technologies Inc. De-duplication techniques using NAND flash based content addressable memory
US8773909B2 (en) * 2012-11-09 2014-07-08 Sandisk Technologies Inc. CAM NAND with or function and full chip search capability
US8792279B2 (en) * 2012-11-09 2014-07-29 Sandisk Technologies Inc. Architectures for data analytics using computational NAND memory
US8780633B2 (en) * 2012-11-09 2014-07-15 SanDisk Technologies, Inc. De-duplication system using NAND flash based content addressable memory
US8634248B1 (en) * 2012-11-09 2014-01-21 Sandisk Technologies Inc. On-device data analytics using NAND flash based intelligent memory
US8817541B2 (en) * 2012-11-09 2014-08-26 Sandisk Technologies Inc. Data search using bloom filters and NAND based content addressable memory
US8780635B2 (en) * 2012-11-09 2014-07-15 Sandisk Technologies Inc. Use of bloom filter and improved program algorithm for increased data protection in CAM NAND memory
US8811085B2 (en) * 2012-11-09 2014-08-19 Sandisk Technologies Inc. On-device data analytics using NAND flash based intelligent memory
US9075424B2 (en) 2013-03-06 2015-07-07 Sandisk Technologies Inc. Compensation scheme to improve the stability of the operational amplifiers
US8995188B2 (en) * 2013-04-17 2015-03-31 Micron Technology, Inc. Sharing support circuitry in a memory
US9070470B1 (en) 2013-12-11 2015-06-30 Micron Technology, Inc. Sensing memory cells coupled to different access lines in different blocks of memory cells
US9460792B2 (en) 2014-10-20 2016-10-04 Micron Technology, Inc. Apparatuses and methods for segmented SGS lines
US9595339B2 (en) 2014-10-20 2017-03-14 Micron Technology, Inc. Apparatuses and methods for reducing read disturb
US9514820B2 (en) * 2014-11-19 2016-12-06 Stmicroelectronics (Rousset) Sas EEPROM architecture wherein each bit is formed by two serially connected cells
CN105741874B (zh) * 2014-12-08 2019-10-25 中芯国际集成电路制造(上海)有限公司 用于快闪存储器的双位线读出电路和读出方法
US9881674B2 (en) 2014-12-11 2018-01-30 Micron Technology, Inc. Sequential write and sequential write verify in memory device
US10014061B1 (en) 2017-04-11 2018-07-03 Micron Technology, Inc. Methods and apparatus having multiple select gates of different ranges of threshold voltages connected in series with memory cells
US10074422B1 (en) * 2017-06-13 2018-09-11 Cypress Semiconductor Corporation 2T1C ferro-electric random access memory cell
CN111133513A (zh) * 2017-08-28 2020-05-08 美光科技公司 存储器架构及操作
US10685702B2 (en) * 2017-08-28 2020-06-16 Micron Technology, Inc. Memory array reset read operation
US10553289B1 (en) * 2018-10-16 2020-02-04 Micron Technology, Inc. Apparatus and methods for determining an expected data age of memory cells
US10885987B2 (en) * 2018-12-20 2021-01-05 Micron Technology, Inc. Reading even data lines or odd data lines coupled to memory cell strings
US10777286B2 (en) 2018-12-28 2020-09-15 Micron Technology, Inc. Apparatus and methods for determining data states of memory cells
CN113053438B (zh) * 2019-12-27 2024-01-30 美光科技公司 用于确定存取线的电容和电阻特性的装置和方法
US20220382487A1 (en) * 2019-12-31 2022-12-01 Micron Technology, Inc. Mobile storage random read performance estimation enhancements
US11386966B2 (en) 2020-12-04 2022-07-12 Micron Technology, Inc. Access operations in capacitive sense NAND memory
US11437106B2 (en) * 2020-12-04 2022-09-06 Micron Technology, Inc. Capacitive sense NAND memory
US11227869B1 (en) 2020-12-04 2022-01-18 Micron Technology, Inc. Memory array structures for capacitive sense NAND memory
US11670379B2 (en) 2020-12-04 2023-06-06 Micron Technology, Inc. Sense line structures in capacitive sense NAND memory

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5680347A (en) * 1994-06-29 1997-10-21 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device
US5781478A (en) * 1995-11-13 1998-07-14 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device
CN1536578A (zh) * 2003-04-03 2004-10-13 旺宏电子股份有限公司 非挥发性存储单元阵列的操作方法
EP1615229A1 (en) * 2004-07-06 2006-01-11 Macronix International Co., Ltd. Charge trapping non-volatile memory with two trapping locations per gate, and method for operating same

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2644426B2 (ja) * 1993-04-12 1997-08-25 株式会社東芝 不揮発性半導体記憶装置
JP3192861B2 (ja) * 1994-03-14 2001-07-30 株式会社東芝 不揮発性半導体記憶装置
US5729493A (en) * 1996-08-23 1998-03-17 Motorola Inc. Memory suitable for operation at low power supply voltages and sense amplifier therefor
KR100190089B1 (ko) * 1996-08-30 1999-06-01 윤종용 플래쉬 메모리장치 및 그 구동방법
US6147910A (en) * 1999-08-31 2000-11-14 Macronix International Co., Ltd. Parallel read and verify for floating gate memory device
JP2003163292A (ja) * 2001-08-13 2003-06-06 Halo Lsi Inc ツインｎａｎｄ素子構造、そのアレイ動作およびその製造方法
US6870770B2 (en) * 2001-12-12 2005-03-22 Micron Technology, Inc. Method and architecture to calibrate read operations in synchronous flash memory
US6985904B1 (en) * 2002-02-28 2006-01-10 Oracle International Corporation Systems and methods for sharing of execution plans for similar database statements
US7006378B1 (en) * 2002-12-23 2006-02-28 Halo Lsi, Inc. Array architecture and operation methods for a nonvolatile memory
US6859397B2 (en) * 2003-03-05 2005-02-22 Sandisk Corporation Source side self boosting technique for non-volatile memory
KR100475541B1 (ko) * 2003-03-28 2005-03-10 주식회사 하이닉스반도체 낸드 플래시 메모리 테스트 구조 및 이를 이용한 낸드플래시 메모리 채널 전압 측정 방법
US7050346B2 (en) * 2003-07-29 2006-05-23 Kabushiki Kaisha Toshiba Non-volatile semiconductor memory device and electric device with the same
JP4322686B2 (ja) 2004-01-07 2009-09-02 株式会社東芝 不揮発性半導体記憶装置
US7072217B2 (en) * 2004-02-24 2006-07-04 Micron Technology, Inc. Multi-state memory cell with asymmetric charge trapping
EP1598831B1 (en) * 2004-05-20 2007-11-21 STMicroelectronics S.r.l. An improved page buffer for a programmable memory device
US7203092B2 (en) * 2005-05-12 2007-04-10 Micron Technology, Inc. Flash memory array using adjacent bit line as source

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5680347A (en) * 1994-06-29 1997-10-21 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device
US5781478A (en) * 1995-11-13 1998-07-14 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device
CN1536578A (zh) * 2003-04-03 2004-10-13 旺宏电子股份有限公司 非挥发性存储单元阵列的操作方法
EP1615229A1 (en) * 2004-07-06 2006-01-11 Macronix International Co., Ltd. Charge trapping non-volatile memory with two trapping locations per gate, and method for operating same

Also Published As

Publication number Publication date
WO2007133645A3 (en) 2008-04-17
KR20090017587A (ko) 2009-02-18
WO2007133645A2 (en) 2007-11-22
CN101461011A (zh) 2009-06-17
US7450422B2 (en) 2008-11-11
US20070263462A1 (en) 2007-11-15
KR101014046B1 (ko) 2011-02-14

Similar Documents

Publication Publication Date Title
CN101461011B (zh) Nand架构存储器装置及操作
CN101361136B (zh) Nand架构存储器装置及操作
US7372715B2 (en) Architecture and method for NAND flash memory
US7936608B2 (en) Memory device operation
CN107767905B (zh) 分段式存储器及操作
US9437304B2 (en) Memory devices and programming memory arrays thereof
US9111627B2 (en) Fast-reading NAND flash memory
JP5231972B2 (ja) 不揮発性半導体記憶装置
KR101409776B1 (ko) 반도체 메모리 장치
JP2004030866A (ja) 不揮発性メモリのプログラム妨害および読み出し妨害を低減するための処理技法
KR102370187B1 (ko) 데이터 라인 설정 동작과 동시에 시딩 동작을 위한 장치 및 방법
JP2021121982A (ja) メモリ装置におけるプログラム禁止
CN106683700B (zh) 非易失性半导体存储装置及其擦除方法
US9330762B2 (en) Semiconductor memory device
KR101746758B1 (ko) 불휘발성 반도체 메모리 장치
US8520465B2 (en) Semiconductor device
CN110853692B (zh) 用于存储器装置在编程期间的操作的方法及存储器
CN111354403A (zh) 读取存储器的存储器单元
US20110292737A1 (en) Nonvolatile memory apparatus

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120905

Termination date: 20200510