CN101458724A - 修改布局图的方法及其系统 - Google Patents
修改布局图的方法及其系统 Download PDFInfo
- Publication number
- CN101458724A CN101458724A CNA2007101609040A CN200710160904A CN101458724A CN 101458724 A CN101458724 A CN 101458724A CN A2007101609040 A CNA2007101609040 A CN A2007101609040A CN 200710160904 A CN200710160904 A CN 200710160904A CN 101458724 A CN101458724 A CN 101458724A
- Authority
- CN
- China
- Prior art keywords
- layout
- software
- modification
- error correction
- module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
本发明涉及一种修改布局图的方法,包括下列步骤。首先,利用一布局图检查软件检查一布局图绘制软件所绘制的一布局图的布局资料是否正确。当检查到有错误存在时,执行一错误修正程序,借以来对应建立一修改清单。之后,将修改清单汇入布局图绘制软件,借以致使布局图绘制软件能据以同步化地修改布局图中发生错误的布局资料。从另一角度来说,本发明还提出一种修改布局图的系统。
Description
技术领域
本发明是有关于一种处理布局图的方法及其系统,且特别是有关于一种修改布局图的方法及其系统。
背景技术
通常,在制作半导体集成电路前,会先定义出元件的特殊功能,并设计电路以完成此功能,这样的电路设计包括电路布局(芯片布局)步骤,大部分是由非常复杂的电脑辅助设计(Computer Aided Design,CAD)系统与布局软件执行。
布局图绘制软件储存了布设于PCB(Printed Circuit Board)上(包括PCB的正面及背面)的元件(component)信息、元件编号(reference)等、元件位置信息(即元件位于PCB正面或背面)的元件档案。当PCB设计工程师利用布局图绘制软件于PCB上布设元件时,会依据元件档案中的元件信息将元件摆放于PCB的正面或反面。然而,为在PCB制作过程中方便查找PCB上的元件,PCB设计工程师于进行PCB设计时,一般会将编号小于某一预设值的元件摆放于PCB正面(或背面),而将编号大于预设值的元件摆放于PCB背面(或正面),且元件会以一定的排列方式,例如于PCB上自左向右摆放或于该PCB上按顺时针或逆时针摆放。
随着电子产业的蓬勃发展,电子产品也趋向多功能、高性能方向发展以满足消费者的需求。为迎合这一发展趋势,电子产品制造厂商对产品的PCB也提出相当高的要求,PCB层板数增加、布线越来越密集、PCB表面接置的元件数量逐渐增多,甚至达到数千个元件。也就是说,上述元件档案中会储存有数千行的元件信息,便需要通过通过布局图检查软件来对元件档案进行检查。
然而,由于布局图最后要经由布局图绘制软件才能输出成底片(artwork),以交由其他单位进行后续的工作。因此,当布局图检查软件检查出错误时,PCB设计工程师必须要返回到布局图绘制软件中进行元件档案的修改,以修正布局图上的错误。也就是说,PCB设计工程师必须要在布局图检查软件与布局图绘制软件之间切换操作,才能让正确的布局图输出,相当不方便。
发明内容
本发明提供一种修改布局图的方法,能够让布局图检查软件与布局图绘制软件所进行的修改同步化。
本发明提供一种修改布局图的系统,能够让使用者在单一环境下进行布局图的检查与修改。
本发明提出一种修改布局图的方法,包括下列步骤。首先,利用一布局图检查软件检查一布局图绘制软件所绘制的一布局图的布局资料是否正确。当检查到有错误存在时,执行一错误修正程序,借以来对应建立一修改清单。之后,将修改清单汇入布局图绘制软件,借以致使布局图绘制软件能据以同步化地修改布局图中发生错误的布局资料。
在本发明的修改布局图的方法中,布局图的布局资料可包括布局图上的多个元件编号与这些元件编号的位置。
在本发明的修改布局图的方法中,错误修正程序可包括将位置错误的元件编号摆放至正确的位置。
在本发明的上述的修改布局图的方法中,在更新布局图的步骤之后,还可包括对布局图执行一出图程序。
在本发明的修改布局图的方法中,出图程序以盖尔巴格式(Gerber format)将布局图输出。
在本发明的修改布局图的方法中,布局图检查软件为一Valor软件,而布局图绘制软件为一Mentor软件。
从另一个观点来说,本发明再提出一种修改布局图的系统,包括一布局图检查模组以及一布局图绘制模组。布局图检查模组包括一检查单元以及一错误修正单元。检查单元用以检查一布局图的布局资料是否正确,而对应输出一检查结果。错误修正单元耦接于检查单元,以依据输入的检查结果,执行一错误修正程序,而对应建立并输出一修改清单。布局图绘制模组用以绘制布局图,且耦接于布局图检查模组,以依据输入的修改清单,使得布局图绘制模组能据以同步化地修改布局图中发生错误的布局资料。
在本发明的修改布局图的系统中,布局资料包括布局图上的多个元件编号与这些元件编号的位置。
在本发明的修改布局图的系统中,错误修正程序包括将位置错误的元件编号摆放至正确的位置。
在本发明的上述的修改布局图的系统中,还包括一使用者接口。使用者接口耦接于错误修正单元,用以让一使用者与错误修正单元进行互动,以执行错误修正程序。
在本发明的修改布局图的系统中,布局图绘制模组还用以对布局图执行一出图程序。
在本发明的修改布局图的系统中,出图程序以盖尔巴格式(Gerber format)将布局图输出。
在本发明的修改布局图的系统中,布局图检查模组借由一Valor软件来检查布局图的布局资料,而布局图绘制模组借由一Mentor软件来绘制布局图。
本发明因借由在布局图绘制软件与布局图检查软件的间,建立作为一暂存区域的修改清单,可让布局图绘制软件能够依据此修改清单,同步化地修改布局图中发生错误的布局资料,使用者无须在两套软件间执行多余或重复的修改,相当节省时间,且便利性佳。
附图说明
为让本发明的上述目的、特征和优点能更明显易懂,以下结合附图对本发明的具体实施方式作详细说明,其中:
图1为本发明一实施例的修改布局图的系统示意图。
图2A为示意图1的布局图绘制模组所绘制的布局图。
图2B为图2A的布局图经错误修正程序后的示意图。
图3为本发明一实施例的修改布局图的流程图。
图4为本发明另一实施例的修改布局图的流程图。
主要元件符号说明:
100:修改布局图的系统
110:布局图绘制模组
120:布局图检查模组
122:检查单元
124:错误修正单元
130:使用者接口
E1、E2:元件
N1、N2、N3:元件编号
S210~S230:本发明一实施例的修改布局图的方法各步骤
S310~S370:本发明另一实施例的修改布局图的方法各步骤
具体实施方式
为了让使用者能够在单一的环境下就能完成检查与修改布局图的工作,以下各个实施例即利用一布局图检查软件来检查布局资料是否正确,并且在修正错误之后,对应建立一修改清单。之后,再将修改清单汇入布局图绘制软件,借以致使布局图绘制软件能据以同步化地修改布局图中发生错误的布局资料。详细的过程请参照以下各实施例的说明。
图1为本发明一实施例的修改布局图的系统示意图,图2A为图1的布局图绘制模组所绘制的布局图。请参考图1,修改布局图的系统100主要包括一布局图绘制模组110以及一布局图检查模组120。布局图绘制模组110可用以绘制布局图200(如图2A所示),且耦接于布局图检查模组120,以将布局图200的布局资料输出到布局图检查模组120。在布局图200的布局资料输入到布局图检查模组120之后,布局图检查模组120即可对布局图200的布局资料执行检查的工作。
在本实施例中,布局图绘制模组110例如是借由一Mentor软件来绘制布局图200,布局图检查模组120则可借由一Valor软件来检查布局图200的布局资料。以下将配合Mentor软件与Valor软件的操作来进行说明,但本实施例并不以此为限,熟悉本领域的技术人员,可在相同的精神下,采用其他的施行方式。
详细来说,布局图检查模组120包括一检查单元122以及一错误修正单元124。检查单元122用以检查布局图200的布局资料是否正确,而对应输出一检查结果。错误修正单元122耦接于检查单元124,以依据输入的检查结果,执行一错误修正程序,而对应建立并输出一修改清单。此外,为了让错误修正单元124能通过与一使用者的互动,来执行错误修正程序,修改布局图的系统100还可包括一耦接于错误修正单元124的使用者接口130。亦即,使用者可通过使用者接口130,来与错误修正单元124进行互动,以执行错误修正程序。
图3为本发明一实施例的修改布局图的流程图。以下将配合图1的修改布局图的系统100,以及图3的步骤S210~S230来对修改布局图的流程作说明。
修改布局图的系统100可先进行步骤S210,让布局图检查模组120的检查单元122利用布局图检查软件检查布局资料是否正确。详细来说,布局图绘制模组110绘制了布局图200之后,将布局资料输出至布局图检查单元122。请参考图2A,布局资料例如包括布局图200上的多个元件编号N1、N2、N3...与元件编号N1、N2、N3的座标位置以及多个元件E1、E2...的座标位置。检查单元122便可借由元件编号N1、N2、N3与元件E1、E2的座标位置判断是否有错误产生,像是元件编号N2重叠到元件E1、元件编号N3重叠到元件E2的情形,就会被检查单元122判定为错误。
接着,进行步骤S220,当检查到有错误存在时,执行一错误修正程序,借以来对应建立一修改清单。详细而言,检查单元122将检查的结果输出到错误修正单元124之后,错误修正单元124可通过使用者接口130,来与使用者互动。使用者即可借由更改元件编号N2、N3的座标位置,来修正元件编号N2、N3摆放位置的错误。图2B为图2A的布局图经错误修正程序后的示意图。请参考图2B,经过错误修正程序之后,布局图200’中的元件编号N2移动到元件E1的右方,而元件编号N3移动到元件E2的上方,使得元件编号N2、N3不会与元件E1、E2重叠。在上述执行错误修正程序的过程中,错误修正单元124便可将受到更动的元件编号N2、N3及修改前后的座标位置,即时地记录至修改清单中。
之后,进行步骤S230,将修改清单汇入布局图绘制软件,布局图绘制模组110借由布局图绘制软件,而能据以同步化地修改布局图中发生错误的布局资料。由于修改清单中记录了错误修正程序中,元件编号N2、N3的座标位置修改的情形。因此,布局图绘制模组110便可通过修改清单来对应修正布局图200中发生错误的布局资料。然后,布局图绘制模组110即可对布局图执行一出图程序。
图4为本发明另一实施例的修改布局图的流程图。请参考图4,本实施例将以Mentor的布局图绘制软件,以及Valor的布局图检查软件为例来说明同步化修改布局图的过程。在相同的精神之下,也可将本实施例延伸应用在其他的布局图绘制软件与布局图检查软件之间,并不以此为限。
首先,将Mentor软件所汇出的布局资料汇入Valor软件之中(步骤S310)。接着,Valor软件检查是否有元件编号的位置摆放错误,或是检查是否有规格不符的情形,例如对元件或元件编号间的距离,判断是否小于规范中所规定的距离等等(步骤S320)。当Valor软件检查到布局资料的错误时,在Valor的环境下修正错误的元件编号,并将元件编号摆放至正确的位置。并且,将所作的修改动作储存到资料夹中,例如储存于一“valor_flow_ref”资料夹(步骤S330)。当错误修改完成后,结束Valor软件的检查机制,并返回Mentor软件的环境下(步骤S340)。然后,在Mentor软件的环境下执行“valor_update”的指令,来通过由后向前注解(back annotation)将“valor_flow_ref”资料夹的资料内容回存到Mentor的档案中,即可完成Metor环境下的修改的动作(步骤S350)。接着,便可执行出图程序,例如以盖尔巴格式(Gerber format)将布局图输出成底片(步骤S360)。此外,当Valor软件检查布局资料(步骤S320)未出错时,便可结束检查流程(步骤S370),而进行出图程序(步骤S360)。
综上所述,本发明借由在布局图绘制软件与布局图检查软件之间,建立作为一暂存区域的修改清单。如此一来,布局图检查软件所修改的部份暂存在此修改清单中,即可让布局图绘制软件能够依据此修改清单,同步化地修改布局图中发生错误的布局资料,使用者便无须在两套软件间执行多余或重复的修改,相当节省时间,且便利性佳。
虽然本发明已以较佳实施例揭示如上,然其并非用以限定本发明,任何本领域技术人员,在不脱离本发明的精神和范围内,当可作些许的修改和完善,因此本发明的保护范围当以权利要求书所界定的为准。
Claims (13)
1.一种修改布局图的方法,其特征在于,包括下列步骤:
利用一布局图检查软件检查一布局图绘制软件所绘制的一布局图的布局资料是否正确;
当检查到有错误存在时,执行一错误修正程序,借以来对应建立一修改清单;以及
将该修改清单汇入该布局图绘制软件,借以致使该布局图绘制软件能据以同步化地修改该布局图中发生错误的布局资料。
2.如权利要求1所述的修改布局图的方法,其特征在于,该布局图的布局资料包括:
该布局图上的多个元件编号与该些元件编号的位置。
3.如权利要求2所述的修改布局图的方法,其特征在于,该错误修正程序包括:
将位置错误的元件编号摆放至正确的位置。
4.如权利要求1所述的修改布局图的方法,其特征在于,在更新该布局图的步骤之后,还包括:
对该布局图执行一出图程序。
5.如权利要求4所述的修改布局图的方法,其特征在于,该出图程序以盖尔巴格式将该布局图输出。
6.如权利要求1所述的修改布局图的方法,其特征在于,该布局图检查软件为一Valor软件,而该布局图绘制软件为一Mentor软件。
7.一种修改布局图的系统,其特征在于包括:
一布局图检查模组,包括:
一检查单元,用以检查一布局图的布局资料是否正确,而对应输出一检查结果;以及
一错误修正单元,耦接于该检查单元,以依据输入的该检查结果,执行一错误修正程序,而对应建立并输出一修改清单;以及
一布局图绘制模组,用以绘制该布局图,且耦接于该布局图检查模组,以依据输入的该修改清单,使得该布局图绘制模组能据以同步化地修改该布局图中发生错误的布局资料。
8.如权利要求7所述的修改布局图的系统,其特征在于,该布局资料包括:
该布局图上的多个元件编号与该些元件编号的位置。
9.如权利要求8所述的修改布局图的系统,其特征在于,该错误修正程序包括:
将位置错误的元件编号摆放至正确的位置。
10.如权利要求7所述的修改布局图的系统,其特征在于,还包括:
一使用者接口,耦接于该错误修正单元,用以让一使用者与该错误修正单元进行互动,以执行该错误修正程序。
11.如权利要求7所述的修改布局图的系统,其特征在于,该布局图绘制模组还用以对该布局图执行一出图程序。
12.如权利要求11所述的修改布局图的系统,其特征在于,该出图程序以盖尔巴格式将该布局图输出。
13.如权利要求7所述的修改布局图的系统,其特征在于,该布局图检查模组借由一Valor软件来检查该布局图的布局资料,而该布局图绘制模组借由一Mentor软件来绘制该布局图。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNA2007101609040A CN101458724A (zh) | 2007-12-14 | 2007-12-14 | 修改布局图的方法及其系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNA2007101609040A CN101458724A (zh) | 2007-12-14 | 2007-12-14 | 修改布局图的方法及其系统 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN101458724A true CN101458724A (zh) | 2009-06-17 |
Family
ID=40769581
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNA2007101609040A Pending CN101458724A (zh) | 2007-12-14 | 2007-12-14 | 修改布局图的方法及其系统 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101458724A (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104053306A (zh) * | 2014-06-17 | 2014-09-17 | 浪潮集团有限公司 | 一种pcb中器件位号设计及标错位置检查方法 |
CN106777519A (zh) * | 2016-11-24 | 2017-05-31 | 深圳市景旺电子股份有限公司 | 一种图形资料的输出方法及系统 |
-
2007
- 2007-12-14 CN CNA2007101609040A patent/CN101458724A/zh active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104053306A (zh) * | 2014-06-17 | 2014-09-17 | 浪潮集团有限公司 | 一种pcb中器件位号设计及标错位置检查方法 |
CN106777519A (zh) * | 2016-11-24 | 2017-05-31 | 深圳市景旺电子股份有限公司 | 一种图形资料的输出方法及系统 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6168536B2 (ja) | Smt装置の高速プロセスシステム及び方法 | |
US8769475B2 (en) | Method, system and software for accessing design rules and library of design features while designing semiconductor device layout | |
CN101246516B (zh) | 可执行于计算机系统的电路设计修改方法 | |
JP2006079447A (ja) | 集積回路設計支援装置、集積回路設計支援方法及び集積回路設計支援プログラム | |
JP2019532377A (ja) | プリント基板メタルマスクの製造方法及びプリント基板メタルマスク製造システム | |
US20060259891A1 (en) | System and method of generating an auto-wiring script | |
US7590963B2 (en) | Integrating multiple electronic design applications | |
CN102323964A (zh) | 一种数字电路网表数据的处理方法 | |
CN106020830A (zh) | 一种Allegro软件中自动删除unconnected via的方法 | |
JP2008009574A (ja) | 設計検証装置,設計検証プログラム,設計検証方法およびcadシステム | |
CN109543327B (zh) | 一种pcb设计中零件摆放方法及装置 | |
CN111090969A (zh) | 一种基于eda工具的平板显示器版图生成方法 | |
US20080059934A1 (en) | Apparatus and method for designing semiconductor devices | |
CN101458724A (zh) | 修改布局图的方法及其系统 | |
CN101908081B (zh) | 电路辅助设计方法及系统 | |
JP2008310573A (ja) | Cad図面の表示方法 | |
CN101211373A (zh) | 线路图的零件图形校对方法 | |
CN104850668A (zh) | 一种计算机辅助设计方法和装置 | |
JP5691743B2 (ja) | 実装設計支援プログラム、方法及び装置 | |
CN105224719A (zh) | 一种实现同页零件快速归类的方法 | |
CN112149377B (zh) | 一种快速生成fpd版图的方法、设备及可读存储介质 | |
CN102479274B (zh) | 印刷电路板的走线线宽设定方法 | |
CN101770527A (zh) | 修改电路组件数据的方法 | |
CN101414313A (zh) | 线路布局系统及方法 | |
JP2009134439A (ja) | ソフトマクロを用いたレイアウト設計方法、ソフトマクロのデータ構造及びソフトマクロライブラリの作成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Open date: 20090617 |