CN101452876A - 金属互连结构的制备方法 - Google Patents
金属互连结构的制备方法 Download PDFInfo
- Publication number
- CN101452876A CN101452876A CNA2007100943176A CN200710094317A CN101452876A CN 101452876 A CN101452876 A CN 101452876A CN A2007100943176 A CNA2007100943176 A CN A2007100943176A CN 200710094317 A CN200710094317 A CN 200710094317A CN 101452876 A CN101452876 A CN 101452876A
- Authority
- CN
- China
- Prior art keywords
- metal
- layer
- connecting line
- interlevel
- interconnecting lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明公开了一种金属互连结构的制备方法,包括:淀积金属层;光刻定义出金属连线的图案;刻蚀至前层介质层,形成金属连线;用光刻胶光刻,使光刻胶覆盖在金属层间互连导线的位置处的金属层上;刻蚀金属层深度为金属层间互连导线的厚度,形成金属层间互连导线;淀积后层介质层;用CMP法研磨后层介质层至金属层间互连导线表面。本发明还提供了一种先刻蚀金属层间互连导线,后刻蚀金属连线的方法,本发明利用两次光刻和刻蚀,将金属连线和金属层间互连导线集成在一个制造过程里,且用同一种金属来实现,故只需要一步CMP研磨,节省了工艺步骤和成本。同时,还可以降低金属连线结构的电阻。
Description
技术领域
本发明涉及一种金属互连结构的制备方法。
背景技术
在半导体器件制造过程中,后段制程是指利用金属连线以及金属连线层间的互连导线将各个晶体管按照布线要求连接起来,进而实现设计的功能,上述金属连线和金属连线层间的互连导线称谓金属互连结构。在现在通用的铝制程里,金属互连结构是通过Al导线和Al导线层间用于连接两层Al导线的通孔(Via)层来实现的,而通孔层的金属一般采用填充性能较好的钨(W),同时还需要用Ti层和TiN层来将钨包裹以实现隔离和较好的层与层之间的粘附性。在这个流程里,除了需要淀积Al和W之外,还需要淀积Ti和TiN,以及两次CMP工艺,其具体工艺流程为:
(1)在第一层介质层(可为二氧化硅层)上依次淀积Ti、TiN、Al、Ti和TiN层(见图1),有时为了金属层的光刻的需要,还可以再淀积一个抗反射层;
(2)用光刻胶定义出金属连线图案(见图2);
(3)依次刻蚀TiN、Ti、Al、Ti和TiN层,形成金属连线(见图3);
(4)第二层介质层(可为二氧化硅层)淀积(见图4);
(5)CMP研磨,平整化第二层介质层(见图5);
(6)再淀积第三层介质层(见图6);
(7)用光刻胶定义出通孔(Via)图案(见图7);
(8)刻蚀第三层介质层至金属连线表面,形成通孔(见图8);
(9)在通孔内依次淀积Ti和TiN层,分别作接触层和金属阻挡层,再用钨W填充通孔,最后CMP研磨钨至第三层介质层表面(见图9)。
发明内容
本发明要解决的技术问题是提供一种金属互连结构的制备方法,其能简化金属互连结构的制备流程,降低生产成本。
为解决上述技术问题,本发明的金属互连结构的制备方法,包括如下步骤:
(1)在第一层介质层上淀积Ti层和TiN层,接着淀积金属层,所述金属层的厚度等于金属连线的厚度和金属层间互连导线的厚度之和;
(2)用光刻胶光刻,定义出金属连线的图案;
(3)依次刻蚀金属层、TiN层和Ti层至第一层介质层表面,形成金属连线;
(4)用光刻胶光刻,使光刻胶覆盖在金属层间互连导线(类似普通方法的Al层间互连的钨)的位置处的金属层上;
(5)刻蚀没有被光刻胶覆盖的金属层,所述刻蚀深度为金属层间互连导线的厚度,使该部分形成金属连线,而被光刻胶覆盖的金属层部分形成金属层间互连导线;
(6)淀积第二层介质层;
(7)用CMP法研磨第二层介质层至金属层间互连导线表面。
本发明还提供了一种金属互连结构的制备方法,包括如下步骤:
(1)在第一层介质层上淀积Ti层和TiN层,接着淀积金属层,所述金属层的厚度等于金属连线的厚度和金属层间互连导线的厚度之和;
(2)用光刻胶光刻,使光刻胶覆盖在所述金属层中的金属层间互连导线的图案上;
(3)刻蚀没有被光刻胶覆盖的金属层,所述刻蚀的深度为金属层间互连导线的厚度,得到金属层间互连导线;
(4)用光刻胶光刻,定义出金属连线的图案;
(5)依次刻蚀金属层、TiN层和Ti层至第一层介质层表面,得到金属连线;
(6)淀积第二层介质层;
(7)用CMP法研磨第二层介质层至金属层间互连导线表面。
本发明的金属互连结构制备方法,利用两次光刻和刻蚀,将晶片上的金属层分两部分,上面部分和下面部分分别作为金属连线和金属层间互连导线,从而得到金属互连结构。在本发明的制备方法中,因为金属连线和金属层间互连导线全部都是一种金属(例如Al),所以不需要淀积Ti和TiN层。而且金属连线和金属层间互连导线集成在一个制造过程里,故只需要一步CMP研磨工艺,节省了工艺步骤。同时,还可以降低金属连线结构的电阻。故本发明的制备方法在降低生产成本的同时,还降低金属互连结构的电阻。
附图说明
下面结合附图与具体实施方式对本发明作进一步详细的说明:
图1为现有技术中金属互连结构制备流程的步骤(1)示意图;
图2为现有技术中金属互连结构制备流程的步骤(2)示意图;
图3为现有技术中金属互连结构制备流程的步骤(3)示意图;
图4为现有技术中金属互连结构制备流程的步骤(4)示意图;
图5为现有技术中金属互连结构制备流程的步骤(5)示意图;
图6为现有技术中金属互连结构制备流程的步骤(6)示意图;
图7为现有技术中金属互连结构制备流程的步骤(7)示意图;
图8为现有技术中金属互连结构制备流程的步骤(8)示意图;
图9为现有技术中金属互连结构制备流程的步骤(9)示意图;
图10为本发明的制备方法流程图;
图11中左图为本发明的制备流程的步骤(1)截面示意图,右图为其俯视图;
图12中左图为本发明的制备流程的步骤(2)截面示意图,右图为其俯视图;
图13中左图为本发明的制备流程的步骤(3)截面示意图,右图为其俯视图;
图14中左图为本发明的制备流程的步骤(4)涂光刻胶后的截面示意图,右图为其俯视图;
图15中左图为本发明的制备流程的步骤(4)光刻后的截面示意图,右图为其俯视图;
图16中左图为本发明的制备流程的步骤(5)截面示意图,右图为其俯视图;
图17为图16中左图旋转90度后的截面示意图;
图18中左图为本发明的制备流程的步骤(6)截面示意图,右图为其俯视图;
图19中左图为本发明的制备流程的步骤(7)截面示意图,右图为其俯视图;
图20为本发明的另一实施例中步骤(2)后的俯视图;
图21为本发明的另一实施例中步骤(4)后的俯视图。
具体实施方式
本发明的金属互连结构制备方法,这里的金属互连结构包括金属连线和金属层间互连导线,包括如下步骤(见图10):
(1)在第一层介质层上淀积Ti层(作接触金属)和TiN层(作金属阻挡层),接着淀积金属层(见图11),现在通用的为Al或Cu,金属层的厚度应该等于或大于设计的金属连线的厚度和金属层间互连导线的厚度之和;
(2)用光刻胶光刻,定义出金属连线的图案(见图12);
(3)依次刻蚀金属层、TiN层和Ti层至第一层介质层表面,形成金属连线(见图13);
(4)用光刻胶光刻,该步骤中要特别注意工艺条件以确保光刻胶的比较平坦(见图14),使光刻胶覆盖在金属层间互连导线的位置处的金属层上,该次曝光的图案也可以将光刻胶条覆盖在与金属层垂直方向上(见图15),如图15中左图所示,光刻胶和金属连线交叉处就是金属层间互连导线位置;
(5)刻蚀没有被光刻胶覆盖的金属层,所述刻蚀的深度为金属层间互连导线的厚度,使该部分形成金属连线,而被光刻胶覆盖的金属层部分形成金属层间互连导线(见图16和图17));
(6)淀积第二层介质层(见图18);
(7)用CMP法(化学机械研磨法)研磨第二层介质层至金属层间互连导线表面(见图19)。
本发明的另一种方案基于本发明的构思,但将流程更改,即先刻蚀金属层间互连导线,再刻蚀金属连线。本发明的另一实施例中步骤(2)和步骤(4)的刻蚀与上述实施例不同,在这个实施例中,步骤(2)金属层的刻蚀时,刻蚀的深度为金属层间互连导线的厚度,最终刻蚀结果是得到金属层间互连导线(见图20);而在步骤(4)中刻蚀至第一层介质层,得到金属连线(见图21)。
本发明的金属互连结构制备方法,利用两次光刻和刻蚀,将晶片上的金属层分两部分,上面部分和下面部分分别作为金属连线和金属层间互连导线,从而得到金属互连结构。在本发明的制备方法中,因为金属连线和金属层间互连导线全部都是一种金属(例如Al),所以不需要淀积Ti和TiN层。而且金属连线和金属层间互连导线集成在一个制造过程里,故只需要一步CMP研磨,节省了工艺步骤。同时,还可以降低金属连线结构的电阻。故本发明的制备方法在降低生产成本的同时,还降低金属互连结构的电阻。
Claims (2)
1、一种金属互连结构的制备方法,所述金属互连结构包括金属连线和金属层间互连导线,其特征在于,包括如下步骤:
(1)在第一层介质层上淀积Ti层和TiN层,接着淀积金属层,所述金属层的厚度等于金属连线的厚度和金属层间互连导线的厚度之和;
(2)用光刻胶光刻,定义出金属连线的图案;
(3)依次刻蚀金属层、TiN层和Ti层至第一层介质层表面,形成金属连线;
(4)用光刻胶光刻,使光刻胶覆盖在金属层间互连导线的位置处的金属层上;
(5)刻蚀没有被光刻胶覆盖的金属层,所述刻蚀深度为金属层间互连导线的厚度,使该部分形成金属连线,而被光刻胶覆盖的金属层部分形成金属层间互连导线;
(6)淀积第二层介质层;
(7)用CMP法研磨第二层介质层至金属层间互连导线表面。
2、一种金属互连结构的制备方法,所述金属互连结构包括金属连线和金属层间互连导线,其特征在于,包括如下步骤:
(1)在第一层介质层上淀积Ti层和TiN层,接着淀积金属层,所述金属层的厚度等于金属连线的厚度和金属层间互连导线的厚度之和;
(2)用光刻胶光刻,使光刻胶覆盖在所述金属层中的金属层间互连导线的图案上;
(3)刻蚀没有被光刻胶覆盖的金属层,所述刻蚀的深度为金属层间互连导线的厚度,得到金属层间互连导线;
(4)用光刻胶光刻,定义出金属连线的图案;
(5)依次刻蚀金属层、TiN层和Ti层至第一层介质层表面,得到金属连线;
(6)淀积第二层介质层;
(7)用CMP法研磨第二层介质层至金属层间互连导线表面。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNA2007100943176A CN101452876A (zh) | 2007-11-28 | 2007-11-28 | 金属互连结构的制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNA2007100943176A CN101452876A (zh) | 2007-11-28 | 2007-11-28 | 金属互连结构的制备方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN101452876A true CN101452876A (zh) | 2009-06-10 |
Family
ID=40735030
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNA2007100943176A Pending CN101452876A (zh) | 2007-11-28 | 2007-11-28 | 金属互连结构的制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101452876A (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103956353A (zh) * | 2014-04-30 | 2014-07-30 | 上海华力微电子有限公司 | 半导体器件及其形成方法 |
CN107885606A (zh) * | 2016-09-30 | 2018-04-06 | 中芯国际集成电路制造(北京)有限公司 | 层间互连部件的可靠性评估方法 |
CN108417497A (zh) * | 2018-02-07 | 2018-08-17 | 信利(惠州)智能显示有限公司 | 一种ltps背板布线的刻蚀工艺 |
CN114613319A (zh) * | 2022-03-23 | 2022-06-10 | 深圳市华星光电半导体显示技术有限公司 | Mled背板的像素结构及显示面板 |
-
2007
- 2007-11-28 CN CNA2007100943176A patent/CN101452876A/zh active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103956353A (zh) * | 2014-04-30 | 2014-07-30 | 上海华力微电子有限公司 | 半导体器件及其形成方法 |
CN107885606A (zh) * | 2016-09-30 | 2018-04-06 | 中芯国际集成电路制造(北京)有限公司 | 层间互连部件的可靠性评估方法 |
CN107885606B (zh) * | 2016-09-30 | 2020-12-01 | 中芯国际集成电路制造(北京)有限公司 | 层间互连部件的可靠性评估方法 |
CN108417497A (zh) * | 2018-02-07 | 2018-08-17 | 信利(惠州)智能显示有限公司 | 一种ltps背板布线的刻蚀工艺 |
CN114613319A (zh) * | 2022-03-23 | 2022-06-10 | 深圳市华星光电半导体显示技术有限公司 | Mled背板的像素结构及显示面板 |
CN114613319B (zh) * | 2022-03-23 | 2023-11-28 | 深圳市华星光电半导体显示技术有限公司 | Mled背板的像素结构及显示面板 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100570846C (zh) | 高深宽比三维垂直互连及三维集成电路的实现方法 | |
US9966336B2 (en) | Hybrid interconnect scheme and methods for forming the same | |
CN1319170C (zh) | 具有高品质因子的电感及其制造方法 | |
US6767788B2 (en) | Semiconductor device having a metal insulator metal capacitor | |
CN102163566B (zh) | 在具有三维堆叠结构的晶片中形成焊盘的方法 | |
US20040175883A1 (en) | Semiconductor device and method for fabricating the same | |
JP2018528622A (ja) | 導電性バリアのダイレクトハイブリッドボンディング | |
US8492270B2 (en) | Structure for nano-scale metallization and method for fabricating same | |
CN101656229A (zh) | 半导体器件及其制造方法 | |
CN102364673A (zh) | 一种铜互连的形成方法 | |
CN100358125C (zh) | 集成电路中的半导体装置及形成内连线结构的方法 | |
JPH09102545A (ja) | 集積回路における平坦化多層メタリゼーション形成方法 | |
CN101452876A (zh) | 金属互连结构的制备方法 | |
US20120098133A1 (en) | Structure and metallization process for advanced technology nodes | |
US20110291235A1 (en) | Copper interconnection structure with mim capacitor and a manufacturing method thereof | |
US7566658B2 (en) | Method for fabricating a metal interconnection using a dual damascene process and resulting semiconductor device | |
JP4034482B2 (ja) | 多層配線構造体及び半導体装置の製造方法 | |
JP2001274328A (ja) | 半導体装置およびその製造方法 | |
CN102779782A (zh) | 双大马士革浅冗余金属制备工艺 | |
US20050082606A1 (en) | Low K dielectric integrated circuit interconnect structure | |
CN102420179A (zh) | 超低介电常数薄膜铜互连的制作方法 | |
CN102324403B (zh) | 超低介电常数薄膜铜互连的制作方法 | |
US6762087B1 (en) | Process for manufacturing an integrated circuit including a dual-damascene structure and a capacitor | |
US7361575B2 (en) | Semiconductor device and method for manufacturing the same | |
CN100561715C (zh) | 隔离环基层、隔离环基层掩膜版及隔离环基层形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Open date: 20090610 |