CN107885606B - 层间互连部件的可靠性评估方法 - Google Patents

层间互连部件的可靠性评估方法 Download PDF

Info

Publication number
CN107885606B
CN107885606B CN201610871107.2A CN201610871107A CN107885606B CN 107885606 B CN107885606 B CN 107885606B CN 201610871107 A CN201610871107 A CN 201610871107A CN 107885606 B CN107885606 B CN 107885606B
Authority
CN
China
Prior art keywords
resistance
port
unit
sub
node
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610871107.2A
Other languages
English (en)
Other versions
CN107885606A (zh
Inventor
甘正浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201610871107.2A priority Critical patent/CN107885606B/zh
Priority to EP17186870.6A priority patent/EP3301463A1/en
Priority to US15/709,267 priority patent/US10267840B2/en
Publication of CN107885606A publication Critical patent/CN107885606A/zh
Application granted granted Critical
Publication of CN107885606B publication Critical patent/CN107885606B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/008—Reliability or availability analysis
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2853—Electrical testing of internal connections or -isolation, e.g. latch-up or chip-to-lead connections
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
    • G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31712—Input or output aspects
    • G01R31/31717—Interconnect testing
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318544—Scanning methods, algorithms and patterns
    • G01R31/31855—Interconnection testing, e.g. crosstalk, shortcircuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5228—Resistive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure

Abstract

本发明公开了一种层间互连部件的可靠性评估方法，涉及半导体器件测试领域。方法包括：提供测试半导体装置，所述半导体装置包括二端口电阻网络，获取在层间互连部件中没有待检测的缺陷的理想情况下，在N为不同值时，处于该理想情况下的所述二端口电阻网络的至少一个端口处的接入电阻和N的对应关系；在所述二端口电阻网络的所述至少一个端口处测量接入电阻；基于所述对应关系，确定与测量所得的接入电阻值对应的级。本发明的方法能够快速定位出现缺陷的层间互连部件的位置，有效减少检测时间和步骤，提高检测效率。

Description

层间互连部件的可靠性评估方法
技术领域
本发明涉及半导体器件测试领域，尤其涉及层间互连部件的可靠性评估方法。
背景技术
在现有的半导体工艺技术中，尤其是后段制程工艺(Back End Of Line，简称BEOL)中，由于电迁移现象和应力迁移现象，给半导体器件尺寸的持续减小带来了挑战。如图1所示的半导体装置，包括第一连接层101和第二连接层102。层间互连部件103连接第一连接层101和第二连接层102。由于存在电迁移现象和应力迁移现象，在层间互连部件103中可能会出现空洞(void)等缺陷104，从而造成开路。
理想的半导体制程的层间互连部件的可靠性评估方法，测试结构应当具有高灵敏度，并且能够快速、准确的定位例如接触(contact)、通孔(via)或其他层间互连部件中出现的缺陷。缺陷可以包括空洞或其他能够造成层间互连部件开路的缺陷。
当存在多条连接链路时，出现一个缺陷即可造成开路。现有的测试方法和测试结构仅能依次测量链路的各个节点来查找出现缺陷的位置。当链路较长或较多时，测试时间和步骤随之增长，无法快速定位缺陷的位置。
发明内容
本发明的发明人发现了上述现有技术中存在问题，并针对上述问题中的至少一个问题提出了本发明。
根据本发明的一个方面，提供了一种层间互连部件的可靠性评估方法，其特征在于，包括：提供测试半导体装置，半导体装置包括二端口电阻网络，二端口电阻网络具有连接在第一端口和第二端口之间的级联的N个级，其中第i级包括第一至第四节点、连接在第一节点和第二节点之间的第一等效电阻(R0i1)，连接在第二节点和第三节点之间的跨接电阻(Ri)，连接在第三节点和第四节点之间的第二等效电阻(R0i2)，N是大于等于1的整数，i为大于等于1且小于N的整数，
其中，第N级还具有第五节点和第六节点、连接在其第二节点和第五节点之间的第三等效电阻、和连接在其第三节点和第六节点之间的第四等效电阻，
其中，各等效电阻由对应的层间互连部件的电阻主导，
其中，第1级的第一节点和第四节点构成二端口电阻网络的第一端口，第i+1级的第一节点和第四节点分别连接到第i级的第二和第三节点，第N级的第五节点和第六节点构成二端口电阻网络的第二端口，
获取在层间互连部件中没有待检测的缺陷的理想情况下，在N为不同值时，处于该理想情况下的二端口电阻网络的至少一个端口处的接入电阻(Ra_ideal、Rb_ideal)和N的对应关系；
在二端口电阻网络的至少一个端口处测量接入电阻(Ra)；
基于对应关系，确定与测量所得的接入电阻值对应的级。
在一个实施例中，二端口电阻网络被实现为包括第一链路和第二链路，第一链路和第二链路各自包括串联连接的N个单元(Ui1、Ui2)，其中，第i级包括第一链路和第二链路各自的第i单元以及第i跨接电阻；其中第一链路的第i单元(Ui1)包括串联地连接在对应的第i级的第一节点和第二节点之间的作为第一子单元的导电的第一层的一部分、作为第二子单元的第二层的一部分、作为第三子单元的接合第一子单元与第二子单元的层间互连部件，其中第二链路的第i单元(Ui2)包括连接在对应的第i级的第三节点和第四节点之间的作为第一子单元的第一层的一部分、作为第二子单元的第二层的一部分、作为第三子单元的接合第一子单元与第二子单元的层间互连部件。
在一个实施例中，第i级的第一等效电阻(R0i1)至少包括第一链路的第i单元的层间互连部件的电阻；第i级的第二等效电阻(R0i2)至少包括第二链路的第i单元的互连部件的电阻。
在一个实施例中，二端口电阻网络被实现为包括第一链路和第二链路，第一链路和第二链路各自包括串联连接的N个单元(Ui1、Ui2)，其中，第i级包括第一链路和第二链路各自的第i单元以及第i跨接电阻；第一链路的第i单元(Ui1)包括与对应的第i级的第一节点接合的作为第一子单元的导电的第一层的一部分、作为第二子单元的导电的第二层的一部分、与对应的第二节点接合的作为第三子单元的第一层的一部分、作为第四子单元的接合第一子单元与第二子单元的层间互连部件、作为第五子单元的接合第二子单元与第三子单元的层间互连部件；第二链路的第i单元(Ui2)包括与对应的第i级的第四节点接合的作为第一子单元的导电的第一层的一部分、作为第二子单元的导电的第二层的一部分、与对应的第三节点接合的作为第三子单元的第一层的一部分、作为第四子单元的接合第一子单元与第二子单元的层间互连部件、作为第五子单元的接合第二子单元与第三子单元的层间互连部件。
在一个实施例中，第i级的第一等效电阻(R0i1)至少包括第一链路的第i单元的层间互连部件的电阻；
第i级的第二等效电阻(R0i2)至少包括第二链路的第i单元的层间互连件的电阻。
在一个实施例中，第i级的第一等效电阻(R0i1)基本等于第二等效电阻(R0i2)并等于电阻R0，第i级的跨接电阻(Ri)是对应的第一等效电阻(R0i1)的m倍，即Ri＝mR0，m>0，其中获取步骤包括：获取在层间互连部件中没有待检测的缺陷的理想情况下，在N为不同值时，处于该理想情况下的二端口电阻网络的至少一个端口处的接入电阻(Ra_ideal)对电阻R0的比值与N的对应关系。
在一个实施例中，第i级的第一等效电阻(R0i1)基本等于第二等效电阻(R0i2)并等于电阻R0，第i级的跨接电阻(Ri)是对应的第一等效电阻(R0i1)的k(i)倍，即Ri＝k(i)R0，其中，k(i)是系数，当i＝1时，k(i)＝m，其中m>0；当2≤i≤s时，k(i)随着i的增加而减小，其中s为整数，且2<s<N；当s<i≤N-1时，k(i)随着i的增加而增大；当i＝N时，k(i)＝m。
在一个实施例中，当2≤i≤s时，k(i)＝-a*i+b；当s<i≤N-1时，k(i)＝a*(N-i)+b，其中，a>0,>0，且-a*s+b＝m。
在一个实施例中，其中：获取步骤包括：获取在层间互连部件中没有待检测的缺陷的理想情况下，在N为不同值时，处于该理想情况下的二端口电阻网络的第一端口处的接入电阻(Ra_ideal)和N的对应关系；测量步骤包括：在二端口电阻网络的第一端口处测量接入电阻Ra。
在一个实施例中，其中：获取步骤包括：获取在层间互连部件中没有待检测的缺陷的理想情况下，在N为不同值时，处于该理想情况下的二端口电阻网络的第一端口和第二端口处的接入电阻(Ra_ideal、Rb_ideal)和N的对应关系；测量步骤包括：分别在二端口电阻网络的第一端口和第二端口处测量接入电阻Ra和Rb；确定步骤包括：分别基于理想情况下的接入电阻(Ra_ideal、Rb_ideal)和N的对应关系，确定与测量所得的接入电阻Ra和Rb对应的级。
在一个实施例中，确定包括：当测量所得的接入电阻值和与N为特定值i的理想情况下的接入电阻(Ra_ideal)满足预定的条件时，认为该测量所得的接入电阻值与第i级对应。
在一个实施例中，对应关系为曲线图或查找表的形式。
在一个实施例中，预定的条件包括：当测量所得的接入电阻值和与N为特定值i的理想情况下的接入电阻(Ra_ideal)的差值的绝对值与测量所得的接入电阻值比值小于预定阈值时，认为该测量所得的接入电阻值与第i级对应。
在一个实施例中，其中，在确定与测量所得的接入电阻值对应的级j的情况下：如果j不等于N，则确定在第j+1级存在有缺陷的连接件，其中j为大于等于1且小于N的整数。
在一个实施例中，其中，在确定与在第一端口处测量所得的接入电阻值Ra对应的级j的情况下：如果j等于N或者如果j大于预定的阈值，则确定从第一端口不能检测有缺陷的连接件，其中j为大于等于1且小于N的整数，方法还包括：在二端口电阻网络的第二端口处测量接入电阻Rb的第二测量步骤；以及基于对应关系，确定与在第二端口处测量所得的接入电阻值对应的级。
在一个实施例中，获取步骤包括：获取在层间互连部件中没有待检测的缺陷的理想情况下，在N为不同值时，处于该理想情况下的二端口电阻网络的第一端口和第二端口的接入电阻的差值(Ra_ideal-Rb_ideal)对电阻R0的比值与N的对应关系；测量步骤包括：分别在二端口电阻网络的第一端口和第二端口处测量接入电阻Ra和Rb；确定步骤包括：分别基于理想情况下的第一端口和第二端口的接入电阻的差值(Ra_ideal-Rb_ideal)对电阻R0的比值与N的对应关系，确定与测量所得的接入电阻Ra和Rb的差值对应的级。
在一个实施例中，其中，缺陷包括层间互连部件中的空洞。
在一个实施例中，其中，缺陷包括导致在层间互连部件中形成开路的缺陷。
在一个实施例中，其中，第一层和第二层每一个是有源层或金属布线层。
在一个实施例中，其中，跨接电阻由与其所连接的第一层或第二层相同的材料形成。
附图说明
构成说明书的一部分的附图描述了本发明的实施例，并且连同说明书一起用于解释本发明的原理。
参照附图，根据下面的详细描述，可以更加清楚地理解本发明，其中：
图1为现有技术中层间互连部件存在缺陷的半导体装置的一个实施例的示意图。
图2为根据本发明一个实施例的用于半导体制程的层间互连部件的可靠性评估方法中的二端口电阻网络的示意图。
图3A为根据本发明一个实施例的用于半导体制程的层间互连部件的可靠性评估方法中的半导体装置的示意图。
图3B为根据本发明另一个实施例的用于半导体制程的层间互连部件的可靠性评估方法中的半导体装置的示意图。
图4为根据本发明一个实施例的用于半导体制程的层间互连部件的可靠性评估方法的流程示意图。
图5为根据本发明一个实施例的用于半导体制程的层间互连部件的可靠性评估方法中Ra_ideal对电阻R0的比值与级数N的关系曲线。
图6为根据本发明一个实施例的用于半导体制程的层间互连部件的可靠性评估方法中Ra_ideal对电阻R0的比值与级数N的关系曲线。
图7为根据本发明一个实施例的用于半导体制程的层间互连部件的可靠性评估方法中Rb_ideal对电阻R0的比值与级数N的关系曲线。
图8为根据本发明另一个实施例的用于半导体制程的层间互连部件的可靠性评估方法的流程示意图。
图9为根据本发明另一个实施例的用于半导体制程的层间互连部件的可靠性评估方法中(Ra_idea-Rb_ideal)对电阻R0的比值与级数N的关系曲线。
具体实施方式
现在将参照附图来详细描述本发明的各种示例性实施例。应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本发明的范围。
同时，应当明白，为了便于描述，附图中所示出的各个部分的尺寸并不是按照实际的比例关系绘制的。
以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本发明及其应用或使用的任何限制。
对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，技术、方法和设备应当被视为说明书的一部分。
在这里示出和讨论的所有示例中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它示例可以具有不同的值。
应注意：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。
图2为根据本发明一个实施例的用于半导体制程的层间互连部件的可靠性评估方法中的二端口电阻网络的示意图。图3A和图3B分别为根据本发明两个实施例的用于半导体制程的层间互连部件的可靠性评估方法中的半导体装置的示意图。图4为根据本发明一个实施例的用于半导体制程的层间互连部件的可靠性评估方法的流程示意图。下面将通过图2至图4对本发明的用于半导体制程的层间互连部件的可靠性评估方法进行说明。
在一种实现方式中，本发明构思了用于层间互连部件的可靠性评估的测试半导体装置，该测试半导体装置的物理结构如图2所示，其所包括的等效的二端口电阻网络如图2所示。下面结合图2和图3A、图3B来进行说明。
二端口电阻网络可以具有连接在第一端口和第二端口之间的级联的N个级，其中N为大于1的整数。对于第i级(i为大于等于1且小于N的整数)，如图2所示例性地示出的，该第i级包括第一节点3i1和第二节点3i2，以及第三节点4i3和第四节点4i4。如图2所示例性地示出的，该第i级还包括连接在第一节点3i1和第二节点3i2之间的第一等效电阻R0i1，连接在第二节点3i2和第三节点4i3之间的跨接电阻Ri，连接在第三节点4i3和第四节点4i4之间的第二等效电阻R0i2。
对于二端口电阻网络的第N级，如图2所示，该第N级还具有第5节点3N5和第六节点4N6，连接在第N级的第二节点3N2和第五节点3N5之间的第三等效电阻R0i3和连接在第N级的第三节点4N3和第六节点4N6之间的第四等效电阻R0i4。
图3A示出了根据一个示例的二端口电阻网络的物理实现(结构)。在该示例中，二端口电阻网络被实现为包括第一链路L1和第二链路L2。相应地，第一链路L1和第二链路L2各自包括串联的N个单元，分别表示为Ui1和Ui2，i为大于等于1且小于N的整数。在该示例中，二端口电阻网络的第i级可以包括第一链路和第二链路各自的第i单元以及跨接电阻5i。
第一链路L1的第i单元Ui1包括与对应的第i级的第一节点3i1接合的作为第一子单元3i11的导电的第一层201的一部分、作为第二子单元3i12的导电的第二层202的一部分、与对应的第二节点3i2接合的作为第三子单元3i13的第一层201的一部分、作为第四子单元3i14的接合第一子单元3i11与第二子单元3i12的层间互连部件、作为第五子单元3i15的接合第二子单元3i12与第三子单元3i13的层间互连部件。
相应的，第二链路L2的第i单元Ui2包括与对应的第i级的第四节点4i4接合的作为第一子单元4i21的导电的第一层201的一部分、作为第二子单元4i22的导电的第二层202的一部分、与对应的第三节点4i3接合的作为第三子单元4i23的第一层201的一部分、作为第四子单元4i24的接合第一子单元4i21与第二子单元4i22的层间互连部件、作为第五子单元4i25的接合第二子单元4i22与第三子单元4i23的层间互连部件。
第一层201和第二层202每一个可以是有源层或者金属布线层。层间互连部件可以是通孔，也可以是任何其它类型的连接件。跨接电阻5i可以由于其所连接的第一层201或第二层202相同的材料形成，例如掺杂的半导体层、铜、铝等。也可以由与第一层201或第二层202不同的材料形成。
在图3A所示的示例中，第一等效电阻R0i1可以至少包括图3A所示的第一链路L1中第i单元Ui1的层间互连部件(即，第四子单元3i14和第五子单元3i15)的电阻。第一等效电阻R0i1还可以包括第i单元Ui1中第一、第二和第三子单元的电阻。第二等效电阻R0i2至少包括图3A所示的第二链路L2中第i单元Ui2的层间互连部件(即第四子单元4i24和第五子单元4i25)的电阻。第二等效电阻R0i2还可以包括第i单元Ui2中第一、第二和第三子单元的电阻。
各等效电阻，例如，第一-第四等效电阻等，可以由对应的层间互连部件的电阻主导。例如，在图3A所示的示例中，在等效电阻R0i1中，可以包括两个层间互连部件3i14和3i15的接触电阻，并且其他的电阻(诸如，体电阻等)例如可以被配置为相比层间互连部件的接触电阻可忽略。另外，本发明并不限于图2所示的结构，例如，也可以配置为在一个等效电阻中反映一个或者两个以上的层间互连部件的电阻；换而言之，一个等效电阻可以由一个或者两个以上的层间互连部件的电阻主导。
在二端口电阻网络中，如图2所示，第1级的第一节点311和第四节点424可以构成二端口电阻网络的第一端口100。第i+1级的第一节点和第四节点分别连接到第i级的第二节点和第三节点。第N级的第五节点3N5和第六节4N6构成二端口电阻网络的第二端口200。
在另一种实现方式中，如图3B所示，相比图3A所示的配置，还在在第一链路和第二链路各自的第i单元的相应的第二层的部分之间形成另外的跨接电阻。该另外的跨接电阻的两端分别连接在图2的第一链路和第二链路各自的第i单元(两个层间互连件)之间的节点处。在这种情况下，第一链路的第i单元Ui1可以被视为包括串联地连接在对应的第i级的第一节点和第二节点之间的作为第一子单元的导电的第一层的一部分、作为第二子单元的第二层的一部分、作为第三子单元的接合第一子单元与第二子单元的层间互连部件。
第二链路的第i单元Ui2也可以被视为包括连接在对应的第i级的第三节点和第四节点之间的作为第一子单元的第一层的一部分、作为第二子单元的第二层的一部分、作为第三子单元的接合第一子单元与第二子单元的层间互连部件(图内未示出)。
该实现方式下的等效二端口电阻网络也如图3所示。其中，第i级的第一等效电阻(R0i1)至少包括所述第一链路的第i单元的层间互连部件(第三子单元)的电阻。第i级的第二等效电阻(R0i2)至少包括所述第二链路的第i单元的第三子单元的电阻。
图4为根据本发明一个实施例的用于层间互连部件的可靠性评估方法的流程示意图。下面结合图3A和图4对本发明的方法流程进行说明，其中涉及的缺陷可以包括层间互连部件中的空洞，还可以包括其他能够导致在层间互连部件中形成开路的缺陷。
在步骤S101，如图4所示，获取在层间互连部件中没有待检测的缺陷的理想情况下，在N为不同值时，处于该理想情况下的所述二端口电阻网络的至少一个端口处的接入电阻(Ra_ideal、Rb_ideal)和N的对应关系。其中对应关系可以是曲线图或查找表的方式。获取对应关系的方法可以采用理论推导/计算的方法，也可以通过制作无缺陷的测试基准装置(可能成本高昂或者产率较低)的形式，通过测量获得。
在步骤S103，如图4所示，在二端口电阻网络的至少一个端口处测量接入电阻Ra。
在步骤S105，如图4所示，基于对应关系，确定与测量所得的接入电阻值对应的级。
例如，当测量所得的接入电阻值Ra和与N为特定值j的理想情况下的接入电阻Ra_ideal满足预定的条件时，认为该测量所得的接入电阻值与第j级对应。其中预定的条件可以是，例如当测量所得的接入电阻值和与N为特定值j的理想情况下的接入电阻(Ra_ideal)的差值的绝对值与测量所得的接入电阻值比值小于预定阈值；也可以是其他的预定条件，本发明对此并无特别限制。
在一种实现方式中，如图3A所示的各级(第i级，1≤i≤N)的第一等效电阻R0i1和第二等效电阻R0i2被配置为基本相等，并等于电阻R0。各级(第i级，1≤i≤N)的跨接电阻Ri被配置为对应的第一等效电阻R0i1的m倍，即Ri＝mR0，其中m大于0。优选的，m可以选择使得Ri远大于R0的数值，例如大于50。
在步骤S101，获取在层间互连部件中没有待检测的缺陷的理想情况下，在N为不同值时，处于该理想情况下的二端口电阻网络的至少一个端口处的接入电阻Ra_ideal对电阻R0的比值与N的对应关系。以N＝100，m＝100(即Ri＝100R0)为例。获取的在没有待检测的缺陷的理想情况下，N的取值与Ra_ideal对电阻R0的比值的关系(即Ra对电阻R0的比值同出现缺陷对应的级j的关系，j为大于等于1且小于N的整数)。图5示出了该关系的一个实例，其中横坐标表示对应的二端口网络的级数，而纵坐标表示与Ra_ideal电阻R0的比值。
在步骤S103，在二端口电阻网络的至少一个端口处测量接入电阻Ra。例如，用检测仪器测量测试半导体装置的等效二端口电阻网络中第一端口的接入电阻Ra，或者可以进一步得到Ra对电阻R0的比值。
在步骤S105，根据与N的对应关系，得到出现缺陷的位置(即缺陷对应的级)。例如，将Ra对电阻R0的比值与Ra_ideal对电阻R0的比值进行比对，确定即缺陷对应的级。这里，如果确定测得的接入电阻Ra对应于j级，则确定在第j+1级存在有缺陷的层间连接部件。如前所述的，其中j为大于等于1且小于N的整数。
通过本实现方式中的实施例，可以快速定位出现缺陷的层间连接部件的级数，大大缩短了测试时间和测试流程。
在另一种实现方式中，各级(第i级)的第一等效电阻R0i1和第二等效电阻R0i2基本相等，并等于电阻R0。第i级的跨接电阻Ri被配置为对应的第一等效电阻R0i1的k(i)倍，即Ri＝k(i)R0，其中，k(i)是系数，k(i)按照以下方式配置。
当i＝1时，k(i)＝m，其中m>0。优选地，m大于50。
当2≤i≤s时，k(i)随着i的增加而减小，其中s为整数，且2<s<N。例如，可以选择当2≤i≤s时，k(i)＝-a*i+b。
当s<i≤N-1时，k(i)随着i的增加而增大。例如，可以选择当s<i≤N-1时，k(i)＝a*(N-i)+b，其中，a,b>0，且-a*s+b＝m。
当i＝N时，k(i)＝m。
在一个具体实施例中，N为100，a＝120,b＝6100,s＝50,m＝100,k(i)可以选择如下配置：
当i＝1时，k(1)＝100；
当2≤i≤50时，k(i)＝-120i+6100；
当50<i≤99时，k(i)＝120(100-i)+6100；
当i＝100时，k(100)＝100。
采用上述配置方法，在步骤S101中，获取的在没有待检测的缺陷的理想情况下，N的取值与Ra_ideal对电阻R0的比值的关系。图6示出了该关系的一个实例，其中横坐标表示对应的二端口网络的级数，而纵坐标表示与Ra_ideal电阻R0的比值。之后的步骤同上述实现方式相同或类似。
对比图6和图5可以看出，图6中的曲线下降的更加平缓，能够有效比对的范围(即测试缺陷出现级数的预定的阈值)更大。而图5曲线在1-10左右的范围内快速下降，当缺陷出现的位置超过10时，对对应级别的识别可能会出现困难。
可选的，当第一端口测量的Ra对电阻R0的比值对应的级数超过预定的阈值(例如图6所示，j大于50)。可以从二端口电阻网络的第二端口处测量接入电阻Rb，根据Rb_ideal对电阻R0的比值同N的取值关系确定出现缺陷的级数。例如，在图6所示的电阻Ri的配置方式中，Rb_ideal对电阻R0的比值同N的取值的关系如图7所示，从而可以确定当出现缺陷的级数j大于50时，缺陷的位置。
在另一种实现方式中，如图8所示，在步骤S201，获取在层间互连部件中没有待检测的缺陷的理想情况下，在N为不同值时，处于该理想情况下的二端口电阻网络的第一端口和第二端口的接入电阻的差值(Ra_ideal-Rb_ideal)对电阻R0的比值与N的对应关系。例如当采用如图6所示的电阻的配置方式时，(Ra_ideal-Rb_ideal)对电阻R0的比值与N的对应关系如图9所示。
优选的，可以选取合适的a、b和n，使得(Ra_ideal-Rb_ideal)对电阻R0的比值与N的对应关系的趋势线(如图9所示虚线)逼近线性关系，从而更快的获得缺陷级数。
然后，在步骤S203，在二端口电阻网络的第一端口和第二端口分别测量接入电阻Ra和Rb。
在步骤S205，分别基于理想情况下的第一端口和第二端口的接入电阻的差值(Ra_ideal-Rb_ideal)对电阻R0的比值与N的对应关系，确定与测量所得的接入电阻Ra和Rb对应的级。
至此，已经详细描述了根据本公开实施例的用于半导体制程的层间互连部件的可靠性评估方法。为了避免模糊本公开的教导，没有描述本领域所公知的一些细节，本领域技术人员根据上面的描述，完全可以明白如何实施这里公开的技术方案。另外，本说明书公开所教导的各实施例可以自由组合。本领域的技术人员应该理解，可以对上面说明的实施例进行多种修改而不脱离如所附权利要求限定的本公开的精神和范围。

Claims (20)

1.一种层间互连部件的可靠性评估方法，其特征在于，包括：
提供测试半导体装置，所述半导体装置包括二端口电阻网络，所述二端口电阻网络具有连接在第一端口和第二端口之间的级联的N个级，其中第i级包括第一至第四节点、连接在第一节点和第二节点之间的第一等效电阻(R0i1)，连接在第二节点和第三节点之间的跨接电阻(Ri)，连接在第三节点和第四节点之间的第二等效电阻(R0i2)，N是大于等于1的整数，i为大于等于1且小于N的整数，
其中，第N级还具有第五节点和第六节点、连接在其第二节点和第五节点之间的第三等效电阻、和连接在其第三节点和第六节点之间的第四等效电阻，
其中，各等效电阻由对应的层间互连部件的电阻主导，
其中，第1级的第一节点和第四节点构成所述二端口电阻网络的第一端口，第i+1级的第一节点和第四节点分别连接到第i级的第二和第三节点，第N级的第五节点和第六节点构成所述二端口电阻网络的第二端口，
获取在层间互连部件中没有待检测的缺陷的理想情况下，在N为不同值时，处于该理想情况下的所述二端口电阻网络的至少一个端口处的接入电阻(Ra_ideal、Rb_ideal)和N的对应关系；
在所述二端口电阻网络的所述至少一个端口处测量接入电阻(Ra)；
基于所述对应关系，确定与测量所得的接入电阻值对应的级。
2.根据权利要求1所述的方法，其特征在于，
所述二端口电阻网络被实现为包括第一链路和第二链路，所述第一链路和第二链路各自包括串联连接的N个单元(Ui1、Ui2)，其中，第i级包括所述第一链路和第二链路各自的第i单元以及第i跨接电阻；
其中所述第一链路的第i单元(Ui1)包括串联地连接在对应的第i级的第一节点和第二节点之间的作为第一子单元的导电的第一层的一部分、作为第二子单元的导电的第二层的一部分、作为第三子单元的接合所述第一子单元与所述第二子单元的层间互连部件，
其中所述第二链路的第i单元(Ui2)包括连接在对应的第i级的第三节点和第四节点之间的作为第一子单元的所述第一层的一部分、作为第二子单元的所述第二层的一部分、作为第三子单元的接合所述第一子单元与所述第二子单元的层间互连部件。
3.根据权利要求2所述的方法，其特征在于，
第i级的第一等效电阻(R0i1)至少包括所述第一链路的第i单元的层间互连部件的电阻；
第i级的第二等效电阻(R0i2)至少包括所述第二链路的第i单元的互连部件的电阻。
4.根据权利要求1所述的方法，其特征在于，
所述二端口电阻网络被实现为包括第一链路和第二链路，所述第一链路和第二链路各自包括串联连接的N个单元(Ui1、Ui2)，其中，第i级包括所述第一链路和第二链路各自的第i单元以及第i跨接电阻；
所述第一链路的第i单元(Ui1)包括与对应的第i级的第一节点接合的作为第一子单元的导电的第一层的一部分、作为第二子单元的导电的第二层的一部分、与对应的第二节点接合的作为第三子单元的所述第一层的一部分、作为第四子单元的接合所述第一子单元与所述第二子单元的层间互连部件、作为第五子单元的接合所述第二子单元与所述第三子单元的层间互连部件；
所述第二链路的第i单元(Ui2)包括与对应的第i级的第四节点接合的作为第一子单元的导电的第一层的一部分、作为第二子单元的导电的第二层的一部分、与对应的第三节点接合的作为第三子单元的所述第一层的一部分、作为第四子单元的接合所述第一子单元与所述第二子单元的层间互连部件、作为第五子单元的接合所述第二子单元与所述第三子单元的层间互连部件。
5.根据权利要求4所述的方法，其特征在于，
第i级的第一等效电阻(R0i1)至少包括所述第一链路的第i单元的层间互连部件的电阻；
第i级的第二等效电阻(R0i2)至少包括所述第二链路的第i单元的层间互连部件的电阻。
6.根据权利要求1所述的方法，其特征在于，
第i级的第一等效电阻(R0i1)等于第二等效电阻(R0i2)并等于电阻R0，
第i级的跨接电阻Ri是对应的第一等效电阻(R0i1)的m倍，即Ri＝mR0，m>0，
其中所述获取步骤包括：
获取在层间互连部件中没有待检测的缺陷的理想情况下，在N为不同值时，处于该理想情况下的所述二端口电阻网络的至少一个端口处的接入电阻(Ra_ideal)对电阻R0的比值与N的对应关系。
7.根据权利要求1所述的方法，其特征在于，
第i级的第一等效电阻(R0i1)等于第二等效电阻(R0i2)并等于电阻R0，
第i级的跨接电阻Ri是对应的第一等效电阻(R0i1)的k(i)倍，即Ri＝k(i)R0，其中，k(i)是系数，
当i＝1时，k(i)＝m，其中m>0；
当2≤i≤s时，k(i)随着i的增加而减小，其中s为整数，且2<s<N；
当s<i≤N-1时，k(i)随着i的增加而增大；
当i＝N时，k(i)＝m。
8.根据权利要求7所述的方法，其特征在于，
当2≤i≤s时，k(i)＝-a*i+b；
当s<i≤N-1时，k(i)＝a*(N-i)+b，
其中，a>0,b>0，且-a*s+b＝m。
9.根据权利要求1所述的方法，其特征在于，其中：
所述获取步骤包括：获取在层间互连部件中没有待检测的缺陷的理想情况下，在N为不同值时，处于该理想情况下的所述二端口电阻网络的第一端口处的接入电阻(Ra_ideal)和N的对应关系；
所述测量步骤包括：在所述二端口电阻网络的第一端口处测量接入电阻Ra。
10.根据权利要求1所述的方法，其特征在于，其中：
所述获取步骤包括：获取在层间互连部件中没有待检测的缺陷的理想情况下，在N为不同值时，处于该理想情况下的所述二端口电阻网络的第一端口和第二端口处的接入电阻(Ra_ideal、Rb_ideal)和N的对应关系；
所述测量步骤包括：分别在所述二端口电阻网络的第一端口和第二端口处测量接入电阻Ra和Rb；
所述确定步骤包括：分别基于理想情况下的接入电阻(Ra_ideal、Rb_ideal)和N的对应关系，确定与测量所得的接入电阻Ra和Rb对应的级。
11.根据权利要求1所述的方法，其特征在于，所述确定包括：
当测量所得的接入电阻值和与N为特定值i的理想情况下的接入电阻(Ra_ideal)满足预定的条件时，认为该测量所得的接入电阻值与第i级对应。
12.根据权利要求1所述的方法，其特征在于，所述对应关系为曲线图或查找表的形式。
13.根据权利要求11所述的方法，其特征在于，所述预定的条件包括：
当测量所得的接入电阻值和与N为特定值i的理想情况下的接入电阻(Ra_ideal)的差值的绝对值与测量所得的接入电阻值比值小于预定阈值时，认为该测量所得的接入电阻值与第i级对应。
14.根据权利要求1所述的方法，其特征在于，其中，在确定与测量所得的接入电阻值对应的级j的情况下：
如果j不等于N，则确定在第j+1级存在有缺陷的连接件,其中j为大于等于1且小于N的整数。
15.根据权利要求9所述的方法，其特征在于，其中，
在确定与在第一端口处测量所得的接入电阻值Ra对应的级j的情况下：
如果j等于N或者如果j大于预定的阈值，则确定从第一端口不能检测有缺陷的连接件，其中j为大于等于1且小于N的整数，
所述方法还包括：
在所述二端口电阻网络的第二端口处测量接入电阻Rb的第二测量步骤；以及
基于所述对应关系，确定与在第二端口处测量所得的接入电阻值对应的级。
16.根据权利要求9所述的方法，其特征在于，
所述获取步骤包括：获取在层间互连部件中没有待检测的缺陷的理想情况下，在N为不同值时，处于该理想情况下的所述二端口电阻网络的第一端口和第二端口的接入电阻的差值(Ra_ideal-Rb_ideal)对电阻R0的比值与N的对应关系；
所述测量步骤包括：分别在所述二端口电阻网络的第一端口和第二端口处测量接入电阻Ra和Rb；
所述确定步骤包括：分别基于理想情况下的第一端口和第二端口的接入电阻的差值(Ra_ideal-Rb_ideal)对电阻R0的比值与N的对应关系，确定与测量所得的接入电阻Ra和Rb的差值对应的级。
17.根据权利要求1所述的方法，其特征在于，其中，
所述缺陷包括层间互连部件中的空洞。
18.根据权利要求1所述的方法，其特征在于，其中，
所述缺陷包括导致在层间互连部件中形成开路的缺陷。
19.根据权利要求2或3所述的方法，其特征在于，其中，
所述第一层和所述第二层每一个是有源层或金属布线层。
20.根据权利要求2或3所述的方法，其特征在于，其中，
所述跨接电阻由与其所连接的第一层或第二层相同的材料形成。
CN201610871107.2A 2016-09-30 2016-09-30 层间互连部件的可靠性评估方法 Active CN107885606B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201610871107.2A CN107885606B (zh) 2016-09-30 2016-09-30 层间互连部件的可靠性评估方法
EP17186870.6A EP3301463A1 (en) 2016-09-30 2017-08-18 A method for testing inter-layer connections
US15/709,267 US10267840B2 (en) 2016-09-30 2017-09-19 Method for testing inter-layer connections

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610871107.2A CN107885606B (zh) 2016-09-30 2016-09-30 层间互连部件的可靠性评估方法

Publications (2)

Publication Number Publication Date
CN107885606A CN107885606A (zh) 2018-04-06
CN107885606B true CN107885606B (zh) 2020-12-01

Family

ID=59686773

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610871107.2A Active CN107885606B (zh) 2016-09-30 2016-09-30 层间互连部件的可靠性评估方法

Country Status (3)

Country Link
US (1) US10267840B2 (zh)
EP (1) EP3301463A1 (zh)
CN (1) CN107885606B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6181144B1 (en) * 1998-02-25 2001-01-30 Micron Technology, Inc. Semiconductor probe card having resistance measuring circuitry and method fabrication
US6677744B1 (en) * 2000-04-13 2004-01-13 Formfactor, Inc. System for measuring signal path resistance for an integrated circuit tester interconnect structure
CN101452876A (zh) * 2007-11-28 2009-06-10 上海华虹Nec电子有限公司 金属互连结构的制备方法
CN101572246A (zh) * 2008-04-28 2009-11-04 中芯国际集成电路制造(北京)有限公司 电阻存储器、含有电阻存储器的集成电路的制作方法
CN105264655A (zh) * 2013-06-25 2016-01-20 英特尔公司 具有局部层间互连的单片三维(3d)id

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8502557B2 (en) * 2006-06-05 2013-08-06 Analog Devices, Inc. Apparatus and methods for forming electrical networks that approximate desired performance characteristics
FR2933515B1 (fr) * 2008-07-04 2017-03-31 Edxact Systeme pour calcul des valeurs resistives pour la cao micro electronique
JP5911763B2 (ja) * 2012-07-04 2016-04-27 株式会社東芝 Ｅｓｄ解析装置
WO2016128853A1 (en) * 2015-02-09 2016-08-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic component, and electronic device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6181144B1 (en) * 1998-02-25 2001-01-30 Micron Technology, Inc. Semiconductor probe card having resistance measuring circuitry and method fabrication
US6677744B1 (en) * 2000-04-13 2004-01-13 Formfactor, Inc. System for measuring signal path resistance for an integrated circuit tester interconnect structure
CN101452876A (zh) * 2007-11-28 2009-06-10 上海华虹Nec电子有限公司 金属互连结构的制备方法
CN101572246A (zh) * 2008-04-28 2009-11-04 中芯国际集成电路制造(北京)有限公司 电阻存储器、含有电阻存储器的集成电路的制作方法
CN105264655A (zh) * 2013-06-25 2016-01-20 英特尔公司 具有局部层间互连的单片三维(3d)id

Also Published As

Publication number Publication date
US10267840B2 (en) 2019-04-23
CN107885606A (zh) 2018-04-06
EP3301463A1 (en) 2018-04-04
US20180095122A1 (en) 2018-04-05

Similar Documents

Publication Publication Date Title
US7489204B2 (en) Method and structure for chip-level testing of wire delay independent of silicon delay
US6111414A (en) System, circuit, and method for testing an interconnect in a multi-chip substrate
TWI549219B (zh) Test sorting machine and its propulsion device, test tray and test machine interface board
TWI429932B (zh) 用於嵌入被動裝置之印刷電路板的測試方法
US20040262604A1 (en) Test structure for detecting defect size in a semiconductor device and test method using same
US9291669B2 (en) Semiconductor device, test structure of the semiconductor device, and method of testing the semiconductor device
CN107885606B (zh) 层间互连部件的可靠性评估方法
US20110285401A1 (en) Method for Determining the Lifetime of Interconnects
WO2016065531A1 (zh) 利用引入器件判断射频器件去嵌入精度的测试结构及方法
CN101872002B (zh) 探针检测装置及其方法
CN112687561B (zh) 测试结构及测试方法
CN104124235A (zh) 测试结构及其测试方法
CN107835946A (zh) 用于确定半导体电路的故障的导轨组件、设备和方法
GB2368974A (en) Method of testing an integrated circuit by assessing a conductive region formed at the periphery of the substrate
JP2004537889A (ja) 計測用途のための選択可能な短絡回路を提供する電気回路
JP2023550192A (ja) はんだ付け部のエレクトロマイグレーションの測定方法及び装置
US7074629B2 (en) Test patterns for measurement of effective vacancy diffusion area
Noh et al. Development of a new automatic fault diagnosis system for fine pattern transmission lines
KR101474620B1 (ko) 기판 검사 장치 및 기판 검사 방법
CN220895507U (zh) 一种电迁移测试结构
Kang et al. Early detection and instantaneous cause analysis of defects in interconnects by machine learning (ranking-CNN) of scattering parameter patterns
KR20090069714A (ko) 반도체 소자의 ｔｄｄｂ 테스트 패턴 및 이를 이용한ｔｄｄｂ 테스트 방법
JP3807649B2 (ja) 積層セラミックコンデンサの選別方法
Cresswell et al. Test chip for electrical linewidth of copper-interconnect features and related parameters
JPH01199173A (ja) 静電容量測定式基板検査装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant