CN101442029A - 薄膜晶体管阵列基板的制造方法 - Google Patents

Abstract

本发明涉及一种薄膜晶体管阵列基板的制造方法，包括在绝缘基板上制作栅极导电层、半导体层、数据导电层和透明电极层，在所述栅极导电层上形成栅极、扫描线和储存电容电极，其中，在制作栅极导电层之前，首先在所述基板上形成沟渠，然后沉积栅极导电层并在所述沟渠中形成栅极，扫描线和储存电容电极。本发明提供的薄膜晶体管阵列基板的制造方法，解决了栅极导电层与绝缘基板附着力的问题。

Description

薄膜晶体管阵列基板的制造方法

技术领域

本发明涉及一种阵列基板的制造方法，特别是涉及一种薄膜晶体管阵列基板的制造方法。

背景技术

薄膜晶体管液晶显示器(thin film transistor liquid crystal display，TFT-LCD)是目前最被广泛使用的一种平面显示器，它具有低功率、薄形质轻、以及低电压驱动等优点。然而，随着面板设计尺寸的不断增大，信号输送的距离也越来越长，随之带来信号延迟问题。

图1是现有技术的阵列基板的结构示意图，请参见图1，薄膜晶体管设置在一绝缘基板100上，其包括一位于该绝缘基板100上的栅极110、储存电容电极116、一位于该栅极110和该绝缘基板100上的栅极绝缘层120、一位于该栅极绝缘层120上的半导体层130、一位于该半导体层130上的欧姆接触层132、和一位于欧姆接触层132上的源极140与漏极142。通常该栅极110与一提供扫描信号的扫描线(图未示)连接，为降低该扫描信号RC延迟(电阻与电容构成回路所产生的对信号的延迟效果)，需要降低栅极110的电阻，因此业界通常采用铜等低电阻材料制造薄膜晶体管的栅极110。

但是，当采用铜制造栅极110时，因此铜与绝缘基板100间的附着力不佳，容易导致栅极110剥离绝缘基板100。另外，因为薄膜晶体管散热性差，在长时间电信号操作下，其受周围环境温度升高的影响，可能会解离出铜离子，铜离子在电压驱动下会扩散到栅极绝缘层120，甚至进入半导体层130，产生铜污染现象，从而导致薄膜晶体管特性改变，可靠性变差。

为解决上述问题，请参见图2，业界通常采用另外一种方法制造薄膜晶体栅极110，提供一绝缘基板200，在该绝缘基板的表面依序沉积一第一金属层，一第二金属层，一第三金属层作为栅极导电层。该第一金属层的材料是钛，其与绝缘基板具有良好的附着力。该第二金属层的材料是铜，其具有比较低的电阻。该第三金属层的材料是钛，其可以抗铜离子的扩散。

但是，因为铜是不容易刻蚀的金属，其刻蚀速率小于钛的刻蚀速率，当刻蚀第一金属层210、第二金属层212和第三金属层214时，第二金属层被刻蚀掉的金属少，会造成第二金属层212外伸，后续在该栅极上覆盖栅极绝缘层220时，容易在栅极与栅极绝缘层之间产生孔洞222，该孔洞222容易导致栅极绝缘层的断裂，后续在栅极绝缘层上形成源极与漏极时，也会导致源极或漏极的断裂，最终导致所形成的薄膜晶体管失效，降低该薄膜晶体管栅极制造方法的可靠性。

发明内容

本发明所要解决的技术问题是提供一种薄膜晶体管阵列基板的制造方法，解决栅极导电层与绝缘基板附着力的问题。

本发明为解决上述技术问题而采用的技术方案是提供一种薄膜晶体管阵列基板的制造方法，包括在绝缘基板上制作栅极导电层、半导体层、数据导电层和透明电极层，在所述栅极导电层上形成栅极、扫描线和储存电容电极，其中，在制作栅极导电层之前，首先在所述基板上形成沟渠，然后沉积栅极导电层并在所述沟渠中形成栅极，扫描线和储存电容电极。

上述薄膜晶体管阵列基板的制造方法中，所述形成沟渠包括利用一道光罩进行曝光、显影，定义出栅极，扫描线和储存电容电极图形，然后用酸刻蚀形成沟渠。

上述薄膜晶体管阵列基板的制造方法中，所述沉积栅极导电层包括依次沉积第一金属层和第二金属层，然后通过剥离技术暴露沟渠中的栅极，扫描线和储存电容电极。

上述薄膜晶体管阵列基板的制造方法中，所述第一金属层和第二金属层的高度小于所述沟渠的深度，所述第一金属层为低电阻材料金属，所述第二金属层为抗离子扩散的阻挡层。

上述薄膜晶体管阵列基板的制造方法中，所述第一金属层为铜金属，所述第二金属层为钛、钨、铬中的一种或多种组合。

本发明对比现有技术有如下的有益效果：本发明提供的薄膜晶体管阵列基板的制造方法，通过将栅极导电层埋入绝缘基板中，不但可以解决栅极导电层与绝缘基板附着力的问题，而且还可以解决栅极导电层中与不同金属层刻蚀速率不同而引起的孔洞问题。此外，本发明提供的薄膜晶体管阵列基板的制造方法只需使用两种金属层作为栅极导电层，可有效节约稀有金属的使用。

附图说明

图1是现有技术的阵列基板的结构示意图。

图2是另一种现有的阵列基板的结构示意图。

图3a～图3i是本发明的阵列基板制造流程剖面的示意图。

图4是本发明的阵列基板的俯视图。

图中：

100 绝缘基板          110 栅极           116 储存电容电极

120 栅极绝缘层        130 半导体层       132 欧姆接触层

140 源极              142 漏极           200 绝缘基板

210 第一金属层        212 第二金属层     214 第三金属层

216 储存电容电极      220 栅极绝缘层     222 孔洞

300 绝缘基板          302 光刻胶         304 扫描线沟渠

304a 栅极区域         304b 扫描线区域    304c 端子区域

306 电容线沟渠        306b 电容线区域    306c 端子区域

310 第一金属层        312 第二金属层     320 栅极绝缘层

330 半导体非晶硅层    332 掺杂非晶硅层   334 半导体非晶硅图形

336 掺杂非晶硅图形    340 源极           342 漏极

350 钝化层            352 接触孔         360 像素电极

具体实施方式

下面结合附图及典型实施例对本发明作进一步说明。

图3a～图3i是本发明的阵列基板制造流程剖面的示意图，图4是本发明的阵列基板的俯视图。

本发明提供一种薄膜晶体管阵列基板的制造方法，包括在绝缘基板上制作栅极导电层、半导体层、数据导电层和透明电极层，在所述栅极导电层上形成栅极、扫描线和储存电容电极，其中，在制作栅极导电层之前，首先在所述基板上形成沟渠，然后沉积栅极导电层并在所述沟渠中形成栅极，扫描线和储存电容电极。

本发明的阵列基板制造流程具体如图3a～图3i所示。请参见图3a，首先在绝缘基板300上涂覆一层光刻胶302，然后利用一道光罩(图未示)进行曝光、显影，定义出扫描线及存储电容线等图形。然后用酸刻蚀，在绝缘基板上同时形成扫描线沟渠304与储存电容线沟渠306，如图3b所示。请参考图4中所示，扫描线沟渠可分为三个区域，其分别为栅极区域304a，扫描线区域304b与端子区域304c。电容线沟渠则只分为两个区域，其分别为电容线区域306b与端子区域306c。

请同时参见图3c和图4，在绝缘基板300上的扫描线沟渠304与电容线沟渠306中以及第一光刻胶层302之上依序沉积第一金属层310，其材料为低电阻率的铜，第二金属层312，即材料为抗铜离子扩散的阻挡层，例如钛、钨、铬等稀有金属其中的一种或多种组合。沉积的两层金属层的厚度应不大于玻璃沟渠的深度，这样就可以使铜金属310完全置于绝缘基板中，同时阻挡层312可以像“盖子”一样保护下面的铜金属层，使铜金属层不易受到后续的制程的影响而脱离基板。

请继续参见图3d，然后利用现有技术(Liftoff技术)的适当溶剂将第一光刻胶层302剥离，连带地将位于第一光刻胶层之上的第一金属层310、第二金属层312一起剥离，只剩下扫描线沟渠304与电容线沟渠306中的第一金属层和第二金属层。

在扫描线沟渠304的栅极区域304a中的第一金属层310和第二金属层312作为TFT的栅极。在电容线沟渠306的储存电容器区域306b中的第一金属层和第二金属层作为储存电容器的电容线，兼做储存电容器的下电极之用。

接着参见图3e，在该绝缘基板300上采用化学气相沉积的方法，继续沉积一覆盖该扫描线和电容线的栅极绝缘层320，在该栅极绝缘层的表面沉积一半导体非晶硅层330和掺杂非晶硅层332。

请继续参见图3f，在半导体层上涂覆一层光刻胶(图未示)后，采用一道光罩(图未示)对半导体材料进行曝光、显影和刻蚀，在栅极区域304a之上，形成半导体非晶硅图形334和掺杂非晶硅图形336。

接着参见3g，其后在半导体层上物理沉积金属层(图未示)，材料可以为铝、铬等及其合金材料。然后在金属层上涂覆一层光刻胶(图未示)后，采用一道光罩对其进行曝光、显影和刻蚀，形成TFT的源极340和漏极342。

请继续参见图3h所示，通过化学气相沉积在绝缘层320和源极340、漏极342上沉积一钝化层350，然后在钝化层上涂覆一层光刻胶(图未示)后，采用一道光罩对其进行曝光、显影和刻蚀，形成接触孔352。

最后请参见图3i，在钝化层350上继续沉积一透明电极(图未示)，材料为ITO(氧化铟锡)或IZO(氧化铟锌)等。然后在ITO上涂覆一层光刻胶(图未示)后，采用一道光罩对其进行曝光、显影和刻蚀，形成像素电极360。这样就可以完成整个阵列基板的制造过程。

综上所述，本发明提供的薄膜晶体管阵列基板的制造方法，使用两种金属层作为栅极导电层，有效节约稀有金属的使用。其中，第一金属层采用低电阻金属铜可以降低信号延迟，第二金属层使用钛、钨或铬，防止铜离子扩散。由于本发明将铜金属层埋入绝缘基板中，采用Liffoff(剥离)技术去除光刻胶上的金属层，这样不但可以解决铜与绝缘基板附着力的问题，而且还可以解决铜与其它金属刻蚀速率不同而引起的孔洞的问题。

虽然本发明已以较佳实施例揭示如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，当可作些许的修改和完善，因此本发明的保护范围当以权利要求书所界定的为准。

Claims (5)

1、一种薄膜晶体管阵列基板的制造方法，包括在绝缘基板上制作栅极导电层、半导体层、数据导电层和透明电极层，在所述栅极导电层上形成栅极、扫描线和储存电容电极，其特征在于，在制作栅极导电层之前，首先在所述基板上形成沟渠，然后沉积栅极导电层并在所述沟渠中形成栅极，扫描线和储存电容电极。

2、根据权利要求1所述的薄膜晶体管阵列基板的制造方法，其特征在于，所述形成沟渠包括利用一道光罩进行曝光、显影，定义出栅极，扫描线和储存电容电极图形，然后用酸刻蚀形成沟渠。

3、根据权利要求1所述的薄膜晶体管阵列基板的制造方法，其特征在于，所述沉积栅极导电层包括依次沉积第一金属层和第二金属层，然后通过剥离技术暴露沟渠中的栅极，扫描线和储存电容电极。

4、根据权利要求3所述的薄膜晶体管阵列基板的制造方法，其特征在于，所述第一金属层和第二金属层的高度小于所述沟渠的深度，所述第一金属层为低电阻材料金属，所述第二金属层为抗离子扩散的阻挡层。

5、根据权利要求4所述的薄膜晶体管阵列基板的制造方法，其特征在于，所述第一金属层为铜金属，所述第二金属层为钛、钨、铬中的一种或多种组合。

Images