CN101436539A - 形成集成电路装置的制造方法及相应的集成电路装置 - Google Patents

形成集成电路装置的制造方法及相应的集成电路装置 Download PDF

Info

Publication number
CN101436539A
CN101436539A CNA2008101752749A CN200810175274A CN101436539A CN 101436539 A CN101436539 A CN 101436539A CN A2008101752749 A CNA2008101752749 A CN A2008101752749A CN 200810175274 A CN200810175274 A CN 200810175274A CN 101436539 A CN101436539 A CN 101436539A
Authority
CN
China
Prior art keywords
level
layer
integrated circuit
district
cover layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2008101752749A
Other languages
English (en)
Inventor
奥勒·博斯霍尔姆
马尔科·莱佩尔
格茨·斯普林格
德特勒夫·韦伯
格里特·邦斯多夫
弗兰克·皮茨施曼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qimonda AG
Original Assignee
Qimonda AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qimonda AG filed Critical Qimonda AG
Publication of CN101436539A publication Critical patent/CN101436539A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3148—Silicon Carbide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供了一种用于形成集成电路装置的制造方法，以及相应的集成电路装置。用于形成集成电路装置的制造方法包括以下步骤：在衬底上形成第一层级；在第一层级上方形成第二层级；在第二层级上形成覆盖层，其覆盖该层级的第一区并且不覆盖第二区；以及同时在第一区中蚀刻第一接触孔和在第二区中蚀刻第二接触孔，在第二区中相对于覆盖层进行选择性的蚀刻，并在第一区中将蚀刻进行至更深程度。

Description

形成集成电路装置的制造方法及相应的集成电路装置
技术领域
本发明涉及一种用于形成集成电路装置的制造方法，以及涉及相应的集成电路装置。
背景技术
本发明涉及一种用于形成集成电路装置的制造方法，以及涉及相应的集成电路装置。尽管在可应用于任意集成电路装置的原理中，但是将参照硅技术中的集成存储电路来说明下面的发明及潜在的问题。
当今的存储电路通常包括多个熔丝来提供冗余元件。所述熔丝被使用(例如，通过激光能量的辐射)以激活所述冗余元件。所述熔丝可以位于接触焊盘金属层级下的处理层中。对于熔丝层和接触焊盘金属层级两者，在加工处理期间形成接触孔。
已经尝试同时为熔丝窗口和焊盘开放这些接触孔。如果熔丝位于作为焊盘金属层级下的一层的金属层级中，这种同时蚀刻的步骤会使用金属焊盘作为蚀刻停止层。
对于由富铜材料或铜制成的焊盘，同时蚀刻步骤可以造成包括焊盘的露出的铜被腐蚀。此外，铜大马士革层通常包括覆盖层(顶部阻挡层)以防止铜扩散并实现可靠性目的所需的电迁移和应力迁移性能。例如，将氮化硅或碳化硅膜用作覆盖层材料。期望开熔丝窗口和接触焊盘的蚀刻步骤可以同时进行，而不会存在焊盘腐蚀的问题。
发明内容
在独立权利要求1、14、和20中分别列出了本发明的各个方面。
在各从属权利要求中列出了其他方面。
附图说明
图1A-F示出了用于示出根据本发明第一实施例的用于集成电路装置的制造方法的示意性布置图；
图2A-D示出了根据本发明第二实施例的用于集成电路装置的制造方法的示意性布置图。
具体实施方式
在这些附图中，相同的参考标号表示相同或功能相同的元件。
图1A-F示出了用于示出根据本发明第一实施例的用于集成电路装置的制造方法的示意性布置图。
在图1A中，参考标号1表示集成电路衬底，例如，包括集成电路的晶片(未示出)。在第一金属层级M1中，熔丝F1、F2、F3由铜或包括例如AlCu材料(尤其是富铜材料)的铜制成的熔丝F1、F2、F3嵌入在例如氧化硅层的第一绝缘层I1中。第一金属层级M1可以通过大马士革处理来形成。大马士革处理在本领域是公知的并且不需要在本文中进行详细解释。
所述熔丝F1、F2、F3形成在所述集成电路装置的熔丝区FU中。上述第一金属层级M1和由碳化硅或氮化硅制成的可选第一覆盖层C1被沉积。
上述第一保护层C1、第二金属层级M2被以铜大马士革技术形成。该第二金属层级M2包括嵌入在第二绝缘层I2(例如，另一氧化硅层)中的、焊盘区PA中的接触焊盘P1，焊盘区由含铜材料或包括铜的材料(尤其是富铜材料)制成。焊盘连接至金属层级M1和/或其他层中的导电线(未示出)。
在层M1和M2之间还可以形成其他金属层级。
在形成第二金属层级M2后，在第二金属层级M2上沉积包括碳化硅或氮化硅的第二覆盖层C2。这导致图1B所示的处理状态。
参照图1B，在第二覆盖层C2上形成第一光刻胶掩膜，以使第二覆盖层在所述熔丝区FU中具有窗口O。设置该窗口O，从而可以从所述熔丝区FU中的熔丝F1、F2、F3上去除第二覆盖层C2。
在用于去除所述窗口O中的第二覆盖层C2的露出部分的相应蚀刻步骤之后，去除第一光刻胶掩膜PR1，并且在熔丝区FU和焊盘区PA上沉积可以包括氮化硅的第一保护层S2。这导致图1C所示的处理状态。
如图1D所示，在第二保护层S2上形成第二光刻胶掩膜PR2，以使第二保护层呈现开口O1和O2。开口O1限定将被蚀刻在熔丝区中的第一接触孔CL1，而开口O2限定将被蚀刻在焊盘区中的第二接触孔CL2。
为了使用第二光刻胶层PR2作为掩膜来形成这些接触孔CL1、CL2，相对于第二覆盖层C2的材料来执行氮化物和氧化物的选择性蚀刻。
因此，上述蚀刻步骤同时在所述熔丝区FU中蚀刻第一接触孔CL1，和在所述焊盘区PA中时刻第二接触孔CL2。然而，焊盘区PA中的蚀刻在所述第二覆盖层C2上停止，以及所述熔丝区FU中的蚀刻进行至较深的层并在由氧化硅制成的所述第二绝缘层I2的一定保留深度处停止。这可以通过控制蚀刻时间来实现。所述第一接触孔CL1中第二绝缘层I2的保留深度根据熔断熔丝F1、F2、F3的辐射过程来确定。
最后，如图1E所示，执行进一步的蚀刻以从所述第二接触孔CL2至少部分地去除第二覆盖层C2，从而露出所述焊盘区PA中的接触焊盘P1。
从上述描述可以清楚地了解，第一实施例包括在与第二覆盖层C2自对准的熔丝区FU中开第一接触孔CL1。同时，由覆盖层C2确保对由含铜材料形成的接触焊盘P1的保护。
可选地，如图1F所述，可以在接触焊盘P1上选择性地形成例如由CuWp或NiPdAu形成的第三覆盖层C3。
图2A-D示出了根据本发明第二实施例的用于集成电路装置的制造方法的示意性布置图。
参照图2A，第二实施例在形成第二金属层级M2之后开始。此处，例如由CuWp或NiPdAu形成的第二覆盖层C2′不是沉积在整个构造上，而是只在由含铜材料或包括材料的铜(尤其是富铜材料)形成的接触焊盘P1上选择性地形成。
如图2B所示，可以包括氧化硅的第一保护层S1，和可以包括氮化硅的第二保护层S2形成在熔丝区FU和焊盘区PA中的整个构造上。
如图2C所示，随后在第二保护层S2上形成具有开口O1、O2的第二光刻胶层PR2。如上所述，开口O1对应于熔丝区FU中的第一接触孔CL1，而开口O2对应于焊盘区PA中的第二接触孔CL2。
与第一实施例相同，同时执行第一和第二接触孔CL1和CL2的蚀刻，并且在设置在焊盘区PA中的接触焊盘P1上的第二覆盖层C2′上停止。在熔丝区FU中，蚀刻进行至所述熔丝F1、F2、F3上的第二绝缘层I2的上述理想保留深度。
与第一实施例相反，第二覆盖层C2′是导电的。因此，选择性形成的第二覆盖层C2′可以用作晶片测试过程中的保护层。另一方面，如图2D所示，第二覆盖层C2′还可以被从第二接触孔CL2去除或部分去除。
如果第二覆盖层C2′保留在接触焊盘P1上，则在晶片探测后其仍是完整的，并且到封装前其为接触焊盘P1提供氧化/腐蚀保护。是否这样取决于覆盖层导电材料属性和层厚度以及晶片测试期间的工艺参数。在晶片测试期间保留第二覆盖层C2′的情况下，期望具有自清洁作用的附加针。
由于第二覆盖材料C2′的材料是导电的，因此减小了相邻金属线之间的容性耦合，这是因为诸如氮化硅或碳化硅的标准介电覆盖材料相比于所述覆盖层材料具有较高的介电常数。
第一和第二实施例都允许同时为熔丝窗口和焊盘蚀刻接触孔，这使得处理简化。
尽管已经参照具体实施例描述了本发明，但是并不限于此，可以以对于本领域技术人员显而易见的方式对本发明进行改进。因此，旨在使本发明仅由所附权利要求的范围所限定。
具体地，本发明不限于上述实施例中提到的材料的组合。而且，本发明可应用于使用熔丝和接触焊盘的各种集成电路装置。

Claims (25)

1.一种用于形成集成电路装置的制造方法，包括以下步骤：
在衬底上形成第一层级；
在所述第一层级上形成第二层级；
在所述第二层级上方形成覆盖层，所述覆盖层覆盖所述层级的第一区以及不覆盖第二区；以及
同时在所述第一区中蚀刻第一接触孔和在所述第二区中蚀刻第二接触孔，以在所述第二区中相对于所述覆盖层进行选择性的蚀刻，并所述第一区中将蚀刻进行至更深的程度。
2.根据权利要求1所述的制造方法，其中，所述第一层级是包括包含熔丝的熔丝区的金属层级，以及所述第二层级是包括包含接触焊盘的焊盘区的金属层级。
3.根据权利要求2所述的制造方法，其中，所述覆盖层沉积在所述熔丝区和所述焊盘区中，以及此后被从所述熔丝区中至少部分地去除。
4.根据权利要求1所述的制造方法，其中，所述覆盖层选择性地生长在所述焊盘区中的焊盘上。
5.根据权利要求1所述的制造方法，进一步包括选择性地从所述焊盘去除所述覆盖层的至少一部分的步骤。
6.根据权利要求2所述的制造方法，其中，所述第二金属层级被形成为另一Cu大马士革层，所述Cu大马士革层包括嵌入在第二绝缘层中的由含Cu材料制成的焊盘。
7.根据权利要求2所述的制造方法，其中，在已经形成所述覆盖层之后以及在蚀刻步骤之前，在所述第二金属层级上形成至少一个保护层。
8.根据权利要求1所述的制造方法，其中，所述覆盖层选自包括碳化硅和氮化硅的组。
9.根据权利要求1所述的制造方法，其中，所述覆盖层选自包括CoWP和NiPdAu的组。
10.根据权利要求1所述的制造方法，其中，所述第一层级和所述第二层级为包括结构化的导体的金属层级，并且其中，所述覆盖层覆盖所述第二区中的至少一个导体。
11.根据权利要求10所述的制造方法，其中，所述覆盖层沉积在所述第一区和所述第二区中，以及此后，至少部分地被从所述第一区去除。
12.根据权利要求10所述的制造方法，其中，所述第一层级被形成为大马士革层，所述大马士革层包括嵌入在第一绝缘层中的包括含Cu材料的熔丝。
13.根据权利要求10所述的制造方法，其中，所述第二层级被形成为大马士革层，所述大马士革层包括嵌入在第二绝缘层中的包括含Cu材料的所述焊盘。
14.一种集成电路装置，包括：
衬底上的第一金属层级，所述第一金属层级包括包含熔丝的熔丝区；
所述第一金属层级上方的第二金属层级，所述第二金属层级包括包含接触焊盘的焊盘区；
所述第二金属层级上的覆盖层，其覆盖所述焊盘区而不覆盖所述熔丝区；以及
所述熔丝区中的第一接触孔，以及所述焊盘区中的第二接触孔；
其中，所述第二接触孔延伸至所述焊盘区中的所述覆盖层，以及所述第一接触孔延伸至所述熔丝区中的更深处。
15.根据权利要求14所述的集成电路装置，其中，所述第一金属层级是Cu大马士革层，所述Cu大马士革层包括嵌入在第一绝缘层中的由含Cu材料制成的熔丝。
16.根据权利要求14所述的集成电路装置，所述第二层级是包括另一Cu大马士革层，所述Cu大马士革层包括嵌入在第二绝缘层中的由含Cu材料制成的所述焊盘。
17.根据权利要求14所述的集成电路装置，其中，在所述第一金属层级上设置另一覆盖层。
18.根据权利要求14所述的集成电路装置，其中，所述覆盖层选自包括碳化硅和氮化硅的组。
19.根据权利要求14所述的集成电路装置，其中，所述覆盖层选自包括CoWP和NiPdAu的组。
20.一种集成电路装置，包括：
衬底上的第一层级；
所述第一层级上的第二层级；
所述第二层级上的覆盖层，其覆盖所述第二层级的第一区而不覆盖第二区；以及
所述第一区中的第一接触孔，以及所述第二区中的第二接触孔；
其中，所述第二接触孔延伸至所述第二区中的所述覆盖层，以及所述第一接触孔延伸至所述第一区中的更深处。
21.根据权利要求20所述的集成电路装置，其中，所述第一层级和所述第二层级为包括结构化的导体的金属层级，并且其中，所述覆盖层覆盖所述第二区中的至少一个导体。
22.根据权利要求21所述的集成电路装置，其中，所述第一层级是包括嵌入在第一绝缘层中的熔丝的Cu大马士革层。
23.根据权利要求21所述的集成电路装置，其中，所述第二层级为包括嵌入在第二绝缘层中的焊盘的另一Cu大马士革层。
24.根据权利要求20所述的集成电路装置，其中，所述覆盖层选自包括碳化硅和氮化硅的组。
25.根据权利要求20所述的集成电路装置，其中，所述覆盖层选自包括CoWP和NiPdAu的组。
CNA2008101752749A 2007-11-13 2008-11-10 形成集成电路装置的制造方法及相应的集成电路装置 Pending CN101436539A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/983,899 2007-11-13
US11/983,899 US7785935B2 (en) 2007-11-13 2007-11-13 Manufacturing method for forming an integrated circuit device and corresponding integrated circuit device

Publications (1)

Publication Number Publication Date
CN101436539A true CN101436539A (zh) 2009-05-20

Family

ID=40620963

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2008101752749A Pending CN101436539A (zh) 2007-11-13 2008-11-10 形成集成电路装置的制造方法及相应的集成电路装置

Country Status (5)

Country Link
US (1) US7785935B2 (zh)
JP (1) JP2009124137A (zh)
CN (1) CN101436539A (zh)
DE (1) DE102007057223A1 (zh)
TW (1) TW200921848A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107611092A (zh) * 2017-10-13 2018-01-19 中芯长电半导体（江阴）有限公司 晶圆级芯片封装结构及其制备方法
US11769725B2 (en) 2020-11-05 2023-09-26 Changxin Memory Technologies, Inc. Integrated circuit device and formation method thereof

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090070826A (ko) * 2007-12-27 2009-07-01 주식회사 하이닉스반도체 퓨즈를 구비한 반도체 소자 및 그 제조 방법
US8043965B2 (en) * 2009-02-11 2011-10-25 Northrop Grumann Systems Corporation Method of forming a through substrate via in a compound semiconductor
KR101624910B1 (ko) * 2009-12-04 2016-05-30 삼성전자주식회사 퓨즈 구조물 및 그 형성 방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6677226B1 (en) * 1998-05-11 2004-01-13 Motorola, Inc. Method for forming an integrated circuit having a bonding pad and a fuse
US6440833B1 (en) * 2000-07-19 2002-08-27 Taiwan Semiconductor Manufacturing Company Method of protecting a copper pad structure during a fuse opening procedure
JP2006156592A (ja) * 2004-11-26 2006-06-15 Oki Electric Ind Co Ltd 半導体装置の製造方法
US7863183B2 (en) * 2006-01-18 2011-01-04 International Business Machines Corporation Method for fabricating last level copper-to-C4 connection with interfacial cap structure
JP2007214178A (ja) * 2006-02-07 2007-08-23 Seiko Epson Corp 半導体装置およびその製造方法
US20070254470A1 (en) 2006-04-27 2007-11-01 Hynix Semiconductor Inc. Method for fabricating a semiconductor device having a repair fuse

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107611092A (zh) * 2017-10-13 2018-01-19 中芯长电半导体（江阴）有限公司 晶圆级芯片封装结构及其制备方法
US11769725B2 (en) 2020-11-05 2023-09-26 Changxin Memory Technologies, Inc. Integrated circuit device and formation method thereof

Also Published As

Publication number Publication date
DE102007057223A1 (de) 2009-06-10
US20090121314A1 (en) 2009-05-14
JP2009124137A (ja) 2009-06-04
TW200921848A (en) 2009-05-16
US7785935B2 (en) 2010-08-31

Similar Documents

Publication Publication Date Title
EP0128675B1 (en) A method of fabricating an integrated circuit having multi-layer wiring with a fuse and a fuse opening
US6835999B2 (en) Semiconductor device and method of manufacturing the same
US7301216B2 (en) Fuse structure
CN108074911B (zh) 跳孔结构
US9142506B2 (en) E-fuse structures and methods of manufacture
US6518643B2 (en) Tri-layer dielectric fuse cap for laser deletion
CN1188908C (zh) 金属化系统
US5776826A (en) Crack stop formation for high-productivity processes
CN101436539A (zh) 形成集成电路装置的制造方法及相应的集成电路装置
US7521367B2 (en) FIB/RIE method for in-line circuit modification of microelectronic chips containing organic dielectric
US6265299B1 (en) Integrated circuitry fuse forming methods, integrated circuitry programming methods, and related integrated circuitry
US9059110B2 (en) Reduction of fluorine contamination of bond pads of semiconductor devices
JP2006147923A (ja) 半導体装置及びその製造方法
JP4717972B2 (ja) 集積回路の製造方法
JP2001110894A (ja) 半導体装置の電気的連結配線製造方法
JP2007129030A (ja) 半導体装置及びその製造方法
JPH06163702A (ja) プログラム可能コンタクト構成体及び方法
JP2007035728A (ja) 半導体装置及びその製造方法
US6372555B1 (en) Semiconductor integrated circuit device and method of manufacturing the same
KR100579863B1 (ko) 반도체 소자상 퓨주부 형성 방법 및 퓨주부를 포함하는반도체 소자
KR20090070826A (ko) 퓨즈를 구비한 반도체 소자 및 그 제조 방법
KR100866687B1 (ko) 퓨즈를 갖는 반도체 소자의 제조 방법
KR100835428B1 (ko) 퓨즈를 갖는 반도체 소자의 제조 방법
KR100933837B1 (ko) 반도체 소자의 제조방법
US9922876B1 (en) Interconnect structure and fabricating method thereof

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20090520