CN101425778A - 联控信号处理器及其应用 - Google Patents

Abstract

本发明涉及联控信号处理器及其应用，属信号处理、自动控制与电子设备领域。联控信号处理器的结构分为模拟通道与数字通道二个部分，模拟信号驱动器、模拟开关、运算放大器等组成模拟通道，整形输入控制器或驱动器、模拟开关、脉冲驱动器组成数字通道，数字通道通过模拟开关控制模拟通道。模拟通道处理模拟信号，输出运放可构成多种运算电路或信号处理电路；数字通道处理数字信号，或将模拟信号整形后作为开关信号处理。模拟通道与数字通道还可以通过外部电路进行交联反馈，从而使联控信号处理器成为一个结构简单、功能强大、使用灵活方便的信号处理器。

Description

联控信号处理器及其应用

技术领域

本发明涉及联控信号处理器及其应用，联控信号处理器即联动控制信号处理器，简称：联控处理器，属信号处理、自动控制与电子设备技术领域。

背景技术

联控信号处理器是一种多功能模拟、开关或数字信号的混合处理器。这类多功能信号处理器通常有数字电路与模数混合电路二种形式。

数字式的多功能信号处理器常采用单片机实现，电路比较复杂，占用CPU资源也较多，且成本高、体积大、使用不便。

而555集成定时器属于典型的模拟与数字的混合电路，电路简单、功能强大，且使用灵活、适用性强，但其应用偏重于信号发生器与信号整形方面，在线性信号处理或非线性模拟信号处理等方面的应用则功能较弱。

其它模拟与数字的混合电路的功能则较为单一，适用性较差。

发明内容

本发明的目的是提供联控信号处理器及其应用。

本发明的目的是通过下述方案实现的。

一种联控信号处理器，采用标准型结构，即：标准型联控信号处理器，使用双电源供电，有一个接地端(GND)、二个电源端即负电源端(-Vp)和正电源端(+Vp)、二个受控信号输入端即(As0)和(As1)、二个控制信号输入端即(Cs0)和(Cs1)、二个脉冲信号输出端即反相脉冲输出端(Ps0)和同相脉冲输出端(Ps1)、二个模拟信号输入端即反相模拟信号输入端(Bs0)和同相模拟信号输入端(Bs1)、一个合成信号输出端(Msp)；其特征在于：标准型联控信号处理器由互补输出模拟信号驱动器、模拟开关、整形输入控制器、互补输出脉冲驱动器、运算放大器A2、电阻R2组成，互补输出模拟信号驱动器有一个接地端(GND)、二个电源端即负电源端(-Vp)和正电源端(+Vp)、二个信号输入端(xs10)与(xs11)、二个信号输出端(ys10)与(ys11)，模拟开关有二个电源端即负电源端(-Vp)和正电源端(+Vp)、二个模拟信号输入端(ss50)与(ss51)、一个复合信号输出端(ss52)、一个控制信号输入端(sc53)，整形输入控制器有一个接地端(GND)、二个电源端即负电源端(-Vp)和正电源端(+Vp)、二个信号输入端(hs30)与(hs31)、一个信号输出端(hs32)，互补输出脉冲驱动器有一个接地端(GND)、二个电源端即负电源端(-Vp)和正电源端(+Vp)、一个信号输入端(qs42)、二个信号输出端(qs40)与(qs41)；模拟信号驱动器的输入端(xs10)与(xs11)分别接为联控信号处理器的输入端(As0)与(As1)，模拟信号驱动器的输出端(ys10)与(ys11)分别接模拟开关的输入端(ss50)与(ss51)，模拟开关的输出端(ss52)通过电阻R2接运放A2的负输入端，同时运放A2的负输入端与正输入端分别接为联控信号处理器的输入端(Bs0)与(Bs1)，运放A2的输出端接为联控信号处理器的输出端(Msp)，整形输入控制器的输入端(hs30)与(hs31)分别接为联控信号处理器的输入端(Cs0)和(Cs1)，整形输入控制器的输出端(hs32)同时接模拟开关的控制端(sc53)和脉冲驱动器的输入端(qs42)，脉冲驱动器的输出端(qs40)与(qs41)分别接为联控信号处理器的输出端(Ps0)与(Ps1)，模拟信号驱动器、整形输入控制器与脉冲驱动器的接地端连接在一起并接为联控信号处理器的接地端(GND)，模拟信号驱动器、模拟开关、整形输入控制器、脉冲驱动器及运放A2的正负电源端分别相连接并分别接为联控信号处理器的正负电源端(+Vp)与(-Vp)。

标准型联控信号处理器的外部连接图如图1所示，标准型联控信号处理器的结构框图如图2所示。

所述的互补输出模拟信号驱动器由电压跟随器A10与A11、运算放大器A12与A13、阻值相同的电阻R10、R11、R12、R13、R14、R15、R16、R17组成，跟随器A10与A11的输入端分别接为模拟信号驱动器的输入端(xs10)与(xs11)，运放A12与A13的正输入端分别通过电阻R10与R11接模拟信号驱动器的接地端(GND)、同时通过电阻R12与R13分别接跟随器A10与A11的输出端，运放A12与A13的负输入端通过电阻R14与R15分别接跟随器A11与A10的输出端，电阻R16与R17分别跨接在运放A12与A13的输出端与负输入端之间，运放A12与A13的输出端分别接为模拟信号驱动器的输出端(ys10)与(ys11)，跟随器A10与A11、运放A12与A13的正负电源端分别相连接并分别接为模拟信号驱动器的正负电源端(+Vp)与(-Vp)。

所述的模拟开关采用单刀双掷形式，其常闭触点接为模拟开关的输入端(ss50)，常开触点接为模拟开关的输入端(ss51)，公共端接为模拟开关的输出端(ss52)，其开关控制端接为模拟开关的输入端(sc53)，控制信号为低时常闭触点闭合、常开触点断开，控制信号为高时常闭触点断开、常开触点闭合。

所述的整形输入控制器由异或门D3、电压比较器B30与B31、电阻R30与R31组成，电阻R30与R31分别跨接在比较器B30与B31的正输入端与输出端之间，比较器B30与B31的正输入端分别接为整形输入控制器的输入端(hs30)与(hs31)，比较器B30与B31的输出端分别接异或门D3的二个输入端，异或门D3的输出端接为整形输入控制器的输出端(hs32)，比较器B30与B31的负输入端相连接并接为整形输入控制器的接地端(GND)，比较器B30与B31、异或门D3的正负电源端分别相连接并分别接为整形输入控制器的正负电源端(+Vp)与(-Vp)。

所述的互补输出脉冲驱动器由电压比较器B40与B41组成，比较器B40的负输入端与比较器B41的正输入端相连接并接为脉冲驱动器的输入端(qs42)，比较器B40与B41的输出端分别接为脉冲驱动器的输出端(qs40)与(qs41)，比较器B40的正输入端与比较器B41的负输入端相连接并接为脉冲驱动器的接地端(GND)，比较器B40与B41的正负电源端分别相连接并分别接为脉冲驱动器的正负电源端(+Vp)与(-Vp)。

标准型联控信号处理器的电路原理图如图3所示。

标准型联控信号处理器集成在一个单片上作为一个单片联控信号处理器使用，单片标准型联控信号处理器共有12个引脚：一个接地端(GND)、二个电源端即负电源端(-Vp)和正电源端(+Vp)、二个受控信号输入端即(As0)和(As1)、二个控制信号输入端即(Cs0)和(Cs1)、二个脉冲信号输出端即反相脉冲输出端(Ps0)和同相脉冲输出端(Ps1)、二个模拟信号输入端即反相模拟信号输入端(Bs0)和同相模拟信号输入端(Bs1)、一个合成信号输出端(Msp)。

标准型联控信号处理器的集成电路结构示意图如图4所示。

一种联控信号处理器，采用常规型结构，即：常规型联控信号处理器，使用双电源供电，有一个接地端(GND)、二个电源端即负电源端(-Vp)和正电源端(+Vp)、二个受控信号输入端即(As0)和(As1)、二个控制信号输入端即(Cs0)和(Cs1)、二个脉冲信号输出端即反相脉冲输出端(Ps0)和同相脉冲输出端(Ps1)、二个模拟信号输入端即反相模拟信号输入端(Bs0)和同相模拟信号输入端(Bs1)、一个合成信号输出端(Msp)；其特征在于：常规型联控信号处理器由互补输出模拟信号驱动器、模拟开关、整形输入驱动器、互补输出脉冲驱动器、运算放大器A2、电阻R2组成，互补输出模拟信号驱动器有一个接地端(GND)、二个电源端即负电源端(-Vp)和正电源端(+Vp)、二个信号输入端(xs10)与(xs11)、二个信号输出端(ys10)与(ys11)，模拟开关有二个电源端即负电源端(-Vp)和正电源端(+Vp)、二个模拟信号输入端(ss50)与(ss51)、一个复合信号输出端(ss52)、一个控制信号输入端(sc53)，整形输入驱动器有一个接地端(GND)、二个电源端即负电源端(-Vp)和正电源端(+Vp)、二个信号输入端(hs30)与(hs31)、一个信号输出端(hs32)，互补输出脉冲驱动器有一个接地端(GND)、二个电源端即负电源端(-Vp)和正电源端(+Vp)、一个信号输入端(qs42)、二个信号输出端(qs40)与(qs41)；模拟信号驱动器的输入端(xs10)与(xs11)分别接为联控信号处理器的输入端(As0)与(As1)，模拟信号驱动器的输出端(ys10)与(ys11)分别接模拟开关的输入端(ss50)与(ss51)，模拟开关的输出端(ss52)通过电阻R2接运放A2的负输入端，同时运放A2的负输入端与正输入端分别接为联控信号处理器的输入端(Bs0)与(Bs1)，运放A2的输出端接为联控信号处理器的输出端(Msp)，整形输入驱动器的输入端(hs30)与(hs31)分别接为联控信号处理器的输入端(Cs0)和(Cs1)，整形输入驱动器的输出端(hs32)同时接模拟开关的控制端(sc53)和脉冲驱动器的输入端(qs42)，脉冲驱动器的输出端(qs40)与(qs41)分别接为联控信号处理器的输出端(Ps0)与(Ps1)，模拟信号驱动器、整形输入驱动器与脉冲驱动器的接地端连接在一起并接为联控信号处理器的接地端(GND)，模拟信号驱动器、模拟开关、整形输入驱动器、脉冲驱动器及运放A2的正负电源端分别相连接并分别接为联控信号处理器的正负电源端(+Vp)与(-Vp)。

常规型联控信号处理器的外部连接图如图5所示，常规型联控信号处理器的结构框图如图6所示。

所述的整形输入驱动器由电压比较器B3与电阻R3组成，电阻R3跨接在比较器B3的正输入端与输出端之间，比较器B3的负输入端与正输入端分别接为整形输入驱动器的输入端(hs30)与(hs31)，比较器B3的输出端接为整形输入驱动器的输出端(hs32)，比较器B3的正负电源端分别接为整形输入驱动器的正负电源端(+Vp)与(-Vp)。

所述的常规型联控信号处理器的互补输出模拟信号驱动器、模拟开关及互补输出脉冲驱动器其电路结构、参数与标准型联控信号处理器的对应单元均一致。

常规型联控信号处理器的电路原理图如图7所示。

常规型联控信号处理器集成在一个单片上作为一个单片联控信号处理器使用，单片常规型联控信号处理器共有12个引脚：一个接地端(GND)、二个电源端即负电源端(-Vp)和正电源端(+Vp)、二个受控信号输入端即(As0)和(As1)、二个控制信号输入端即(Cs0)和(Cs1)、二个脉冲信号输出端即反相脉冲输出端(Ps0)和同相脉冲输出端(Ps1)、二个模拟信号输入端即反相模拟信号输入端(Bs0)和同相模拟信号输入端(Bs1)、一个合成信号输出端(Msp)。

常规型联控信号处理器的集成电路结构示意图如图8所示。

一种联控信号处理器，采用简约型结构，即：简约型联控信号处理器，使用双电源供电，有一个接地端(GND)、二个电源端即负电源端(-Vp)和正电源端(+Vp)、一个受控信号输入端(As1)、一个控制信号输入端(Cs1)、一个脉冲信号输出端(Ps1)、一个模拟信号输入端(Bs0)、一个合成信号输出端(Msp)；其特征在于：简约型联控信号处理器由互补输出模拟信号驱动器、模拟开关、运算放大器A2、电压比较器B3与B4、电阻R2与R3组成，互补输出模拟信号驱动器有一个接地端(GND)、二个电源端即负电源端(-Vp)和正电源端(+Vp)、一个信号输入端(xs11)、二个信号输出端(ys10)与(ys11)，模拟开关有二个电源端即负电源端(-Vp)和正电源端(+Vp)、二个模拟信号输入端(ss50)与(ss51)、一个复合信号输出端(ss52)、一个控制信号输入端(sc53)；模拟信号驱动器的输入端(xs11)接为联控信号处理器的输入端(As1)，模拟信号驱动器的输出端(ys10)与(ys11)分别接模拟开关的输入端(ss50)与(ss51)，模拟开关的输出端(ss52)通过电阻R2接运放A2的负输入端，同时运放A2的负输入端接为联控信号处理器的输入端(Bs0)，运放A2的输出端接为联控信号处理器的输出端(Msp)，电阻R3跨接在比较器B3的输出端与正输入端之间，同时比较器B3的正输入端接为联控信号处理器的输入端(Cs1)，比较器B3的输出端同时接模拟开关的控制端(sc53)和比较器B4的正输入端，比较器B4的输出端接为联控信号处理器的输出端(Ps1)，模拟信号驱动器接地端、运放A2的正输入端、比较器B3与B4的负输入端连接在一起并接为联控信号处理器的接地端(GND)，模拟信号驱动器、模拟开关、运放A2、比较器B3与B4的正负电源端分别相连接并分别接为联控信号处理器的正负电源端(+Vp)与(-Vp)。

简约型联控信号处理器的外部连接图如图9所示，简约型联控信号处理器的结构框图如图10所示。

所述的简约型联控信号处理器的互补输出模拟信号驱动器由运算放大器A10与A11、阻值相同的电阻R10与R11组成，运放A11的正输入端接为模拟信号驱动器的输入端(xs11)，运放A11的负输入端与输出端直接连接，即：运放A11接成电压跟随器形式，运放A11的输出端接为模拟信号驱动器的输出端(ys11)，运放A10的正输入端接为模拟信号驱动器的接地端(GND)，运放A10的负输入端通过电阻R11接运放A11的输出端，电阻R10跨接在运放A10的负输入端与输出端之间，运放A10与电阻R10及R11接成放大倍数为-1的反相比例放大器，运放A10的输出端接为模拟信号驱动器的输出端(ys10)，运放A10与A11的正负电源端分别相连接并分别接为模拟信号驱动器的正负电源端(+Vp)与(-Vp)。

所述的简约型联控信号处理器的模拟开关其电路结构、参数与标准型联控信号处理器的模拟开关一致。

简约型联控信号处理器的电路原理图如图11所示。

简约型联控信号处理器集成在一个单片上作为一个单片联控信号处理器使用，单片简约型联控信号处理器共有8个引脚：一个接地端(GND)、二个电源端即负电源端(-Vp)和正电源端(+Vp)、一个受控信号输入端(As1)、一个控制信号输入端(Cs1)、一个脉冲信号输出端(Ps1)、一个模拟信号输入端(Bs0)、一个合成信号输出端(Msp)。

简约型联控信号处理器的集成电路结构示意图如图12所示。

一种联控信号处理器，采用增强型结构，即：增强型联控信号处理器，使用单电源或双电源供电，有一个虚地端(Sgnd)、一个伪地端(Pgnd)、二个电源端即负电源端(-Vp)和正电源端(+Vp)、一个偏置信号输入端(Asd)、二个受控信号输入端即(As0)和(As1)、二个控制信号输入端即(Cs0)和(Cs1)、二个脉冲信号输出端即反相脉冲输出端(Ps0)和同相脉冲输出端(Ps1)、二个模拟信号输入端即反相模拟信号输入端(Bs0)和同相模拟信号输入端(Bs1)、一个合成信号输出端(Msp)；其特征在于：增强型联控信号处理器由参考地生成驱动器、互补输出模拟信号驱动器、模拟开关、整形输入控制器、互补输出脉冲驱动器、运算放大器A2、电阻R2组成，参考地生成驱动器有二个电源端即负电源端(-Vp)和正电源端(+Vp)、一个虚地端(Sgnd)、一个伪地端(Pgnd)，互补输出模拟信号驱动器有二个电源端即负电源端(-Vp)和正电源端(+Vp)、三个信号输入端(xs10)与(xs11)及(xs12)、二个信号输出端(ys10)与(ys11)，模拟开关有二个电源端即负电源端(-Vp)和正电源端(+Vp)、二个模拟信号输入端(ss50)与(ss51)、一个复合信号输出端(ss52)、一个控制信号输入端(sc53)，整形输入控制器有一个伪地端(Pgnd)、二个电源端即负电源端(-Vp)和正电源端(+Vp)、二个信号输入端(hs30)与(hs31)、一个信号输出端(hs32)，互补输出脉冲驱动器有一个伪地端(Pgnd)、二个电源端即负电源端(-Vp)和正电源端(+Vp)、一个信号输入端(qs42)、二个信号输出端(qs40)与(qs41)；模拟信号驱动器的输入端(xs10)与(xs11)及(xs12)分别接为联控信号处理器的输入端(As0)与(As1)及(Asd)，模拟信号驱动器的输出端(ys10)与(ys11)分别接模拟开关的输入端(ss50)与(ss51)，模拟开关的输出端(ss52)通过电阻R2接运放A2的负输入端，同时运放A2的负输入端与正输入端分别接为联控信号处理器的输入端(Bs0)与(Bs1)，运放A2的输出端接为联控信号处理器的输出端(Msp)，整形输入控制器的输入端(hs30)与(hs31)分别接为联控信号处理器的输入端(Cs0)和(Cs1)，整形输入控制器的输出端(hs32)同时接模拟开关的控制端(sc53)和脉冲驱动器的输入端(qs42)，脉冲驱动器的输出端(qs40)与(qs41)分别接为联控信号处理器的输出端(Ps0)与(Ps1)，参考地生成驱动器的虚地端接为联控信号处理器的虚地端(Sgnd)，参考地生成驱动器的伪地端与整形输入控制器及脉冲驱动器的伪地端连接在一起并接为联控信号处理器的伪地端(Pgnd)，参考地生成驱动器、模拟信号驱动器、模拟开关、整形输入控制器、脉冲驱动器及运放A2的正负电源端分别相连接并分别接为联控信号处理器的正负电源端(+Vp)与(-Vp)。

增强型联控信号处理器的外部连接图如图13所示，增强型联控信号处理器的结构框图如图14所示。

所述的增强型联控信号处理器的互补输出模拟信号驱动器由电压跟随器A10与A11及A14、运算放大器A12与A13、阻值相同的电阻R10、R11、R12、R13、R14、R15、R16、R17组成，跟随器A10与A11及A14的输入端分别接为模拟信号驱动器的输入端(xs10)与(xs11)及(xs12)，运放A12与A13的正输入端分别通过电阻R10与R11接跟随器A14的输出端、同时通过电阻R12与R13分别接跟随器A10与A11的输出端，运放A12与A13的负输入端通过电阻R14与R15分别接跟随器A11与A10的输出端，电阻R16与R17分别跨接在运放A12与A13的输出端与负输入端之间，运放A12与A13的输出端分别接为模拟信号驱动器的输出端(ys10)与(ys11)，跟随器A10与A11及A14、运放A12与A13的正负电源端分别相连接并分别接为模拟信号驱动器的正负电源端(+Vp)与(-Vp)。

所述的增强型联控信号处理器的整形输入控制器由异或门D3、电压比较器B30与B31、电阻R30与R31及R32与R33组成，电阻R30与R31分别跨接在比较器B30与B31的正输入端与输出端之间，比较器B30与B31的负输入端分别接为整形输入控制器的输入端(hs30)与(hs31)，比较器B30与B31的正输入端分别通过电阻R32与R33接整形输入控制器的伪地端(Pgnd)，比较器B30与B31的输出端分别接异或门D3的二个输入端，异或门D3的输出端接为整形输入控制器的输出端(hs32)，比较器B30与B31、异或门D3的正负电源端分别相连接并分别接为整形输入控制器的正负电源端(+Vp)与(-Vp)。

所述的增强型联控信号处理器的模拟开关与互补输出脉冲驱动器其电路结构、参数与标准型联控信号处理器的对应单元均一致，但互补输出脉冲驱动器的接地端名称标志改为伪地端(Pgnd)。

所述的参考地生成驱动器由运算放大器A6、阻值相同的电阻R60与R61、电阻R62组成，电阻R60与R61串联后两端分别接参考地生成驱动器的正负电源端(+Vp)与(-Vp)、公共端接为参考地生成驱动器的虚地端(Sgnd)并与运放A6的正输入端连接，电阻R62跨接在运放A6的输出端与负输入端之间，运放A6的负输入端接为参考地生成驱动器的伪地端(Pgnd)。

增强型联控信号处理器的电路原理图如图15所示。

增强型联控信号处理器集成在一个单片上作为一个单片联控信号处理器使用，单片增强型联控信号处理器共有14个引脚：一个虚地端(Sgnd)、一个伪地端(Pgnd)、二个电源端即负电源端(-Vp)和正电源端(+Vp)、一个偏置信号输入端(Asd)、二个受控信号输入端即(As0)和(As1)、二个控制信号输入端即(Cs0)和(Cs1)、二个脉冲信号输出端即反相脉冲输出端(Ps0)和同相脉冲输出端(Ps1)、二个模拟信号输入端即反相模拟信号输入端(Bs0)和同相模拟信号输入端(Bs1)、一个合成信号输出端(Msp)。

增强型联控信号处理器的集成电路结构示意图如图16所示。

增强型联控信号处理器中所述的“虚地”，其图形符号为半圆形(通常为空心图形)、字母符号为(Sgnd)。虚地(Sgnd)具有与电源地(GND)同样的电平计算参考功能，所有具有相同符号的虚地表示其相互连接在一起。虚地(Sgnd)既可以与正负双电源的电源地(GND)连接、也可以不与电源地(GND)连接，在不与双电源的电源地(GND)连接时，虚地(Sgnd)没有功率(或电流)驱动能力。

增强型联控信号处理器中所述的“伪地”，其图形符号为内含等腰直角三角形的半圆形、字母符号为(Pgnd)，伪地(Pgnd)通常通过对虚地(Sgnd)进行驱动得到。伪地(Pgnd)具有与电源地(GND)同样的电平计算参考功能，所有具有相同符号的伪地表示其相互连接在一起。伪地(Pgnd)的作用类似于电源地(GND)，具有一定的电流驱动能力，但伪地(Pgnd)通常不能与由其它虚地驱动器生成的伪地相连接。伪地(Pgnd)可视作是有驱动能力的虚地，伪地(Pgnd)配合虚地(Sgnd)使需要使用双电源供电的电路也可采用单电源供电，使用更为灵活方便。

组成增强型联控信号处理器的整形输入控制器也可以采用如图3所示的标准型联控信号处理器的整形输入控制器形式。

组成标准型联控信号处理器的整形输入控制器也可以采用如图15所示的增强型联控信号处理器的整形输入控制器形式。

联控信号处理器的结构分为模拟通道与数字通道二个部分，模拟通道与数字通道则通过模拟开关交联，数字通道通过模拟开关控制模拟通道。

模拟通道由模拟信号驱动器、模拟开关、运算放大器A2、负端输入电阻R2组成，输入信号经模拟信号驱动器输出二个不同极性的模拟信号(也可以根据需要设计成输出不同大小的模拟信号)，模拟开关根据控制信号的状态在二个不同极性(或大小)的模拟信号中选择其一输出，运算放大器A2的输入端与输出端连接至外部，可外接电阻、电容、电感等器件，再配合内部的电阻R2组成比较器、放大器、积分器、滤波器等多种功能电路，也可以外接二极管、三极管等器件组成多种非线性电路，或外接运放、比较器、滤波器等电路组成多种运算电路或信号处理电路。

数字通道由整形输入控制器或整形输入驱动器、模拟开关、脉冲驱动器组成，组成整形输入控制器或整形输入驱动器的电压比较器其输出端与正输入端之间跨接一个正反馈电阻，同时电压比较器正输入端接有正端输入电阻(内接或外接)，电压比较器与正反馈电阻及正端输入电阻组成滞环比较器，输入信号可以从比较器的负输入端或经正端输入电阻接入，整形输入控制器或整形输入驱动器可以输入模拟信号或数字(脉冲)信号，可导致滞环比较器动作(极性状态翻转改变)的模拟信号阀值可以通过改变正端输入电阻与正反馈电阻阻值比的大小来调节；整形输入控制器或整形输入驱动器的输出信号控制模拟开关对二个模拟输入信号进行选择输出，同时脉冲驱动器对整形输入控制器或整形输入驱动器的输出信号进行功率(电流)驱动，输出功率脉冲信号。

模拟通道与数字通道除通过模拟开关交联外还可以通过外部电路进行交联反馈，如模拟通道的输出信号通过电路接入数字通道、数字通道的输出信号通过电路接入模拟通道，从而使联控信号处理器成为一个结构简单、功能强大、使用灵活方便的信号处理器。

当控制模拟开关的脉冲信号的驱动能力足够强时，可省去同相脉冲驱动器，同相脉冲直接输出。

模拟开关也可以采用控制信号互为反相的双刀双掷形式，各取二个开关的一个触点连接在一起成为公共端，另二个触点分别为常开触点与常闭触点，二个控制信号连接在一起作为模拟开关的控制信号输入端。

组成联控信号处理器的电压比较器可以采用运算放大器或具有类似功能的电路代替，驱动用的电压比较器选用功率或电流输出能力较强的器件。而电压跟随器通常采用将运算放大器的输出端与负输入端短接实现，运算放大器的正输入端即为电压跟随器的输入端，运算放大器的输出端即为电压跟随器的输出端，运算放大器的电源端即为电压跟随器的电源端。

电阻R10、R11、R12、R13、R14、R15、R16、R17、R2、R3、R30、R31、R32、R33、R60、R61的阻值通常(但不限于)取5KΩ～50KΩ，而电阻R62的阻值通常(但不限于)取0Ω～5KΩ(0Ω则相当于短路)。

本发明联控信号处理器属模拟数字混合电路，仅采用半导体器件与电阻元件构成，结构简单可靠、体积小、成本低廉、易于集成化，使用灵活方便、适用性强，在信号运算与处理、自控系统及电子仪器设备等方面有着广泛的应用价值。

附图说明

图1标准型联控信号处理器的外部连接图。

图2标准型联控信号处理器的结构框图。

图3标准型联控信号处理器的电路原理图。

图4标准型联控信号处理器的集成电路结构示意图。

图5常规型联控信号处理器的外部连接图。

图6常规型联控信号处理器的结构框图。

图7常规型联控信号处理器的电路原理图。

图8常规型联控信号处理器的集成电路结构示意图。

图9简约型联控信号处理器的外部连接图。

图10简约型联控信号处理器的结构框图。

图11简约型联控信号处理器的电路原理图。

图12简约型联控信号处理器的集成电路结构示意图。

图13增强型联控信号处理器的外部连接图。

图14增强型联控信号处理器的结构框图。

图15增强型联控信号处理器的电路原理图。

图16增强型联控信号处理器的集成电路结构示意图。

图17脉冲波调制器。

图18a、18b脉冲波调制器的输入波形、脉冲波调制器的输出波形。

图19调频三角波与方波信号发生器。

图20a、20b调频三角波与方波信号发生器的工作波形。

图21简易PWM脉冲波形发生器。

图22a、22b简易PWM脉冲波形发生器的工作波形。

图23频率与差合比独立控制的PWM脉冲信号发生器。

图24a、24b频率与差合比独立控制的PWM脉冲信号发生器的工作波形。

图25乘除法器。

具体实施方式

结合附图对本发明的实施例说明如下：

实施例1

脉冲波调制器

脉冲波调制器如图17所示。

脉冲波调制器由标准型联控信号处理器与电阻Rx0组成。

电阻Rx0跨接在联控信号处理器的信号输出端(Msp)与信号输入端(Bs0)之间，联控信号处理器的信号输入端(As0)与(Bs1)接地，控制输入端(Cs0)接负电源。

信号输入端(As1)接音频信号或正弦波信号，控制输入端(Cs1)接脉冲控制信号(方波信号)，模拟信号驱动器输出二个极性相反的音频或正弦波信号，模拟开关在脉冲信号的控制下切换二个音频或正弦波信号，经运放与电阻组成的反相比例放大器，联控信号处理器的合成信号输出端(Msp)输出音频或正弦波调制信号。

脉冲波调制器的输入信号波形如图18a所示，脉冲波调制器的调制输出波形如图18b所示。

实施例2

调频三角波与方波信号发生器

调频三角波与方波信号发生器如图19所示。

调频三角波与方波信号发生器由标准型联控信号处理器、电容Cx0、固定电阻Rx0、可变电阻Rx1及组成。

电容Cx0跨接在联控信号处理器的信号输出端(Msp)与信号输入端(Bs0)之间，电阻Rx0跨接在联控信号处理器的信号输出端(Msp)与控制输入端(Cs1)之间，可变电阻Rx1的二个固定端分别接正电源与接地、可调端接联控信号处理器的输入端(As1)(输入电压为正)，联控信号处理器的输入端(As0)与(Bs1)接地，控制输入端(Cs0)为使能端。

联控信号处理器内部的运放与负端输入电阻及外接电容Cx0组成积分器，联控信号处理器内部的电压比较器与正反馈电阻及外接正端输入电阻Rx0组成滞环比较器，积分器的输出信号接入滞环比较器，模拟信号驱动器输出可调的电压信号，若异或门输出为低电平，模拟开关输出负极性电压，积分器对模拟开关的输出进行积分，积分器的输出电压逐渐升高，当积分信号超过滞环比较器阀值时滞环比较器的输出状态翻转为高电平，当使能端(Cs0)为低电平时，异或门的输出状态与滞环比较器的输出状态一致，即异或门输出高电平，模拟开关切换输出信号极性输出正极性电压，积分器反向积分，积分器的输出电压逐渐减低，至积分电压反向超过滞环比较器阀值时滞环比较器的输出状态再次翻转，滞环比较器输出低电平，异或门也输出低电平，如此电路振荡工作，积分器输出三角波信号，脉冲输出端(Ps0)与(Ps1)输出方波信号；当使能端(Cs0)为高电平时，振荡停止，改变使能端输入电平的高低即可控制振荡电路的正常工作或停止工作。

通过电阻Rx1的调节输入端(As1)输入电压的大小，从而改变模拟信号驱动器输出电压的大小，该电压决定了积分器输出电压的上升率或下降率，即改变了三角波或方波的频率高低。由于三角波幅值由滞环比较器的阀值电压决定(是一个固定值)，故三角波或方波的频率与输入端(As1)输入电压高低成正比。由于输入端(As1)输入电压调节范围较大，从而可以实现较大范围的频率调节。

调频三角波与方波信号发生器的工作波形如图20a、20b所示。

实施例3

简易PWM脉冲波形发生器

简易PWM脉冲波形发生器如图21所示。

简易PWM脉冲波形发生器由增强型联控信号处理器、电容Cx0、电阻Rx1与Rx2组成。

电容Cx0跨接在联控信号处理器的输出端(Msp)与信号输入端(Bs0)之间，电阻Rx1跨接在联控信号处理器的输入端(As0)与(As1)之间，电阻Rx2跨接在联控信号处理器的输入端(As1)与正电源端之间，联控信号处理器的输入端(Cs1)与输出端(Msp)相连接，联控信号处理器的输入端(As0)接伪地端(Pgnd)，联控信号处理器的输入端(Bs1)接虚地端(Sgnd)，联控信号处理器的输入端(Asd)接控制电压，输入端(Cs0)为使能端。

联控信号处理器、电容Cx0、电阻Rx1与Rx2组成振荡器，当输入端(Asd)的输入电压为零时联控信号处理器的输出端(Msp)输出三角波、输出端(Ps0)或(Ps1)输出方波。当输入端(Asd)有电压输入时，模拟信号驱动器输出的二个极性相反、绝对值大小不同的电压，导致积分器对这二个电压进行积分时其输出电压的上升率与下降率的绝对值产生偏差，致使三角波变成斜齿波、方波变成PWM波形。斜齿波上升率与下降率的偏差大小与PWM波形正负脉宽差与周期之比的大小取决于输入端(Asd)的输入偏置电压的大小，该电路为由偏置电压(输入端(Asd)的电压)控制的PWM波形发生器。

简易PWM脉冲波形发生器的工作波形如图22a、22b所示。

实施例4

频率与差合比独立控制的PWM脉冲信号发生器

频率与差合比独立控制的PWM脉冲信号发生器如图23所示。

频率与差合比独立控制的PWM脉冲信号发生器由简约型联控信号处理器Px与Py、电容Cx0、电阻Rx0与Ry1组成。

电容Cx0跨接在联控信号处理器Px的输出端(Msp)与输入端(Bs0)之间，电阻Rx0跨接在联控信号处理器Px的输出端(Msp)与输入端(Cs1)之间，电阻Ry1跨接在联控信号处理器Px的输出端(Msp)与联控信号处理器Py的输入端(Bs0)之间，联控信号处理器Px的输入端(As1)为脉冲信号频率控制端，联控信号处理器Py的输入端(As1)则为脉冲信号差合比(正负脉宽差与周期之比)控制端，联控信号处理器Py的输入端(Cs1)为极性控制端，联控信号处理器Py的输出端(Msp)为PWM脉冲信号输出端。

联控信号处理器Px、电容Cx0、电阻Rx0组成频率可控的三角波与方波发生器，联控信号处理器Px的输出端(Msp)输出三角波、输出端(Ps1)输出方波，其频率受联控信号处理器Px的输入端(As1)的输入电压控制。

联控信号处理器Py用作比较器，差合比控制电压由联控信号处理器Py的输入端(As1)输入，模拟信号驱动器输出二个极性相反的参考电压，极性控制电压则控制模拟开关选择二个电压之一输出，运放对由输入端(Bs0)接入的三角波信号与模拟开关输出的参考电压进行比较，联控信号处理器Py的输出端(Msp)输出PWM脉冲信号。

PWM脉冲信号发生器输出PWM脉冲信号的频率仅由频率控制电压单独控制，其差合比仅由差合比控制电压单独控制。

频率与差合比独立控制的PWM脉冲信号发生器所采用的简约型联控信号处理器也可以采用标准型联控信号处理器或常规型联控信号处理器或增强型联控信号处理器实现。

频率与差合比独立控制的PWM脉冲信号发生器的工作波形如图24a、24b所示。

实施例5

乘除法器

乘除法器如图25所示。

乘除法器由常规型联控信号处理器Px与Py、电容Cx0与Cy0、电阻Rx0与Rx1及Ry0组成。

电容Cx0跨接在联控信号处理器Px的信号输出端(Msp)与信号输入端(Bs0)之间，电阻Rx0跨接在联控信号处理器Px的信号输出端(Msp)与控制输入端(Cs1)之间，电容Cy0与电阻Ry0并联并跨接在联控信号处理器Py的信号输出端(Msp)与信号输入端(Bs0)之间，联控信号处理器Px的脉冲输出端(Ps0)和(Ps1)分别与联控信号处理器Py的控制输入端(Cs0)和(Cs1)连接，联控信号处理器Px的输入端(As0)、(Bs1)、(Cs0)均接地，联控信号处理器Py的信号输入端(As0)、(Bs1)均接地，联控信号处理器Px的输入端(As1)接电压信号Ux，联控信号处理器Px的输入端(Bs0)通过电阻Rx1接电压信号Uy，联控信号处理器Py的输入端(As1)接电压信号Uz，联控信号处理器Py的信号输出端(Msp)输出电压为Uo。

PWM脉冲电压信号的脉宽差合比(简称：差合比)Q定义为：正脉宽T1与负脉宽T0的差(T1-T0)与整周期(T1+T0)之比。

即： $Q=\frac{T1-T0}{T1+T0}$

Q在正负脉冲宽度相同时为0，仅有正脉冲时为1，仅有负脉冲时为-1。

联控信号处理器Px、电容Cx0、电阻Rx0与Rx1组成PWM脉冲信号发生器，联控信号处理器Px的信号输出端(Msp)输出斜齿波、脉冲输出端(Ps0)与(Ps1)输出PWM脉冲信号。

电阻Rx0作为比较器的正端输入电阻，与联控信号处理器Px的内部正反馈电阻及电压比较器组成滞环比较器，电容Cx0、电阻Rx1、联控信号处理器Px的内部电阻、运放等组成积分电路，则积分器输入电流为：

$I_{-}=\frac{{-U}_X}{R_2}+\frac{U_Y}{R_{X1}},$ $I_{+}=\frac{U_X}{R_2}+\frac{U_Y}{R_{X1}}$

故： $T0={-C}_0\frac{{2U}_T}{I_{-}},$ $T1={-C}_0\frac{{-2U}_T}{I_{+}}$

其中：U_T为斜齿波的幅值电压(对应于滞环比较器的阀值电压)

则： $Q=\frac{T1-T0}{T1+T0}=-\frac{R_2}{R_{X1}}\frac{U_Y}{U_X}={-K}_1\frac{U_Y}{U_X}$

联控信号处理器Py、电容Cy0、电阻Ry0组成带低通滤波输出的脉冲乘法器，其输出端(Msp)的输出电压为：

$U_O=\frac{1}{T0+T1}({\∫}_0^{T0}\left(\frac{R_{Y0}}{R_2}{U}_Z\right)\mathrm{dt}+{\∫}_{T0}^{T0+T1}(-\frac{R_{Y0}}{R_2}{U}_Z)\mathrm{dt})={-K}_2{U}_Z\frac{T1-T0}{T1+T0}$

即： $U_O=K_1{K}_2\frac{U_Y{U}_Z}{U_X}=K\frac{U_Y{U}_Z}{U_X}$

乘除法器电路实现了Uy乘以Uz并除以Ux的乘除法功能。

Claims (10)

1.一种联控信号处理器，采用标准型结构，即：标准型联控信号处理器，使用双电源供电，有一个接地端(GND)、二个电源端即负电源端(-Vp)和正电源端(+Vp)、二个受控信号输入端即(As0)和(As1)、二个控制信号输入端即(Cs0)和(Cs1)、二个脉冲信号输出端即反相脉冲输出端(Ps0)和同相脉冲输出端(Ps1)、二个模拟信号输入端即反相模拟信号输入端(Bs0)和同相模拟信号输入端(Bs1)、一个合成信号输出端(Msp)；其特征在于：标准型联控信号处理器由互补输出模拟信号驱动器、模拟开关、整形输入控制器、互补输出脉冲驱动器、运算放大器A2、电阻R2组成，互补输出模拟信号驱动器有一个接地端(GND)、二个电源端即负电源端(-Vp)和正电源端(+Vp)、二个信号输入端(xs10)与(xs11)、二个信号输出端(ys10)与(ys11)，模拟开关有二个电源端即负电源端(-Vp)和正电源端(+Vp)、二个模拟信号输入端(ss50)与(ss51)、一个复合信号输出端(ss52)、一个控制信号输入端(sc53)，整形输入控制器有一个接地端(GND)、二个电源端即负电源端(-Vp)和正电源端(+Vp)、二个信号输入端(hs30)与(hs31)、一个信号输出端(hs32)，互补输出脉冲驱动器有一个接地端(GND)、二个电源端即负电源端(-Vp)和正电源端(+Vp)、一个信号输入端(qs42)、二个信号输出端(qs40)与(qs41)；模拟信号驱动器的输入端(xs10)与(xs11)分别接为联控信号处理器的输入端(As0)与(As1)，模拟信号驱动器的输出端(ys10)与(ys11)分别接模拟开关的输入端(ss50)与(ss51)，模拟开关的输出端(ss52)通过电阻R2接运放A2的负输入端，同时运放A2的负输入端与正输入端分别接为联控信号处理器的输入端(Bs0)与(Bs1)，运放A2的输出端接为联控信号处理器的输出端(Msp)，整形输入控制器的输入端(hs30)与(hs31)分别接为联控信号处理器的输入端(Cs0)和(Cs1)，整形输入控制器的输出端(hs32)同时接模拟开关的控制端(sc53)和脉冲驱动器的输入端(qs42)，脉冲驱动器的输出端(qs40)与(qs41)分别接为联控信号处理器的输出端(Ps0)与(Ps1)，模拟信号驱动器、整形输入控制器与脉冲驱动器的接地端连接在一起并接为联控信号处理器的接地端(GND)，模拟信号驱动器、模拟开关、整形输入控制器、脉冲驱动器及运放A2的正负电源端分别相连接并分别接为联控信号处理器的正负电源端(+Vp)与(-Vp)。

2.按权利要求1所述的联控信号处理器，其特征在于：所述的互补输出模拟信号驱动器由电压跟随器A10与A11、运算放大器A12与A13、阻值相同的电阻R10、R11、R12、R13、R14、R15、R16、R17组成，跟随器A10与A11的输入端分别接为模拟信号驱动器的输入端(xs10)与(xs11)，运放A12与A13的正输入端分别通过电阻R10与R11接模拟信号驱动器的接地端(GND)、同时通过电阻R12与R13分别接跟随器A10与A11的输出端，运放A12与A13的负输入端通过电阻R14与R15分别接跟随器A11与A10的输出端，电阻R16与R17分别跨接在运放A12与A13的输出端与负输入端之间，运放A12与A13的输出端分别接为模拟信号驱动器的输出端(ys10)与(ys11)，跟随器A10与A11、运放A12与A13的正负电源端分别相连接并分别接为模拟信号驱动器的正负电源端(+Vp)与(-Vp)；所述的模拟开关采用单刀双掷形式，其常闭触点接为模拟开关的输入端(ss50)，常开触点接为模拟开关的输入端(ss51)，公共端接为模拟开关的输出端(ss52)，其开关控制端接为模拟开关的输入端(sc53)，控制信号为低时常闭触点闭合、常开触点断开，控制信号为高时常闭触点断开、常开触点闭合；所述的整形输入控制器由异或门D3、电压比较器B30与B31、电阻R30与R31组成，电阻R30与R31分别跨接在比较器B30与B31的正输入端与输出端之间，比较器B30与B31的正输入端分别接为整形输入控制器的输入端(hs30)与(hs31)，比较器B30与B31的输出端分别接异或门D3的二个输入端，异或门D3的输出端接为整形输入控制器的输出端(hs32)，比较器B30与B31的负输入端相连接并接为整形输入控制器的接地端(GND)，比较器B30与B31、异或门D3的正负电源端分别相连接并分别接为整形输入控制器的正负电源端(+Vp)与(-Vp)；所述的互补输出脉冲驱动器由电压比较器B40与B41组成，比较器B40的负输入端与比较器B41的正输入端相连接并接为脉冲驱动器的输入端(qs42)，比较器B40与B41的输出端分别接为脉冲驱动器的输出端(qs40)与(qs41)，比较器B40的正输入端与比较器B41的负输入端相连接并接为脉冲驱动器的接地端(GND)，比较器B40与B41的正负电源端分别相连接并分别接为脉冲驱动器的正负电源端(+Vp)与(-Vp)。

3.按权利要求1所述的联控信号处理器，即标准型联控信号处理器，其特征在于：标准型联控信号处理器集成在一个单片上作为一个单片联控信号处理器使用，单片标准型联控信号处理器共有12个引脚：一个接地端(GND)、二个电源端即负电源端(-Vp)和正电源端(+Vp)、二个受控信号输入端即(As0)和(As1)、二个控制信号输入端即(Cs0)和(Cs1)、二个脉冲信号输出端即反相脉冲输出端(Ps0)和同相脉冲输出端(Ps1)、二个模拟信号输入端即反相模拟信号输入端(Bs0)和同相模拟信号输入端(Bs1)、一个合成信号输出端(Msp)。

4.一种联控信号处理器，采用常规型结构，即：常规型联控信号处理器，使用双电源供电，有一个接地端(GND)、二个电源端即负电源端(-Vp)和正电源端(+Vp)、二个受控信号输入端即(As0)和(As1)、二个控制信号输入端即(Cs0)和(Cs1)、二个脉冲信号输出端即反相脉冲输出端(Ps0)和同相脉冲输出端(Ps1)、二个模拟信号输入端即反相模拟信号输入端(Bs0)和同相模拟信号输入端(Bs1)、一个合成信号输出端(Msp)；其特征在于：常规型联控信号处理器由互补输出模拟信号驱动器、模拟开关、整形输入驱动器、互补输出脉冲驱动器、运算放大器A2、电阻R2组成，互补输出模拟信号驱动器有一个接地端(GND)、二个电源端即负电源端(-Vp)和正电源端(+Vp)、二个信号输入端(xs10)与(xs11)、二个信号输出端(ys10)与(ys11)，模拟开关有二个电源端即负电源端(-Vp)和正电源端(+Vp)、二个模拟信号输入端(ss50)与(ss51)、一个复合信号输出端(ss52)、一个控制信号输入端(sc53)，整形输入驱动器有一个接地端(GND)、二个电源端即负电源端(-Vp)和正电源端(+Vp)、二个信号输入端(hs30)与(hs31)、一个信号输出端(hs32)，互补输出脉冲驱动器有一个接地端(GND)、二个电源端即负电源端(-Vp)和正电源端(+Vp)、一个信号输入端(qs42)、二个信号输出端(qs40)与(qs41)；模拟信号驱动器的输入端(xs10)与(xs11)分别接为联控信号处理器的输入端(As0)与(As1)，模拟信号驱动器的输出端(ys10)与(ys11)分别接模拟开关的输入端(ss50)与(ss51)，模拟开关的输出端(ss52)通过电阻R2接运放A2的负输入端，同时运放A2的负输入端与正输入端分别接为联控信号处理器的输入端(Bs0)与(Bs1)，运放A2的输出端接为联控信号处理器的输出端(Msp)，整形输入驱动器的输入端(hs30)与(hs31)分别接为联控信号处理器的输入端(Cs0)和(Cs1)，整形输入驱动器的输出端(hs32)同时接模拟开关的控制端(sc53)和脉冲驱动器的输入端(qs42)，脉冲驱动器的输出端(qs40)与(qs41)分别接为联控信号处理器的输出端(Ps0)与(Ps1)，模拟信号驱动器、整形输入驱动器与脉冲驱动器的接地端连接在一起并接为联控信号处理器的接地端(GND)，模拟信号驱动器、模拟开关、整形输入驱动器、脉冲驱动器及运放A2的正负电源端分别相连接并分别接为联控信号处理器的正负电源端(+Vp)与(-Vp)；所述的整形输入驱动器由电压比较器B3与电阻R3组成，电阻R3跨接在比较器B3的正输入端与输出端之间，比较器B3的负输入端与正输入端分别接为整形输入驱动器的输入端(hs30)与(hs31)，比较器B3的输出端接为整形输入驱动器的输出端(hs32)，比较器B3的正负电源端分别接为整形输入驱动器的正负电源端(+Vp)与(-Vp)；所述的常规型联控信号处理器的互补输出模拟信号驱动器、模拟开关及互补输出脉冲驱动器其电路结构、参数与标准型联控信号处理器的对应单元均一致。

5.按权利要求4所述的联控信号处理器，即常规型联控信号处理器，其特征在于：常规型联控信号处理器集成在一个单片上作为一个单片联控信号处理器使用，单片常规型联控信号处理器共有12个引脚：一个接地端(GND)、二个电源端即负电源端(-Vp)和正电源端(+Vp)、二个受控信号输入端即(As0)和(As1)、二个控制信号输入端即(Cs0)和(Cs1)、二个脉冲信号输出端即反相脉冲输出端(Ps0)和同相脉冲输出端(Ps1)、二个模拟信号输入端即反相模拟信号输入端(Bs0)和同相模拟信号输入端(Bs1)、一个合成信号输出端(Msp)。

6.一种联控信号处理器，采用简约型结构，即：简约型联控信号处理器，使用双电源供电，有一个接地端(GND)、二个电源端即负电源端(-Vp)和正电源端(+Vp)、一个受控信号输入端(As1)、一个控制信号输入端(Cs1)、一个脉冲信号输出端(Ps1)、一个模拟信号输入端(Bs0)、一个合成信号输出端(Msp)；其特征在于：简约型联控信号处理器由互补输出模拟信号驱动器、模拟开关、运算放大器A2、电压比较器B3与B4、电阻R2与R3组成，互补输出模拟信号驱动器有一个接地端(GND)、二个电源端即负电源端(-Vp)和正电源端(+Vp)、一个信号输入端(xs11)、二个信号输出端(ys10)与(ys11)，模拟开关有二个电源端即负电源端(-Vp)和正电源端(+Vp)、二个模拟信号输入端(ss50)与(ss51)、一个复合信号输出端(ss52)、一个控制信号输入端(sc53)；模拟信号驱动器的输入端(xs11)接为联控信号处理器的输入端(As1)，模拟信号驱动器的输出端(ys10)与(ys11)分别接模拟开关的输入端(ss50)与(ss51)，模拟开关的输出端(ss52)通过电阻R2接运放A2的负输入端，同时运放A2的负输入端接为联控信号处理器的输入端(Bs0)，运放A2的输出端接为联控信号处理器的输出端(Msp)，电阻R3跨接在比较器B3的输出端与正输入端之间，同时比较器B3的正输入端接为联控信号处理器的输入端(Cs1)，比较器B3的输出端同时接模拟开关的控制端(sc53)和比较器B4的正输入端，比较器B4的输出端接为联控信号处理器的输出端(Ps1)，模拟信号驱动器接地端、运放A2的正输入端、比较器B3与B4的负输入端连接在一起并接为联控信号处理器的接地端(GND)，模拟信号驱动器、模拟开关、运放A2、比较器B3与B4的正负电源端分别相连接并分别接为联控信号处理器的正负电源端(+Vp)与(-Vp)；所述的简约型联控信号处理器的互补输出模拟信号驱动器由运算放大器A10与A11、阻值相同的电阻R10与R11组成，运放A11的正输入端接为模拟信号驱动器的输入端(xs11)，运放A11的负输入端与输出端直接连接，即：运放A11接成电压跟随器形式，运放A11的输出端接为模拟信号驱动器的输出端(ys11)，运放A10的正输入端接为模拟信号驱动器的接地端(GND)，运放A10的负输入端通过电阻R11接运放A11的输出端，电阻R10跨接在运放A10的负输入端与输出端之间，运放A10与电阻R10及R11接成放大倍数为-1的反相比例放大器，运放A10的输出端接为模拟信号驱动器的输出端(ys10)，运放A10与A11的正负电源端分别相连接并分别接为模拟信号驱动器的正负电源端(+Vp)与(-Vp)。

7.按权利要求6所述的联控信号处理器，即简约型联控信号处理器，其特征在于：简约型联控信号处理器集成在一个单片上作为一个单片联控信号处理器使用，单片简约型联控信号处理器共有8个引脚：一个接地端(GND)、二个电源端即负电源端(-Vp)和正电源端(+Vp)、一个受控信号输入端(As1)、一个控制信号输入端(Cs1)、一个脉冲信号输出端(Ps1)、一个模拟信号输入端(Bs0)、一个合成信号输出端(Msp)。

8.一种联控信号处理器，采用增强型结构，即：增强型联控信号处理器，使用单电源或双电源供电，有一个虚地端(Sgnd)、一个伪地端(Pgnd)、二个电源端即负电源端(-Vp)和正电源端(+Vp)、一个偏置信号输入端(Asd)、二个受控信号输入端即(As0)和(As1)、二个控制信号输入端即(Cs0)和(Cs1)、二个脉冲信号输出端即反相脉冲输出端(Ps0)和同相脉冲输出端(Ps1)、二个模拟信号输入端即反相模拟信号输入端(Bs0)和同相模拟信号输入端(Bs1)、一个合成信号输出端(Msp)；其特征在于：增强型联控信号处理器由参考地生成驱动器、互补输出模拟信号驱动器、模拟开关、整形输入控制器、互补输出脉冲驱动器、运算放大器A2、电阻R2组成，参考地生成驱动器有二个电源端即负电源端(-Vp)和正电源端(+Vp)、一个虚地端(Sgnd)、一个伪地端(Pgnd)，互补输出模拟信号驱动器有二个电源端即负电源端(-Vp)和正电源端(+Vp)、三个信号输入端(xs10)与(xs11)及(xs12)、二个信号输出端(ys10)与(ys11)，模拟开关有二个电源端即负电源端(-Vp)和正电源端(+Vp)、二个模拟信号输入端(ss50)与(ss51)、一个复合信号输出端(ss52)、一个控制信号输入端(sc53)，整形输入控制器有一个伪地端(Pgnd)、二个电源端即负电源端(-Vp)和正电源端(+Vp)、二个信号输入端(hs30)与(hs31)、一个信号输出端(hs32)，互补输出脉冲驱动器有一个伪地端(Pgnd)、二个电源端即负电源端(-Vp)和正电源端(+Vp)、一个信号输入端(qs42)、二个信号输出端(qs40)与(qs41)；模拟信号驱动器的输入端(xs10)与(xs11)及(xs12)分别接为联控信号处理器的输入端(As0)与(As1)及(Asd)，模拟信号驱动器的输出端(ys10)与(ys11)分别接模拟开关的输入端(ss50)与(ss51)，模拟开关的输出端(ss52)通过电阻R2接运放A2的负输入端，同时运放A2的负输入端与正输入端分别接为联控信号处理器的输入端(Bs0)与(Bs1)，运放A2的输出端接为联控信号处理器的输出端(Msp)，整形输入控制器的输入端(hs30)与(hs31)分别接为联控信号处理器的输入端(Cs0)和(Cs1)，整形输入控制器的输出端(hs32)同时接模拟开关的控制端(sc53)和脉冲驱动器的输入端(qs42)，脉冲驱动器的输出端(qs40)与(qs41)分别接为联控信号处理器的输出端(Ps0)与(Ps1)，参考地生成驱动器的虚地端接为联控信号处理器的虚地端(Sgnd)，参考地生成驱动器的伪地端与整形输入控制器及脉冲驱动器的伪地端连接在一起并接为联控信号处理器的伪地端(Pgnd)，参考地生成驱动器、模拟信号驱动器、模拟开关、整形输入控制器、脉冲驱动器及运放A2的正负电源端分别相连接并分别接为联控信号处理器的正负电源端(+Vp)与(-Vp)；所述的增强型联控信号处理器的互补输出模拟信号驱动器由电压跟随器A10与A11及A14、运算放大器A12与A13、阻值相同的电阻R10、R11、R12、R13、R14、R15、R16、R17组成，跟随器A10与A11及A14的输入端分别接为模拟信号驱动器的输入端(xs10)与(xs11)及(xs12)，运放A12与A13的正输入端分别通过电阻R10与R11接跟随器A14的输出端、同时通过电阻R12与R13分别接跟随器A10与A11的输出端，运放A12与A13的负输入端通过电阻R14与R15分别接跟随器A11与A10的输出端，电阻R16与R17分别跨接在运放A12与A13的输出端与负输入端之间，运放A12与A13的输出端分别接为模拟信号驱动器的输出端(ys10)与(ys11)，跟随器A10与A11及A14、运放A12与A13的正负电源端分别相连接并分别接为模拟信号驱动器的正负电源端(+Vp)与(-Vp)；所述的增强型联控信号处理器的整形输入控制器由异或门D3、电压比较器B30与B31、电阻R30与R31及R32与R33组成，电阻R30与R31分别跨接在比较器B30与B31的正输入端与输出端之间，比较器B30与B31的负输入端分别接为整形输入控制器的输入端(hs30)与(hs31)，比较器B30与B31的正输入端分别通过电阻R32与R33接整形输入控制器的伪地端(Pgnd)，比较器B30与B31的输出端分别接异或门D3的二个输入端，异或门D3的输出端接为整形输入控制器的输出端(hs32)，比较器B30与B31、异或门D3的正负电源端分别相连接并分别接为整形输入控制器的正负电源端(+Vp)与(-Vp)；所述的增强型联控信号处理器的模拟开关与互补输出脉冲驱动器其电路结构、参数与标准型联控信号处理器的对应单元均一致，但互补输出脉冲驱动器的接地端名称标志改为伪地端(Pgnd)；所述的参考地生成驱动器由运算放大器A6、阻值相同的电阻R60与R61、电阻R62组成，电阻R60与R61串联后两端分别接参考地生成驱动器的正负电源端(+Vp)与(-Vp)、公共端接为参考地生成驱动器的虚地端(Sgnd)并与运放A6的正输入端连接，电阻R62跨接在运放A6的输出端与负输入端之间，运放A6的负输入端接为参考地生成驱动器的伪地端(Pgnd)。

9.按权利要求8所述的联控信号处理器，即增强型联控信号处理器，其特征在于：增强型联控信号处理器集成在一个单片上作为一个单片联控信号处理器使用，单片增强型联控信号处理器共有14个引脚：一个虚地端(Sgnd)、一个伪地端(Pgnd)、二个电源端即负电源端(-Vp)和正电源端(+Vp)、一个偏置信号输入端(Asd)、二个受控信号输入端即(As0)和(As1)、二个控制信号输入端即(Cs0)和(Cs1)、二个脉冲信号输出端即反相脉冲输出端(Ps0)和同相脉冲输出端(Ps1)、二个模拟信号输入端即反相模拟信号输入端(Bs0)和同相模拟信号输入端(Bs1)、一个合成信号输出端(Msp)。

10.一种联控信号处理器的应用，频率与差合比独立控制的PWM脉冲信号发生器，其特征在于：频率与差合比独立控制的PWM脉冲信号发生器由简约型联控信号处理器或标准型联控信号处理器或常规型联控信号处理器或增强型联控信号处理器Px与Py、电容Cx0、电阻Rx0与Ry1组成，电容Cx0跨接在联控信号处理器Px的输出端(Msp)与输入端(Bs0)之间，电阻Rx0跨接在联控信号处理器Px的输出端(Msp)与输入端(Cs1)之间，电阻Ry1跨接在联控信号处理器Px的输出端(Msp)与联控信号处理器Py的输入端(Bs0)之间，联控信号处理器Px的输入端(As1)为脉冲信号频率控制端，联控信号处理器Py的输入端(As1)则为脉冲信号差合比控制端，联控信号处理器Py的输入端(Cs1)为极性控制端，联控信号处理器Py的输出端(Msp)为PWM脉冲信号输出端；PWM脉冲信号发生器输出PWM脉冲信号的频率仅由联控信号处理器Px的输入端(As1)的输入电压单独控制，其差合比仅由联控信号处理器Py的输入端(As1)的输入电压单独控制。

Images