CN103401221B - 一种移相全桥周期自保护电路及其控制方法 - Google Patents

Abstract

本发明公开了一种移相全桥周期自保护电路及其控制方法，该保护电路包括：DSP处理器、电流采样及其比较电路、有源晶振电路、第一下降沿触发D触发器、第二下降沿触发D触发器、第一双输入或门、第二双输入或门、第一非门、第一双输入与门、第二双输入与门、第三双输入与门、第四三输入与门、第五双输入与门、第六双输入与门、第七双输入与门、第八双输入与门。当出现过流时，可以使4路输入PWM信号同时变为低电平，实现开关管的全关断及在出现连续过流时不会产生变压器偏磁现象，同时DSP处理器只需输出4路PWM信号即可，提高DSP处理器利用率。本发明的周期自保护电路简单实用，以最少的PWM信号实现过流保护，节约设计成本。

Description

一种移相全桥周期自保护电路及其控制方法

技术领域

本发明涉及移相全桥开关电源技术领域，具体涉及一种移相全桥周期自保护电路及其控制方法。

背景技术

移相全桥电路已经是一个很成熟的软开关电路，常作为中大功率电源电路拓扑，桥臂上的四个开关管常以TI2000系列DSP处理器控制，通过DSP处理器可以产生带有死区时间的PWM信号，避免电路上出现同一桥臂直通现象，但当出现过流时需要将四路开关管都关断时，而DSP处理器输出的总是2路互补的PWM信号，无法实现开关管全关，这与过流情况下的要求相悖。另外常用的单周期保护控制在系统出现连续过流时会产生变压器偏磁现象，虽然已有半周期保护控制可以缓解偏磁现象，但同时需增加一路PWM信号，这无疑给DSP处理器增加负担，特别对于多机并联电路来说，由于DSP处理器的PWM端口有限，若每个单机都需增加一路PWM信号，则本来只需1片DSP处理器即可控制，此时可能就需要2片甚至更多，成本较高。

发明内容

针对现有技术存在的不足，本发明公开一种移相全桥周期自保护电路及其控制方法，当出现过流时，可以使4路输入PWM信号同时变为低电平，实现开关管的全关断及在出现连续过流时不会产生变压器偏磁现象，同时DSP处理器只需输出4路PWM信号即可，提高DSP处理器利用率，此控制方法可靠、电路简单、易于实现。

本发明为达到上述目的，所采用的技术方案如下:

一种移相全桥周期自保护电路，包括：DSP处理器4个PWM输出端、电流采样及其比较电路、有源晶振电路、第一下降沿触发D触发器、第二下降沿触发D触发器、第一双输入或门、第二双输入或门、第一非门、第一双输入与门、第二双输入与门、第三双输入与门、第四三输入与门、第五双输入与门、第六双输入与门、第七双输入与门、第八双输入与门；所述的DSP处理器4个PWM输出端为：第一输入PWM信号输出端、第二输入PWM信号输出端、第三输入PWM信号输出端、第四输入PWM信号输出端；所述第一下降沿触发D触发器的D输入端与第一输入PWM信号输出端连接，CLK输入端与第二双输入或门的输出端连接；所述第一非门的输出端与第一输入PWM信号输出端连接；所述第一双输入与门的第一输入端与第一非门的输出端连接，第二输入端与第一下降沿触发D触发器的输出Q连接；所述第二双输入与门的第一输入端与第一下降沿触发D触发器的输出Q非连接，第二输入端与第一输入PWM信号输出端连接；所述第一双输入或门的第一输入端与第一双输入与门的输出端连接，第二输入端与第二双输入与门的输出端连接；所述第二下降沿触发D触发器的D输入端与第二双输入或门的输出端连接，CLK输入端与有源晶振电路的输出端连接；所述第三双输入与门的第一输入端与电流采样及其比较电路的输出端连接，第二输入端与第二下降沿触发D触发器的输出端Q连接；所述第四三输入与门的第一输入端与第二下降沿触发D触发器的输出端Q非连接，第二输入端与电流采样及其比较电路的输出端连接，第三输入端与第一双输入或门的输出连接；所述的第二双输入或门的第一输入端与第三双输入与门的输出连接，第二输入端与第四三输入与门的输出连接；所述的第五双输入与门、第六双输入与门、第七双输入与门、第八双输入与门的第一输入端分别与第一输入PWM信号输出端、第二输入PWM信号输出端、第三输入PWM信号输出端、第四输入PWM信号输出端相连；所述第五双输入与门、第六双输入与门、第七双输入与门、第八双输入与门的第二输入端均连在一起，并与第二双输入或门输出端相连；所述第五双输入与门、第六双输入与门、第七双输入与门、第八双输入与门的输出用于控制电路两桥臂上4个开关管的开关。

作为优选，所述的DSP处理器选用德州仪器公司2000系列DSP处理器。

所述的电流采样及其比较电路，包括：霍尔电流传感器P、16个电阻、7个电容、4个二极管和2个运算放大器；所述的电流采样及其比较电路采样的电流信号为流过IGBT的电流，当IGBT出现过流时，电流采样及其比较电路的输出端的输出为低电平；相反当IGBT电流正常时电流采样及其比较电路的输出端的输出为高电平。

所述的第一输入PWM信号输出端输出第一输入PWM信号、第二输入PWM信号输出端输出第二输入PWM信号、第三输入PWM信号输出端输出第三输入PWM信号、第四输入PWM信号输出端输出第四输入PWM信号，所述的第一输入PWM信号、第二输入PWM信号、第三输入PWM信号、第四输入PWM信号组成4路移相全桥驱动信号，其中第二输入PWM信号由第一输入PWM信号反向得到，第四输入PWM信号由第三输入PWM信号反向得到。

用于上述的一种移相全桥周期自保护电路的控制方法是：

当IGBT出现过流时，包括如下步骤:

（S1）电流采样及其比较电路的输出端的输出为低电平，使第三双输入与门、第四三输入与门输出低电平；

（S2）由于第三双输入与门、第四三输入与门的输出均为低电平，所以第二双输入或门的输出为低电平；

（S3）第二双输入或门的输出为低电平，使得第二下降沿触发D触发器输出端Q和Q非分别输出低电平和高电平，即第二下降沿触发D触发器输出端Q的输出为低电平；同时使第五双输入与门、第六双输入与门、第七双输入与门、第八双输入与门输出低电平，关断电路中4个IGBT；

（S4）此时第二双输入或门的输出由高电平下降为低电平，进而触发第一下降沿触发D触发器，第一下降沿触发D触发器保存第一输入PWM信号的状态，即第一下降沿触发D触发器的输出端Q的输出等于过流发生时第一输入PWM信号的值；

当流过IGBT的电流恢复正常时，包括如下步骤：

①若此时第一下降沿触发D触发器的输出端Q和Q非的输出分别为低电平和高电平，即表示发生过流时，第一输入PWM信号处于低电平，则当第一输入PWM信号为高电平时，由于第一下降沿触发D触发器的输出端Q非的输出和第一输入PWM信号均为高电平，使得第二双输入与门输出高电平；

②第二双输入与门输出高电平，使得第一双输入或门输出高电平；

③由于第一双输入或门、第二下降沿触发D触发器的输出端Q非和电流采样及其比较电路的输出端的输出均为高电平，使得第四三输入与门输出高电平；

④第四三输入与门输出高电平，使第二双输入或门的输出恢复为高电平，则四路PWM正常输出；

⑤第一下降沿触发D触发器的输出端Q和Q非的输出分别为高电平和低电平，即表示发生过流时，第一输入PWM信号处于高电平，则当第一输入PWM信号为低电平时，由于第一输入PWM信号为低电平，使得第一非门输出高电平；

⑥第一非门和第一下降沿触发D触发器的输出端Q的输出均为高电平，使得第一双输入与门输出高电平；

⑦由于第一双输入与门输出高电平，使得第一双输入或门输出高电平；

⑧由于第一双输入或门、第二下降沿触发D触发器的输出端Q非和电流采样及其比较电路的输出端的输出均为高电平，则第四三输入与门输出高电平；

⑨第四三输入与门输出高电平，使第二双输入或门的输出恢复为高电平，则四路PWM正常输出。

与现有技术方案相比较，本发明具有以下优点和技术效果：

1、电路简单易实现，同时在电路出现过流时使四个开关管同时关断；

2、通过全桥周期自保护控制方法，使电路工作时处于自保护状态，避免电路出现连续过流时变压器偏磁现象；

3、能以最少的PWM信号实现全桥电路周期自保护，有利于多机并联控制，贴合实际使用。

附图说明

图1为实施方式的移相全桥周期自保护电路图；

图2为实施方式的电流采样及其比较电路电路图；

图3为实施方式的有源晶振电路图；

图4为实施方式的移相全桥周期自保护电路时序逻辑图。

具体实施方式

以下结合附图对本发明的实施作进一步的详细叙述，但本发明的实施和保护不限于此。

如图1所示，一种移相全桥周期自保护电路，图中包括：DSP处理器4个PWM输出端、电流采样及其比较电路1、有源晶振电路2、第一下降沿触发D触发器D1、第二下降沿触发D触发器D2、第一双输入或门OR1、第二双输入或门OR2、第一非门NOT1、第一双输入与门AND1、第二双输入与门AND2、第三双输入与门AND3、第四三输入与门AND4、第五双输入与门AND5、第六双输入与门AND6、第七双输入与门AND7、第八双输入与门AND8；所述的DSP处理器4个PWM输出端为：第一输入PWM信号输出端3、第二输入PWM信号输出端4、第三输入PWM信号输出端5、第四输入PWM信号输出端6；所述第一下降沿触发D触发器D1的D输入端与第一输入PWM信号输出端3连接，CLK输入端与第二双输入或门OR2的输出端连接；所述第一非门NOT1的输出端与第一输入PWM信号输出端3连接；所述第一双输入与门AND1的第一输入端与第一非门NOT1的输出端连接，第二输入端与第一下降沿触发D触发器D1的输出Q连接；所述第二双输入与门AND2的第一输入端与第一下降沿触发D触发器D1的输出Q非连接，第二输入端与第一输入PWM信号输出端3连接；所述第一双输入或门OR1的第一输入端与第一双输入与门AND1的输出端连接，第二输入端与第二双输入与门AND2的输出端连接；所述第二下降沿触发D触发器D2的D输入端与第二双输入或门OR2的输出端连接，CLK输入端与有源晶振电路2的输出端CLKIN连接；所述第三双输入与门AND3的第一输入端与电流采样及其比较电路1的输出端的输出VI连接，第二输入端与第二下降沿触发D触发器D2的输出端Q连接；所述第四三输入与门AND4的第一输入端与第二下降沿触发D触发器D2的输出端Q非连接，第二输入端与电流采样及其比较电路1的输出端的输出VI连接，第三输入端与第一双输入或门OR1的输出连接；所述的第二双输入或门OR2的第一输入端与第三双输入与门AND3的输出连接，第二输入端与第四三输入与门AND4的输出连接；所述的第五双输入与门AND5、第六双输入与门AND6、第七双输入与门AND7、第八双输入与门AND8的第一输入端分别与第一输入PWM信号输出端3、第二输入PWM信号输出端4、第三输入PWM信号输出端5、第四输入PWM信号输出端6相连；所述第五双输入与门AND5、第六双输入与门AND6、第七双输入与门AND7、第八双输入与门AND8的第二输入端均连在一起，并与第二双输入或门OR2输出端相连；所述第五双输入与门AND5、第六双输入与门AND6、第七双输入与门AND7、第八双输入与门AND8的输出用于控制电路两桥臂上4个开关管的开关。

作为优选，所述的DSP处理器选用德州仪器公司2000系列DSP处理器。

如图2所示，所述的电流采样及其比较电路1，图中包括：霍尔电流传感器P、16个电阻（R₁-R₁₆）、7个电容（C₁-C₇）、4个二极管（D₁-D₄）和2个运算放大器（U₁和U₂）所述的霍尔电流传感器P采用CSM300LT系列霍尔电流传感器，当流过IGBT的电流为正时，霍尔电流传感器CSM300LT输出正电流，第一电阻R₁上电压u₁为正电压信号u₁₊，第二二极管D₂导通，第一运算放大器u₁构成反相比例运算电路，其输出为

$u_2=-\frac{R_4}{R_2}{u}_{1+}---\left(1\right)$

当流过IGBT的电流为负时，霍尔电流传感器输出负电流，第一电阻R₁上电压u₁为负电压信号u_1-，第一二极管D₁导通，第一运算放大器u₁构成电压跟随器，此时第一运算放大器u₁输出因第二二极管D₂截止而不能输入后级电路。

由第二放大器u₂构成的反相求和运算电路将u1与u2求和，其输出电压为

$u_o=-R_8(\frac{u_1}{R_5}+\frac{u_2}{R_6})$ （2）

u₁=u₁₊+u_1-（3）

将式（1）和（3）代入式（2）有

$u_o=-\frac{R_8}{R_5}{u}_{1-}+(\frac{R_4{R}_8}{R_2{R}_6}-\frac{R_8}{R_5})u_{1+}---\left(4\right)$

正12V电压经过第十二电阻R₁₂、第十三电阻R₁₃分压得到u_o*并与u_o与u_o*比较，其中

$u_{o*}=\frac{12*R_{12}}{R_{12}+R_{13}}$

（5）

当IGBT出现过流时u_o大于u_o*，此时第一比较器U₃输出低电平，即电流采样及其比较电路1的输出端的输出VI为低电平；相反当IGBT电流正常时u_o小于u_o*，第一比较器U3输出高电平，即电流采样及其比较电路1的输出端的输出VI为高电平。

如图3所示，所述的有源晶振电路2，包括：有源晶振OSC、第十七电阻R₁₇、2个电容（C₈和C₉）、第一电感L₁；所述的第一电感L₁的一端接正3.3V电源，另一端与第八电容C₈和第九电容C₉的一端连接，再与有源晶振OSC的VDD端连接；所述的第八电容C₈和第九电容C₉的另一端都接地；所述的第十七电阻R₁₇的一端与有源晶振OSC的OUT端连接，另一端为有源晶振电路2的输出端CLKIN；所述的有源晶振OSC的GND端接地，OE端悬空。

所述的第一输入PWM信号输出端3输出第一输入PWM信号PWM1、第二输入PWM信号输出端4输出第二输入PWM信号PWM2、第三输入PWM信号输出端5输出第三输入PWM信号PWM3、第四输入PWM信号输出端6输出第四输入PWM信号PWM4，所述的第一输入PWM信号PWM1、第二输入PWM信号PWM2、第三输入PWM信号PWM3、第四输入PWM信号PWM4组成4路移相全桥驱动信号，其中第二输入PWM信号PWM2由第一输入PWM信号PWM1反向得到，第四输入PWM信号PWM4由第三输入PWM信号PWM3反向得到。

用于上述的一种移相全桥周期自保护电路的控制方法是：

当IGBT出现过流时，包括如下步骤:

（S1）电流采样及其比较电路1的输出端的输出VI为低电平，使第三双输入与门AND3、第四三输入与门AND4输出低电平；

（S2）由于第三双输入与门AND3、第四三输入与门AND4的输出均为低电平，所以第二双输入或门OR2的输出Y为低电平；

（S3）第二双输入或门OR2的输出Y为低电平，使得第二下降沿触发D触发器D2输出端Q和Q非分别输出低电平和高电平，即第二下降沿触发D触发器D2输出端Q的输出Y*为低电平；同时使第五双输入与门AND5、第六双输入与门AND6、第七双输入与门AND7、第八双输入与门AND8输出低电平，关断电路中4个IGBT；

（S4）此时第二双输入或门OR2的输出Y由高电平下降为低电平，进而触发第一下降沿触发D触发器D1，第一下降沿触发D触发器D1保存第一输入PWM信号PWM1的状态，即第一下降沿触发D触发器D1的输出端Q的输出PWM1*等于过流发生时第一输入PWM信号PWM1的值；

当流过IGBT的电流恢复正常时，包括如下步骤：

①若此时第一下降沿触发D触发器D1的输出端Q和Q非的输出分别为低电平和高电平，即表示发生过流时，第一输入PWM信号PWM1处于低电平，则当第一输入PWM信号PWM1为高电平时，由于第一下降沿触发D触发器D1的输出端Q非的输出PWM1*和第一输入PWM信号PWM1均为高电平，使得第二双输入与门AND2输出高电平；

②第二双输入与门AND2输出高电平，使得第一双输入或门OR1输出高电平；

③由于第一双输入或门、第二下降沿触发D触发器D2的输出端Q非和电流采样及其比较电路1的输出端的输出VI均为高电平，使得第四三输入与门AND4输出高电平；

④第四三输入与门AND4输出高电平，使第二双输入或门OR2的输出恢复为高电平，则四路PWM正常输出；

⑤第一下降沿触发D触发器D1的输出端Q和Q非的输出分别为高电平和低电平，即表示发生过流时，第一输入PWM信号PWM1处于高电平，则当第一输入PWM信号PWM1为低电平时，由于第一输入PWM信号PWM1为低电平，使得第一非门NOT1输出高电平；

⑥第一非门NOT1和第一下降沿触发D触发器D1的输出端Q的输出均为高电平，使得第一双输入与门AND1输出高电平；

⑦由于第一双输入与门AND1输出高电平，使得第一双输入或门OR1输出高电平；

⑧由于第一双输入或门OR1、第二下降沿触发D触发器D2的输出端Q非和电流采样及其比较电路1的输出端的输出VI均为高电平，则第四三输入与门AND4输出高电平；

⑨第四三输入与门AND4输出高电平，使第二双输入或门OR2的输出恢复为高电平，则四路PWM正常输出。

图4为实施方式的移相全桥周期自保护电路时序逻辑图，在t1时第一输入PWM信号PWM1和电流采样及其比较电路1的输出端的输出VI均为低电平，则此时第二双输入或门OR2的输出Y变为低电平，到t2时第一输入PWM信号PWM1和电流采样及其比较电路1的输出端的输出VI均变为高电平，则第二双输入或门OR2的输出Y恢复高电平；在t3时第一输入PWM信号PWM1为高电平且电流采样及其比较电路1的输出端的输出VI为低电平，则此时第二双输入或门OR2的输出Y变为低电平，到t4时第一输入PWM信号PWM1变为低电平并且电流采样及其比较电路1的输出端的输出VI为高电平，则第二双输入或门OR2的输出Y恢复高电平，使四路PWM信号正常输出，从而可以消除变压器偏磁现象。

表1为本发明的一种移相全桥周期自保护电路控制方法的逻辑真值表，

表中状态Z1表示此时电流采样及其比较电路1的输出端的输出VI为低电平，则无论第一输入PWM信号PWM1为高电平还是低电平第二双输入或门OR2的输出Y都为低电平；状态Z2表示此时电流采样及其比较电路1的输出端的输出VI和第二下降沿触发D触发器D2输出端Q的输出Y*都为高电平，则无论第一输入PWM信号PWM1为高电平还是低电平第二双输入或门OR2的输出Y都为高电平；状态Z3表示此时电流采样及其比较电路1的输出端的输出VI为高电平、第二下降沿触发D触发器D2输出端Q的输出Y*和第一下降沿触发D触发器D1的输出端Q非的输出PWM1*都为低电平，则此时只有当第一输入PWM信号PWM1为高电平时，第二双输入或门OR2的输出Y才为高电平；状态Z4表示此时电流采样及其比较电路1的输出端的输出VI和第一下降沿触发D触发器D1的输出端Q非的输出PWM1*都为高电平、第二下降沿触发D触发器D2输出端Q的输出Y*为低电平，则此时只有当第一输入PWM信号PWM1为低电平时，第二双输入或门OR2的输出Y才为高电平。

表1

本领域技术人员可以在不违背本发明的原理和实质的前提下对本具体实施例做出各种修改或补充或者采用类似的方式替代，但是这些改动均落入本发明的保护范围。因此本发明技术范围不局限于上述实施例。

Claims (5)

1.一种移相全桥周期自保护电路，其特征在于包括：DSP处理器、电流采样及其比较电路（1）、有源晶振电路（2）、第一下降沿触发D触发器（D1）、第二下降沿触发D触发器（D2）、第一双输入或门（OR1）、第二双输入或门（OR2）、第一非门（NOT1）、第一双输入与门（AND1）、第二双输入与门（AND2）、第三双输入与门（AND3）、第四三输入与门（AND4）、第五双输入与门（AND5）、第六双输入与门（AND6）、第七双输入与门（AND7）、第八双输入与门（AND8）；所述的DSP处理器包括第一输入PWM信号输出端（3）、第二输入PWM信号输出端（4）、第三输入PWM信号输出端（5）、第四输入PWM信号输出端（6）；所述第一下降沿触发D触发器（D1）的D输入端与第一输入PWM信号输出端（3）连接，CLK输入端与第二双输入或门（OR2）的输出端连接；所述第一非门（NOT1）的输入端与第一输入PWM信号输出端（3）连接；所述第一双输入与门（AND1）的第一输入端与第一非门（NOT1）的输出端连接，第二输入端与第一下降沿触发D触发器（D1）的输出Q连接；所述第二双输入与门（AND2）的第一输入端与第一下降沿触发D触发器（D1）的输出Q非连接，第二输入端与第一输入PWM信号输出端（3）连接；所述第一双输入或门（OR1）的第一输入端与第一双输入与门（AND1）的输出端连接，第二输入端与第二双输入与门（AND2）的输出端连接；所述第二下降沿触发D触发器（D2）的D输入端与第二双输入或门（OR2）的输出端连接，CLK输入端与有源晶振电路（2）的输出端（CLKIN）连接；所述第三双输入与门（AND3）的第一输入端与电流采样及其比较电路（1）的输出端连接，第二输入端与第二下降沿触发D触发器（D2）的输出端Q连接；所述第四三输入与门（AND4）的第一输入端与第二下降沿触发D触发器（D2）的输出端Q非连接，第二输入端与电流采样及其比较电路（1）的输出端连接，第三输入端与第一双输入或门（OR1）的输出连接；所述的第二双输入或门（OR2）的第一输入端与第三双输入与门（AND3）的输出连接，第二输入端与第四三输入与门（AND4）的输出连接；所述的第五双输入与门（AND5）、第六双输入与门（AND6）、第七双输入与门（AND7）、第八双输入与门（AND8）的第一输入端分别与第一输入PWM信号输出端（3）、第二输入PWM信号输出端（4）、第三输入PWM信号输出端（5）、第四输入PWM信号输出端（6）相连；所述第五双输入与门（AND5）、第六双输入与门（AND6）、第七双输入与门（AND7）、第八双输入与门（AND8）的第二输入端均连在一起，并与第二双输入或门（OR2）输出端相连；所述第五双输入与门（AND5）、第六双输入与门（AND6）、第七双输入与门（AND7）、第八双输入与门（AND8）的输出分别用于控制移相全桥电路两桥臂上4个IGBT开关管的开关。

2.根据权利要求1所述的一种移相全桥周期自保护电路，其特征在于所述的电流采样及其比较电路（1）包括：霍尔电流传感器P、16个电阻（R₁-R₁₆）、7个电容（C₁-C₇）、4个二极管（D₁-D₄）和2个运算放大器（U₁、U₂）；所述的电流采样及其比较电路（1）采样的电流信号为流过IGBT的电流，当IGBT出现过流时，电流采样及其比较电路（1）的输出端的输出（VI）为低电平；相反当IGBT电流正常时电流采样及其比较电路（1）的输出端的输出（VI）为高电平。

3.根据权利要求1所述的一种移相全桥周期自保护电路，其特征在于所述的DSP处理器采用德州仪器公司2000系列DSP处理器。

4.根据权利要求1所述的一种移相全桥周期自保护电路，其特征在于第一输入PWM信号输出端（3）输出第一输入PWM信号（PWM1）、第二输入PWM信号输出端（4）输出第二输入PWM信号（PWM2）、第三输入PWM信号输出端（5）输出第三输入PWM信号（PWM3）、第四输入PWM信号输出端（6）输出第四输入PWM信号（PWM4），所述的第一输入PWM信号（PWM1）、第二输入PWM信号（PWM2）、第三输入PWM信号（PWM3）、第四输入PWM信号（PWM4）组成4路移相全桥驱动信号，其中第二输入PWM信号（PWM2）由第一输入PWM信号（PWM1）反向得到，第四输入PWM信号（PWM4）由第三输入PWM信号（PWM3）反向得到。

5.用于权利要求1-4任一项所述的一种移相全桥周期自保护电路的控制方法，其特征在于：

当IGBT出现过流时，包括如下步骤:

（S1）电流采样及其比较电路（1）的输出端的输出（VI）为低电平，使第三双输入与门（AND3）、第四三输入与门（AND4）输出低电平；

（S2）由于第三双输入与门（AND3）、第四三输入与门（AND4）的输出均为低电平，所以第二双输入或门（OR2）的输出（Y）为低电平；

（S3）第二双输入或门（OR2）的输出（Y）为低电平，使得第二下降沿触发D触发器（D2）输出端Q和Q非分别输出低电平和高电平，即第二下降沿触发D触发器（D2）输出端Q的输出（Y*）为低电平；同时使第五双输入与门（AND5）、第六双输入与门（AND6）、第七双输入与门（AND7）、第八双输入与门（AND8）输出低电平，关断电路中4个IGBT；

（S4）此时第二双输入或门（OR2）的输出（Y）由高电平下降为低电平，进而触发第一下降沿触发D触发器（D1），第一下降沿触发D触发器（D1）保存第一输入PWM信号（PWM1）的状态，即第一下降沿触发D触发器（D1）的输出端Q的输出（PWM1*）等于过流发生时第一输入PWM信号（PWM1）的值；

当流过IGBT的电流恢复正常时，包括如下步骤：

①若此时第一下降沿触发D触发器（D1）的输出端Q和Q非的输出分别为低电平和高电平，即表示发生过流时，第一输入PWM信号（PWM1）处于低电平，则当第一输入PWM信号（PWM1）为高电平时，由于第一下降沿触发D触发器（D1）的输出端Q非的输出（PWM1*）和第一输入PWM信号（PWM1）均为高电平，使得第二双输入与门（AND2）输出高电平；

②第二双输入与门（AND2）输出高电平，使得第一双输入或门（OR1）输出高电平；

③由于第一双输入或门、第二下降沿触发D触发器（D2）的输出端Q非和电流采样及其比较电路（1）的输出端的输出（VI）均为高电平，使得第四三输入与门（AND4）输出高电平；

④第四三输入与门（AND4）输出高电平，使第二双输入或门（OR2）的输出恢复为高电平，则四路PWM正常输出；

⑤第一下降沿触发D触发器（D1）的输出端Q和Q非的输出分别为高电平和低电平，即表示发生过流时，第一输入PWM信号（PWM1）处于高电平，则当第一输入PWM信号（PWM1）为低电平时，由于第一输入PWM信号（PWM1）为低电平，使得第一非门（NOT1）输出高电平；

⑥第一非门（NOT1）和第一下降沿触发D触发器（D1）的输出端Q的输出均为高电平，使得第一双输入与门（AND1）输出高电平；

⑦由于第一双输入与门（AND1）输出高电平，使得第一双输入或门（OR1）输出高电平；

⑧由于第一双输入或门（OR1）、第二下降沿触发D触发器（D2）的输出端Q非和电流采样及其比较电路（1）的输出端的输出（VI）均为高电平，则第四三输入与门（AND4）输出高电平；

⑨第四三输入与门（AND4）输出高电平，使第二双输入或门（OR2）的输出恢复为高电平，则四路PWM正常输出。