CN101421849A - 利用基于晶闸管的像素单元的成像阵列 - Google Patents

利用基于晶闸管的像素单元的成像阵列 Download PDF

Info

Publication number
CN101421849A
CN101421849A CNA2004800308712A CN200480030871A CN101421849A CN 101421849 A CN101421849 A CN 101421849A CN A2004800308712 A CNA2004800308712 A CN A2004800308712A CN 200480030871 A CN200480030871 A CN 200480030871A CN 101421849 A CN101421849 A CN 101421849A
Authority
CN
China
Prior art keywords
pixel cell
quantum well
modulation doped
type
doped quantum
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004800308712A
Other languages
English (en)
Other versions
CN101421849B (zh
Inventor
G·W·泰勒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Connecticut
Opel Inc
Original Assignee
University of Connecticut
Opel Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Connecticut, Opel Inc filed Critical University of Connecticut
Publication of CN101421849A publication Critical patent/CN101421849A/zh
Application granted granted Critical
Publication of CN101421849B publication Critical patent/CN101421849B/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/111—Devices sensitive to infrared, visible or ultraviolet radiation characterised by at least three potential barriers, e.g. photothyristors
    • H01L31/1113—Devices sensitive to infrared, visible or ultraviolet radiation characterised by at least three potential barriers, e.g. photothyristors the device being a photothyristor
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14649—Infrared imagers
    • H01L27/14652—Multispectral infrared imagers, having a stacked pixel-element structure, e.g. npn, npnpn or MQW structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H01L27/14806—Structural or functional details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H01L29/7371—Vertical transistors
    • H01L29/7373—Vertical transistors having a two-dimensional base, e.g. modulation-doped base, inversion layer base, delta-doped base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/0304—Inorganic materials including, apart from doping materials or other impurities, only AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035236—Superlattices; Multiple quantum well structures
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H01L27/14806—Structural or functional details thereof
    • H01L27/14812—Special geometry or disposition of pixel-elements, address lines or gate-electrodes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/544—Solar cells from Group III-V materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Nanotechnology (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Materials Engineering (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Inorganic Chemistry (AREA)
  • Signal Processing (AREA)
  • Biophysics (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Multimedia (AREA)
  • Light Receiving Elements (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

一种改善的成像阵列(及相应的操作方法)包括设置在形成在衬底上的谐振腔内的基于异质结晶闸管的多个像素单元。每个基于晶闸管的像素单元包括彼此隔开的互补型n型和p型调制掺杂量子阱界面。预定波长范围内的入射辐射在给定像素单元的腔内谐振以在其中吸收，该吸收引起电荷积累。积累电荷与入射辐射的强度有关。基于异质结晶闸管的像素单元适于多种成像应用，包括基于CCD的成像阵列和有源像素成像阵列。

Description

利用基于晶闸管的像素单元的成像阵列
发明背景
1.技术领域
本发明涉及光电器件。更具体地说，本发明涉及基于由诸如砷化镓(GaAs)之类的半导体形成的电荷耦合器件(CCD)的成像阵列，其能够响应光而产生电信号。本发明尤其可应用于成像和电信技术领域，而它并不局限于此。
2.背景技术
在成像技术领域中，下一代成像系统必须在很高的频率下操作，并对于辐射通量具有高电阻，因此成像器被说成是“硬化的辐射”。目前的成像器被构造为CCD或有源像素阵列形式的硅集成电路。在CCD中，线性像素阵列按顺序被脉冲式地输出到公共输出放大器。在有源像素阵列中，该阵列是x-y可寻址的，并且每个像素输出到它自己专用的放大器(该阵列以逐行或逐列为基础输出)。
硅工艺受到在集成电路的有源和无源区中都存在氧化硅的多种方式的限制。主要限制是氧化物对辐射通量的灵敏度。辐射在绝缘体中产生陷阱和其它带电的缺陷，其改变了集成电路内的有源和无源区中的内部电压阈值。在一定累积曝光电平之后，这些阈值变化致使电路不能工作。栅极氧化物也产生其它方式的限制。硅CCD通过交叠栅极将一个像素耦接到另一个。每个交叠栅极在像素之间建立小的较厚氧化物区域，其禁止电荷传输并因此对CCD造成速度限制。这些氧化物势垒对硅CCD是基本的，并构成传输速度限制。已经采用一些方法来消除这些影响，例如虚拟相位CCD。然而，这些结构接着要面对由于注入未对准和缺少阱容量而造成的势垒。不管怎样，硅CCD的传输速度很少超过几MHz。
硅CCD的另一限制是它的光谱灵敏度。硅CCD吸收跨越其能隙的辐射，因此对具有长于约1μm的波长的辐射不敏感。它还对紫外线(UV)辐射不敏感。
如母案申请美国序列号No.09/556,285中所公开的，基于GaAs衬底的III-V器件结构具有克服上述限制的潜能。具体来说，GaAs CCD具有吸收各个子带之间的量子阱内的电磁能量的潜能。这提供了具有独特的子带间吸收能力和中波红外、长波红外以及甚长波红外区内的灵敏度的GaAs器件。目前起子带间探测器作用的GaAs器件结构是QWIP(量子阱红外光探测器)器件。目前实现的该QWIP的两个重要限制是存在迫使将器件冷却到77°K的相当大的暗电流电平以及器件与GaAs集成电路不兼容的事实。在最初证明时，由于其与GaAs集成电路的潜在兼容性，QWIP被认为是有利的。然而，这种兼容性从未成立过，因此目前的工艺将GaAs QWIP晶片以混合方式与Si读出集成电路组合在一起。
已经存在多种尝试使用MESFET(金属半导体场效应晶体管)和HEMT(高电子迁移率晶体管)器件的基本晶体管结构来建立CCD移位寄存器。参见Song等人的“A Resistive-Gate Al0.3Ga0.7As/GaAs 2DEGCCD with High Charge-Transfer Efficient at 1 GHz”(1991年4月的IEEE Transactions on Electron Devices，Vol.38，No.4，页930-932)；Ula等人的“Simulation，Design and Fabrication of ThinFilm Resistive-Gate GaAs Charge Coupled Devices”(1990年的Electron DevicesMeeting，页271-274)；Bakker等人的“A Tacking CCD：a New CCDConcept”(1991年5月的IEEE Transactions on Electron Devices，Vol.38，No.5，页1193-1200)；Davidson等人的“GaAs charge-coupleddevices”(1989年的Can.J.Physics，Vol.67，页225-231)；Song等人的“Characterization of Evaporated Cr-SiO cermet films resistive-gate CCD applications”(1989年9月的IEEE Transactions on ElectronDevices，Vol.36，No.9，页1575-1597)；LeNoble等人的“A Two-Phase GaAs Cermet Gate Charge-Coupled Device”(1990年8月的IEEETransactions on Electron Devices，Vol.37，No.8，页1796-1799)；Beggs等人的“Optical charge injection into a gallium arsenide acousticcharge transport device”(1988年的Journal of Applied Physics，卷63，第7期，页2425-2430)；Ablassmeier等人的“Three-phase GaAsSchottky-barrier CCD Operated up to 100-MHz Clock Frequency”(1980年6月的IEEE Transactions on Electron Devices，Vol.27，No.6，页1181-1183)；LeNobel等人的“Uniphase operation of a GaAsresistive gate charge-coupled device”(1992年的Can.J.Physics，Vol.70，页1143-1147)；LeNobel等人的“Two-Phase GaAs cermet-gate charge-coupled device”(1991年的Can.J.Physics，Vol.69，页224-227)；Ula等人的“Optimization of thinfilm resistive-gate andcapacitive-gate GAAs charge-coupled devices”(1992年5月的IEEETransactions on Electron Devices，Vol.39，No.5，页1032-1040)；以及LeNoble等人的“The Surface Potential Variation in theInterelectrode Gaps of GaAs Cermet-gate Charge-Coupled Devices”(1990年的Solid-State Electronics，Vol.33，No.7，页851-857)。这些技术总是被阵列中像素之间的低传输效率的问题所困扰。所提出的解决方案利用了像素之间的电阻耦合，其将提供漂移辅助的传输。问题是没有发现可行的技术来实现电阻耦合。试图使用淀积的电阻层，但是电阻控制问题阻碍了进一步研究。
母案申请美国序列号No.09/556,285通过提供具有外延生长结构的CCD克服了这些问题中的多个，其利用调制掺杂量子阱界面来建立反型沟道用于电荷包的存储。电荷传输通过包括两个δ掺杂的p型掺杂薄层的外延生长的独特特征而变得容易。一个p型薄层非常接近于反型沟道并能够通过非常薄的高掺杂材料的薄层在相邻像素之间实现电阻耦合。该电阻耦合能够在传输阶段期间在像素之间实现高强度电场和最佳漂移速率，其引起非常高的传输速率。位于晶片表面处的第二电荷薄层能够实现与顶部金属接触的非常低电阻欧姆的接触。正是这种欧姆接触能够实现HFET，其是该技术的基本场效应器件。反型沟道包括多个量子阱，这些量子阱可以吸收入射的处于MWIR(中波红外)和LWIR(长波红外)区的辐射。CCD还可以通过常规带隙吸收使处于光谱的UV、可见光和近红外区的信号成像。
在母案申请序列号No.09/556,285的CCD器件中，耐火发射极或栅极金属接触用于像素的传输部分。并且，在栅极上使用电介质来形成1/4波长对用于像素的成像部分。这些电介质当与有源器件结构下面外延生长的反射镜一起考虑时构成所关心的波长的谐振腔。在所描述的实施例中，离子注入用于多个目的。N型注入用于形成直到反型沟道的源区和漏区，它还用于使反型沟道界面的阈值电压偏移。外延结构生长为常断(增强型)器件，于是N型注入用于建立常开(耗尽型)器件区，正是这些区域存储电荷包。氧注入也可以用于在注入下面建立高阻区。该技术利用AlAs和其它具有高铝百分比的层的氧化在结构下面实现钝化、隔离和电介质反射镜。CCD中所采用的像素的基本结构和输出放大器也可以用于设计有源像素传感器。在这种设计中，每个像素与输出放大器对接，并且行或列被并行输出。
虽然母案申请美国序列号No.09/556,285中所描述的器件代表了优于现有技术的较大进展，并对现有技术的问题提供了实际解决方案，但是所公开的器件仍具有一定的局限性。例如，采用所提供的结构，电子响应于所接收的光离开量子阱可能用1毫秒左右，因此成像过程的速度受到该定时的限制。除此之外，由于在给定周期内通过所公开的器件产生的读出信号是剩余在量子阱中的电荷量，因此当阱相对满时，即当光很弱时该读出信号很大。由此，弱信号可能不理想地经受相对大量的噪声。
发明内容
因此，本发明的目的是提供像素单元的成像阵列，优选利用具有很高的传输速率能力的III-V半导体系统。
本发明的另一个目的是提供像素单元的成像阵列，其能够适于通过子带间吸收来吸收处于3μm-20μm的宽谱范围内的电磁辐射，并将该辐射转换成电荷包以从其输出。
本发明的另一个目的是提供像素单元的成像阵列，其可以适于通过子带间吸收来吸收处于电磁光谱的紫外线、可见光和近红外区内的电磁辐射，并将该辐射转换成电荷包以从其输出。
本发明的另一个目的是以集成的方式与HFET技术一起实现像素单元的成像阵列。
本发明的另一个目的是将像素单元的成像阵列实现为包括其它光电电路和/或电子电路的单片光电集成电路的一部分。
根据本发明的目的，提供具有采用互补型调制掺杂量子阱界面的外延生长结构的成像阵列(及相应的操作方法)；一个建立电子的反型沟道，一个建立空穴的反型沟道。这种外延生长结构优选是在前引入的涉及调制掺杂的晶闸管的美国序列号No.09/798,316所公开的相同结构。更具体地说，彼此分开的两个调制掺杂量子阱结构位于p+层之下和n+层之上。第一调制掺杂量子阱结构(被称为“n型调制掺杂量子阱界面”)建立电子的反型沟道，而第二调制掺杂量子阱结构(被称为“p型调制掺杂量子阱界面”)建立空穴的反型沟道。在顶部p+层之上和底部n+层之下使用电介质来形成1/4波长对用于像素的成像部分；即，它们构成所关心的波长的谐振腔。
在优选实施例中，成像阵列的像素单元按照下述被金属化。对于每个像素单元来说，邻近高掺杂的顶部p+层形成耐火的阳极端；即，顶部“p”结构。阳极端用于控制电荷传输到像素单元中和/或从该像素单元传输。p沟道注入端可操作地耦接到p型调制掺杂量子阱界面上，并且阴极端可操作地耦接到底部n+层。p沟道注入端用于使p型量子阱界面失去电荷(例如空穴)。阴极端用于实现启动/停止像素单元的电荷积累操作的电子快门。
像素单元工作在三种不同模式下：像素建立模式；信号获取模式；和信号传输模式。在像素建立模式期间，n型量子阱界面失去电荷(例如电子)。在信号获取模式期间，电荷积累在像素单元的n型量子阱界面内。积累电荷的量与在该像素单元处接收的所需波长的电磁辐射的量成比例。在信号传输模式期间，利用n型量子阱界面作为电荷传输路径，将积累电荷从像素单元中读出(并在CCD型应用中在像素单元之间传输该积累电荷)。在CCD型应用中，接触最后一个像素单元的n型量子阱界面的n沟道注入接触是成像阵列的输出，并且如果需要的话可被直接放大。
根据以下结合附图的详细描述，本发明的另外的特征和优点将变得更容易地显而易见。
附图说明
图1是示出示例性的量子阱基双极晶体管器件的示意图。
图2是示出图1的量子阱基双极晶体管器件响应于提供给该器件的量子阱基区的辐射的操作的能带图。
图3A是示出根据本发明的两个示例性的基于晶闸管的像素单元的示意图。
图3B是示出图3A的基于晶闸管的像素单元响应于在其中被共振吸收的入射辐射的操作的能带图。
图4A、4B和4C是示出在成像周期期间图3A的基于晶闸管的像素单元的工作模式的能带图，由此电荷积累在根据本发明的相应像素单元中并从该像素单元中转移出来。
图5示出示例性的外延生长结构，该结构利用III-V族材料来实现根据本发明的图3A的基于晶闸管的像素单元和由该结构形成的光电/电学/光学器件。
图6A、6B1和6B2是结合图5的外延生长结构形成的两个基于晶闸管的像素单元的示例性实现的示意图；图6A是这两个基于晶闸管的像素单元的示意平面图；图6B1是这两个基于晶闸管的像素单元的示意截面图；图6B2是这两个基于晶闸管的像素单元的p沟道注入端的示意截面图。
图6C是示出在图6A和6B的两个基于晶闸管的像素单元之内(和之间)在由这些像素单元执行的成像操作期间沿n型调制掺杂量子阱界面的电势的图。
图7A是示出全帧型成像阵列的系统体系结构的功能方框图。
图7B是示出线间型成像阵列的系统体系结构的功能方框图。
图8A是结合图5的外延生长结构形成的基于晶闸管的像素单元和传输栅极的示例性实现的示意截面图。
图8B是示出在图8A的基于晶闸管的像素单元和传输栅极之内(和之间)在由像素单元执行的成像操作期间沿n型调制掺杂量子阱界面的电势的图。
图8C是示出利用基于图8A和图8B的基于晶闸管的像素单元和传输栅极的像素的有源像素型成像阵列的系统体系结构的功能方框图。
具体实施方式
根据本发明，提供一种成像器件，该成像器件包括形成在顶部p+层结构和底部n+层结构之间的互补型调制掺杂量子阱界面。在顶部p+层之上和底部n+层之下使用电介质来形成1/4波长对用于像素的成像部分；即，它们构成所关心的波长的谐振腔。在优选实施例中，每个像素单元由包括邻近高掺杂的顶部p+层结构形成的耐火的阳极端的台面形成。阳极端用于控制电荷传输到像素单元中和/或从该像素单元传输。p沟道注入端可操作地耦接到p型调制掺杂量子阱界面上，并且阴极端可操作地耦接到底部n+层。p沟道注入端用于使p型量子阱界面失去电荷(例如空穴)。阴极端用于实现启动/停止像素单元的电荷积累操作的电子快门。
像素单元工作在三种不同模式下：像素建立模式；信号获取模式；和信号传输模式。在像素建立模式期间，n型量子阱界面失去电荷(例如电子)。在信号获取模式期间，电荷积累在像素单元的n型量子阱界面内。积累电荷的量与在信号获取模式期间在该像素单元处接收的所需波长的电磁辐射的量成比例。在信号传输模式期间，利用n型量子阱界面作为电荷传输路径将积累电荷从给定的像素单元中读出(并在CCD型应用中在像素单元之间传输该积累电荷)。在CCD型应用中，接触最后一个像素单元的n型量子阱界面的n沟道注入接触是成像阵列的输出，并且如果需要的话可被直接放大。
本发明的成像阵列(和由其产生的信号)可用于多种应用中。例如，它可用于随着纳秒到毫秒的时间递增(由于二维气的高速响应的原因)而执行成像操作。而且，本发明的成像阵列可以用宽范围的光学和电子器件来有效地集成，例如以提供集成阵列以及相关的光电器件和/或逻辑电路和/或信号处理电路。
优选地，本发明的成像阵列(和可能的与其整体制造的其它光电器件、逻辑电路和/或信号处理电路)用如以下专利申请中详细描述的反型量子阱沟道器件结构来实现，这些专利申请是：美国专利6,031,243；2000年4月24日提交的美国专利申请No.09/556,285；2001年3月2日提交的美国专利申请No.09/798,316；2002年3月4日提交的国际申请No.PCT/US02/06802；1997年10月14日提交的美国专利申请No.08/949,504；2002年7月23日提交的美国专利申请No.10/200,967；2000年11月10日提交的美国申请No.09/710,217；2002年4月26日提交的美国专利申请No.60/376,238；2002年12月19日提交的美国专利申请No.10/323,390；2002年10月25日提交的美国专利申请No.10/280,892；2002年12月19日提交的美国专利申请No.10/323,390；2002年12月19日提交的美国专利申请No.10/323,513；2002年12月19日提交的美国专利申请No.10/323,389；2002年12月19日提交的美国专利申请No.10/323,388；2003年1月13日提交的美国专利申请No.10/340,942；在此引入所有这些申请的全文作为参考。采用这些结构，使用一种制造程序来在公共衬底上制作所有器件，包括成像阵列、电学器件(例如晶体管)和光电器件(例如激光器/探测器/调制器)。换句话说，n型和p型接触、关键刻蚀、电介质淀积等用于在公共衬底上同时实现所有这些器件。这种器件结构的基本特征包括1)n型调制掺杂界面和n型调制掺杂量子阱界面，2)通过离子注入形成的自对准n型和n型沟道接触，3)与n型离子注入和底部n型层结构的n型金属接触，以及4)与n型离子注入和顶部n型层结构的n型金属接触。
n型调制掺杂量子阱界面和n型调制掺杂量子阱界面内的电荷状态通过受晶闸管器件的偏压条件支配的阳极或阴极的导通来控制。除此之外，可以借助电耦接到相应界面的注入端的电流源(或脉冲源)将电荷从n型调制掺杂量子阱界面和n型调制掺杂量子阱界面除去。利用这些结构通过将金属阳极分成借助P+层沿顶表面被电连接的两个部分来建立光学器件。有源器件结构形成在底部分布布拉格反射器(DBR)反射镜和顶部电介质反射镜之间，由此形成具有中心在调制掺杂量子阱界面附近的光模的波导。
量子阱基双极晶体管的截面在图1中示出。该量子阱基双极晶体管由于它将典型异质结FET(HFET)器件的单极导通和典型异质结双极晶体管(HBT)的双极导通合并的方式的原因而令人感兴趣。实际上，它是基于调制掺杂的量子阱基双极晶体管。与调制掺杂沟道的接触充当具有以常规方式施加的栅极偏压的典型HFET的源极/漏极接触。沟道电荷充当双极晶体管的少数电荷。然后，当电荷流入沟道时，它加偏压到器件的内势垒以便多数载流子从发射极流入集电极。由于它合并双极和FET的原理的原因，该器件有时被称为双极反型沟道场效应晶体管(BICFET)。有利地，量子阱基双极晶体管的热电子发射沿外延生长的方向垂直地发生，并且路程很短(大约100
Figure A200480030871D0016172740QIETU
)以便在不需要器件的极短的光刻尺寸的情况下能够获得大于1THz的截止频率。
该器件包括，从半绝缘衬底10开始，n+GaAs接触层12(其电连接到子集电极端金属层13)、n型AlGaAs层14、n型AlGaAs层16(其电连接到集电极端金属层17)、n型调制掺杂量子阱结构18(其通过n型离子注入21电连接到基极端金属层19)、未掺杂的隔离层20、p+型电荷薄层22、n型AlGaAs势垒层24、和P+GaAs接触层26(其电连接到发射极端金属层27)。所接收的辐射可操作地通过基极端金属层19耦接到n型调制掺杂量子阱结构18。
图1器件的响应度取决于二维气的电子温度(Te)的改变和所接收的辐射的输入功率Pin。此关系可通过下面的分析来理解。如果电子(或空穴)在扰动电场E0ejwt存在时用它的运动方程来表示，并且一个求解电子的位移x0ejwt，则一个可以求解速度、电流和RF电场吸收的平均功率。在稳定状态下，这通过由极性光学声子的发射引起的晶格的热损耗来平衡。根据此能量平衡，我们得到以下结果
Δ T o = T e - T l = q 2 E o 2 2 C th m τ m τ e 1 + ω 2 τ m 2 = q 2 η P in 2 C th m τ m τ e 1 + ω 2 τ m 2 - - - ( 1 )
其中m是电子质量，Cth是电子的比热(大约等于玻尔兹曼常数k)，Te是电子温度，Tl是晶格温度，τm是动量关系时间，以及τe是能量弛豫时间。输入功率Pin通过Pin＝E0 2/2η而与辐射场有关，其中η是材料的固有阻抗。重要的灵敏度参数是Cth。其固有的小值导致对于小的Pin值的相当大的Te值。可以看出，由于时间常数τm一般是大约0.1皮秒，因此对于电子气的响应的高频衰减是大约10THz。
为了理解图1器件的热电子行为，考虑图2的能量图。示出了重要的电流分量，其包括复合分量Jrb(来自发射极的空穴流)、从n型调制掺杂层流向量子阱的热电子发射电流(标注为“1”)、从量子阱流向n型调制掺杂层的热电子发射电流(标注为“2”)、以及集电极内的产生电流Jgen，该电流给量子阱增加电子并且还提供流向背结(back junction)的空穴电流。在图中示出了电流方程，其中复合是等于流入和流出量子阱的大发射电流(对于零偏压、Jrb＝0并且发射电流刚刚平衡来说)之间的差的小电流。在不存在辐射(具有某一额定偏压Va)的情况下，晶格温度Tl和电子温度Te相等，并且Jrb代表器件中的暗电流。另一个重要分量是Jpb，代表通过势垒的热电子发射。电流Jpb的变化代表探测器的输出。代表这种电流平衡的方程是
Figure A200480030871D00172
其中左手侧(LHS)是如图2所示流入发射极的复合电流。这是根据调制掺杂的观点写入的连续电流。在右手侧(RHS)的两项代表量子阱和调制掺杂层之间的热电子发射分量，并且这两项在指数项的指数中都包含T。然而，在辐射耦合到量子阱中的情况下，量子阱部分的温度变成Te，并且从调制掺杂层到量子阱的部分的温度保持在TL。因此，从量子阱到调制掺杂层存在净热电子流。这引起n0值降低，该值是量子阱中的电子密度。Te变化将很小。我们可以展开该项得到以下方程：
Figure A200480030871D00181
我们看到最后一项是驱动力，其与变化ΔTe成比例。从(1)中我们还可以看出，这个Te变化与所接收的辐射的输入功率成比例。因此，附加项对应于R＊Pin，其中R是将电子传输到调制掺杂的基本机制的以安/瓦为单位的响应度。这样，R的值是：
Figure A200480030871D00182
描述流过器件的电流的另一方程是
J rb = J rbo [ ( n o n o * ) 1 / 2 e Δ V b / 2 V T - 1 ] = J gen - - - ( 5 )
其简单地表明由于辐射作用仅仅将内部电荷移到器件，因此在该过程期间流过期间的净电流必须保持恒定。电荷从阱到薄层区的移动引起n0降低。根据等式(5)，由于Jgen是恒定的，因此ΔVb将增加。ΔVb增加将引起图2中的电流Jpb增加。正是这个电流增量代表器件的净输出电流，并与所接收的辐射的输入功率成比例。通过重新整理(5)并计算电流ΔJpb，我们得到
Δ J pb = J pbco { J gen J rbo - 1 } 2 n o * ( ( C b + C d ) Δ V bd - C d V CE ) 2 R qv P in = R eff P in - - - ( 6 )
输出电流是响应于所接收的辐射的输入功率Pin而流动的集电极电流的增量。代入典型数值得到Reff≈0.05A/W。与长波红外(LWIR)辐射的典型响应度相比，该数值完全合理。
这里应当注意重要的一点。流入系统的暗电流是Jgen，并且这是跨越AlGaAs的能隙的产生电流。这不是从极低能量的阱中热激发的电流。该流入和流出阱的热电流总是处于平衡状态，即使在保持平衡状态和在偏压下，因而它们不产生噪声。只有净暗电流Jgen产生噪声。这意味着将不需要低温冷却来消除暗电流噪声的影响。这样，入射辐射的探测在室温下进行。
或者，晶闸管结构可以用作辐射探测器。如图3A所示，晶闸管结构包括垂直设置以共享公共集电区的n型量子阱基双极晶体管和p型量子阱基双极晶体管。该晶闸管结构形成在谐振腔(由底部和顶部电介质反射镜提供)内部，该谐振腔适于接收处于电磁波谱的所需部分的电磁辐射。类似于图1的量子阱基双极晶体管的n型量子阱结构的操作，所吸收的辐射将使晶闸管的p型量子阱界面变空，由此将电荷积累在p型调制掺杂层中并对p型量子阱界面势垒产生正向偏压Δvb，其结果产生如图3B所示的电流Inb。电流Inb经过p型量子阱界面势垒流向n型量子阱界面。积累电荷Qn代表所接收的辐射的强度。基于异质结晶闸管的辐射探测器的操作适于多种成像应用，包括下面详细描述的CCD型成像应用和有源像素型成像应用。
图3A示出了两个基于晶闸管的像素单元101A、101B的结构。注意，图3A的普通结构可以被配置成如同宽范围的电子器件(例如场效应晶体管、双极晶体管)那样工作，以便这些器件可以集成以形成如这里所描述的单片光电集成电路。该结构包括形成在衬底110上的底部电介质分布布拉格反射器(DBR)反射镜112。该底DBR反射镜112一般通过淀积具有不同折射率的半导体或介电材料对来形成。当具有不同折射率的两种材料放置在一起形成结时，光将在该结处被反射。在一个这样的边界处反射的光的量很小。然而，如果多个结/层对周期性地堆叠并且每个层具有四分之一波长(λ/4n)的光学厚度，则从每个边界的反射将同相相加以产生大的在特定中心波长λD的反射光的量(例如大的反射系数)。淀积在底DBR反射镜112上的是有源器件结构，其逻辑上包括两个HFET器件。其中第一个是包括层114、116、118、和120的p沟道HFET器件111(这里称为PHFET 111)。具有一个或多个p型调制掺杂量子阱沟道的PHFET器件111被放置成栅极端在下侧(即在底DBR反射镜112上)以及集电极端在上侧。其中第二个是包括层120、122、124、和126的n沟道HFET器件113(这里称为NHFET 113)。该NHFET器件113具有一个或多个n型调制掺杂量子阱沟道并被放置成栅极端在顶侧以及集电极端在下侧，其是p沟道器件的集电极。因此，未倒置的N沟道器件堆叠在倒置的p沟道器件上以形成有源器件结构。
该有源器件层结构以n型层114为起点。优选地，n型层114包括能够在该处形成欧姆接触的至少一层和应当在器件的任何操作范围内都不耗尽的重掺杂层，即该层内的总掺杂应当超过包含在下面描述的p型调制掺杂量子阱界面118的调制掺杂层内的总掺杂电荷。该层114还在光学上用作该结构中实现的光学器件的下波导包层的一小部分。注意，多数下波导包层由下DBR反射镜112本身提供。淀积在层114上的是未掺杂的隔离层116。层114和116在电学上用作p沟道HFET111的栅极的一部分。在该结构中，层114实现低接触电阻，以及层116限定p沟道HFET 111相对于p型调制掺杂量子阱异质结构118的电容。淀积在层116上的是限定与p型调制掺杂层隔开的一个或多个量子阱(其可以由应变或非应变异质结材料形成)的p型调制掺杂量子阱界面118。淀积在p型调制掺杂量子阱界面118上的是未掺杂的隔离层120，其形成P沟道HFET器件111的集电极。至此生长的所有层形成在底部上具有栅极欧姆接触的P沟道HFET器件111。
未掺杂的隔离层120形成N沟道HFET器件113的集电区。淀积在层120上的是限定与n型调制掺杂层隔开的一个或多个量子阱(其可以由应变或非应变异质结材料形成)的n型调制掺杂量子阱界面122。淀积在n型调制掺杂量子阱界面122上的是未掺杂的隔离层124。淀积在层124上的是p型层126。优选地，该p型层126包括应当在器件的任何操作范围内都不耗尽的重掺杂层，即该层内的总掺杂应当超过包含在下面描述的n型调制掺杂量子阱结构122的调制掺杂层内的总掺杂电荷。除此之外，该p型层126优选包括能够在该处形成欧姆接触的至少一层。在该结构中，层126实现低接触电阻，以及层124限定n沟道HFET 113相对于n型调制掺杂量子阱界面122的电容。层126和128在电学上用作n沟道HFET 113的栅极的一部分。
或者，有源器件结构可以被描述为形成在底DBR反射镜112上的一对堆叠量子阱基双极晶体管。其中第一个是n型量子阱基双极晶体管(包括层114、116、118、和120)，其具有与p型调制掺杂层隔开的一个或多个量子阱并被放置成发射极端在下侧(即在上述反射镜上)以及集电极端在上侧。其中第二个是包括层120、122、124、和126的n型量子阱基双极晶体管。该n型量子阱基双极晶体管具有与n型调制掺杂层隔开的一个或多个量子阱并被放置成发射极端在上侧以及集电极端在下侧(其是p型量子阱基双极晶体管的集电极)。因此，未倒置的n沟道器件堆叠在倒置的p沟道器件上以形成有源器件结构。在该结构中，p沟道HFET器件111的栅极端对应于p型量子阱基双极晶体管的发射极端，p型量子阱界面118对应于p型量子阱基双极晶体管的基区，隔离层120对应于p型量子阱基双极晶体管和n型量子阱基双极晶体管两者的集电区，n型量子阱界面122对应于n型量子阱基双极晶体管的基区，以及n沟道HFET器件113的栅极端对应于n型量子阱基双极晶体管的发射极电极。
为了形成谐振腔器件，顶部电介质反射镜128形成在器件的p型层126上方。入射辐射沿垂直方向通过器件的顶表面(或底表面)内的光学孔(未示出)进入谐振腔。底DBR反射镜和顶部电介质反射镜之间的光程长度优选代表在指定波长处的整数个1/2波长。优选地，该光程长度通过调节其间的一个或多个层的厚度以实现该条件来控制。
基于晶闸管的像素单元101A、101B适于执行包括像素建立模式、信号积累模式、和信号传输模式的成像周期。
在像素建立模式中，像素单元的n型调制掺杂量子阱界面122失去自由电子，由此促使n型调制掺杂量子阱界面122进入深耗尽状态。优选地，这通过对像素单元的阳极端电极施加多相时钟方案以类似于下面描述的信号传输模式的方式来完成。这些操作通过n型调制掺杂量子阱界面122从像素单元中时钟输出电荷。在CCD型应用中，从给定的基于晶闸管的像素单元(例如晶闸管器件101A)中时钟输出的电荷利用各个相邻的基于晶闸管的像素单元之间的n型调制掺杂量子阱界面122作为电荷传输路径被时钟输入到相邻的基于晶闸管的像素单元(例如晶闸管器件101B)中。接触最后一个像素的n型调制掺杂量子阱界面122的n沟道注入接触耦接到处理在像素建立模式中从基于晶闸管的像素单元中读出的电荷的电路上。在像素建立模式的初始化操作期间，电子快门控制电路优选耦接到基于晶闸管的像素单元的阴极端电极上并使该阴极端电极保持高阻抗状态(即，换句话说该阴极端电极浮置)，以便由此停止信号积累。
在信号积累模式中，在基于晶闸管的像素单元的p型调制掺杂量子阱界面118内吸收入射辐射。如上所述，所吸收的辐射将使p型量子阱界面118变空，由此将电荷积累到p型调制掺杂层内并对p型量子阱势垒产生正向偏压Δvb，其结果产生如图3B所示的电流Inb。该电流Inb经过p型势垒流向基于晶闸管的像素单元的n型调制掺杂量子阱界面122。该电流引起电荷Qn积累在像素单元的n型调制掺杂量子阱界面122内。该积累电荷Qn代表在信号积累模式的时间周期(有时称为“积累时间周期”)内所接收的辐射的强度。优选地，这些电荷积累操作通过使阳极端电极的电压电平保持在正电压(例如大约3伏)来完成。除此之外，耦接到基于晶闸管的像素单元的阴极端电极的电子快门电路通过偏置电阻(未示出)使该阴极端电极接地，以便能够从该阴极端导通，如图4B的电势图所示。
在信号传输模式中，在前面信号积累模式期间积累到n型调制掺杂量子阱界面122内的电荷Qn从基于晶闸管的像素单元中读出。优选地，这通过对像素单元的阳极端电极施加多相时钟方案来完成，其通过n型调制掺杂量子阱界面122从像素单元中时钟输出电荷。在CCD型应用中，从给定的基于晶闸管的像素单元(例如晶闸管器件101A)中时钟输出的电荷利用各个相邻的基于晶闸管的像素单元之间的n型调制掺杂量子阱界面122作为电荷传输路径被时钟输入到相邻的基于晶闸管的像素单元(例如晶闸管器件101B)中。接触最后一个像素的n型调制掺杂量子阱界面122的n沟道注入接触是CCD型成像阵列的输出，并且如果需要的话可被直接放大。CCD技术领域中公知的很多种多相时钟控制方案(例如4相、3相、伪2相、真2相和虚拟相位时钟控制方案)可以用于在像素之间传输电荷。在2003年4月24日从http://www.kodak.com/US/en/digital/pdf/ccdPrimerPart2.pdf下载的“Kodak CCD Primer，#KCN001，CHARGE-COUPLED DEVICE(CCD)IMAGE SENSORS”中详细描述了这些方案，在此引入其全文作为参考。在示例性的1相时钟控制方案中，大约0伏的电压电平可以施加到给定的基于晶闸管的像素单元(例如晶闸管器件101A)的阳极端电极，以及大约1.5伏的电压电平可以施加到下一个基于晶闸管的像素单元(例如晶闸管101B)的阳极端电极，以便由此利用其间的n型调制掺杂量子阱界面122作为电荷传输路径将所存储的电荷从给定的像素单元中转移出并转移到下一个像素单元中。在信号传输模式结束时，成像周期结束并且操作继续进行下一成像周期的像素建立模式。
在信号传输模式期间，耦接到像素单元的阴极端电极的电子快门电路使信号积累停止。优选地，这通过使像素单元的阴极端电极偏置以便从像素单元的阴极端到n型量子阱界面122不发生导通来完成。在信号传输模式期间，优选地，基于晶闸管的像素单元的p型调制掺杂量子阱界面118失去自由空穴，由此促使p型调制掺杂量子阱界面118进入深耗尽状态。优选地，这通过对像素单元的p沟道注入端施加负时钟脉冲以便如图4C所示p型调制掺杂量子阱界面失去空穴来完成。或者，这可通过使像素单元的p沟道注入端的电势保持在恒定电平并对像素单元的阴极端电极施加正电压脉冲以便p型调制掺杂量子阱界面失去空穴来完成。
上述外延生长结构可以用基于III-V族材料(例如GaAs/AlGaAs)的材料系统来实现。或者，采用硅锗(SiGe)层的应变硅异质结构可用于实现这里所描述的多层结构。图5示出示例性的外延生长结构，该结构利用III-V族材料来实现根据本发明的图3A的结构和由该结构形成的光电/电学/光学器件。
图5的结构可以例如使用已知的分子束外延(MBE)技术来制作。如所示，第一AlAs半导体层1151和第二GaAs半导体层1152依次交替地淀积(优选至少7对)在半绝缘的砷化镓衬底1149上，以形成底部分布布拉格反射器(DBR)反射镜112。AlAs层的数目优选总是大于GaAs层的数目，因此反射镜的第一层和最后一层显示为层1151。在优选实施例中，AlAs层1151经受高温蒸汽氧化以产生化合物AlxOy，这样反射镜将形成在所设计的中心波长处。该中心波长是这样选择的，即阵列的各种腔的所有谐振波长都必须得到高反射率。因此，反射镜中的层1151和1152的厚度这样选择，即GaAs和AlxOy的最后的光学厚度是中心波长λD的四分之一波长。或者，反射镜可以生长为在所设计的波长的四分之一波长厚度的GaAs和AlAs的交变层，这样不使用氧化步骤。在该情况下，需要更多的对(典型数目例如是22对)来获得有效激射所需的反射率。
淀积在反射镜上的是包括两个HFET器件的有源器件结构。其中第一个是p沟道HFET(PHFET)111(参见图3A)，其具有一个或多个p型调制掺杂量子阱并被放置成栅极端在底部(即在上述反射镜112上)以及集电极端在上面。其中第二个是n沟道HFET(NHFET)113，其具有一个或多个n型调制掺杂量子阱并被放置成栅极端在顶部以及集电极端在下面。NHFET器件113的集电区还用作PHFET器件111的集电区。然而，NHFET器件113的集电极端与设置在集电区下面(上面)的p型量子阱是p型接触，而PHFET器件111与设置在集电区上面的n型量子阱是n型接触。因此，未倒置的n沟道器件堆叠在倒置的p沟道器件上以形成有源器件结构。
该有源器件层结构以能够在该处形成欧姆接触的N+型GaAs层1153为起点(例如，当连接到晶闸管器件的阴极端时，倒置的p沟道HFET器件的栅极端、n沟道HFET器件的子集电极端、或p型量子阱基双极器件的发射极端)。层1153具有的典型厚度和3.5×1018cm-3的典型n型掺杂。淀积在层1153上的是具有
Figure A200480030871D00242
的典型厚度和1×1017cm-3的典型掺杂的n型Alx1Ga1-x1As层1154。对于层1154来说，参数x1优选处于70％和80％之间的范围内(例如，大约70％)。该层用作PHFET栅极的一部分并在光学上用作器件的下波导包层的一小部分。注意，用于在由器件的光学有源区形成的波导中传播的波的下波导包层的多数由下DBR反射镜本身提供。该下DBR反射镜使光部分被电介质波导引导且部分被反射镜波导引导。接下来是4层Alx2Ga1-x2As层(1155a、1155b、1155c、和1155d)。这4层(总称为1155)具有约的总厚度，并且其中x2是大约15％。第一层1155a为大约
Figure A200480030871D00244
厚，并且是δ掺杂形式的N+型掺杂。第二层1155b为大约
Figure A200480030871D00245
厚，并且是未掺杂的。第三层1155c为大约
Figure A200480030871D00246
厚，并且是δ掺杂形式的P+型掺杂。第四层1155d为大约厚，并且未掺杂以形成隔离层。该层形成用于激光器、放大器和调制器件的下分别限制异质结构(SCH)层。N+掺杂的GaAs层1153、n型AlGaAs层1154和n型AlGaAs层1155a对应于图3A的n型层114，并且未掺杂的AlGaAs层1155b对应于图3A的未掺杂的隔离层116。
接下来的层限定在PHFET 111操作期间形成反型沟道的量子阱。对于应变量子阱来说，这包括约
Figure A200480030871D00251
厚的未掺杂的GaAs隔离层1156，其后是约厚的量子阱层1157和未掺杂的GaAs势垒层1158的组合。量子阱层1157可以包括一个组份范围。在优选实施例中，该量子阱由In0.2Ga0.8AsN组份形成，并且根据所需的固有发射频率氮含量从0％变化到5％。这样，对于.98μm的固有发射频率来说，氮含量将是0％；对于1.3μm的固有发射频率来说，氮含量将是大约2％；以及对于1.5μm的固有发射频率来说，氮含量将是大约4-5％。阱势垒组合一般是重复的(例如，如所示的三次)，然而，也可以使用单量子阱结构。非应变量子阱也是可以的。在最后未掺杂的GaAs势垒之后是未掺杂的Alx2Ga1-x2As层1159，其形成PHFET器件111的集电极，并且其厚度是大约0.5μm。至此生长的所有层形成在底部具有栅极接触的PHFET器件111。在P+ AlGaAs层1155c和最后未掺杂的GaAs势垒层1158之间的层对应于图3A的p型调制掺杂异质结量子阱结构118。未掺杂的AlGaAs层1159对应于图3A的未掺杂的隔离层120。
层1159还形成NHFET器件113的集电区。淀积在层1159上的是总厚度为大约
Figure A200480030871D00253
的两层未掺杂的GaAs层(总称为1160)，其形成第一n型量子阱的势垒。对于InGaAs的生长来说，由于层1160适应生长中断以将生长温度从610℃(根据Alx2Ga1-x2As层的光学性能的需要)改变到约530℃，因此该层1160比约
Figure A200480030871D00254
的普通势垒层厚。因此，层1160包括约的单层1160a和约
Figure A200480030871D00256
的势垒层1160b。下一层1161是In0.2Ga0.8As量子阱，其是未掺杂的并且其厚度是大约
Figure A200480030871D00257
注意，n型量子阱层1161不必是与p型量子阱层1157相同的成分。的势垒层1160b和量子阱层1161可以重复例如三次。然后是约
Figure A200480030871D00259
的未掺杂的GaAs势垒层1162，其适应生长中断和生长温度变化。接着是总厚度为大约
Figure A200480030871D002510
的四层Alx2Ga1-x2As层(总称为1163)。这四层(1163)包括约
Figure A200480030871D002511
厚的未掺杂的Alx2Ga1-x2As隔离层1163a、约
Figure A200480030871D002512
厚的N+型掺杂的Alx2Ga1-x2As(掺杂为大约3.5×1018cm-3)的调制掺杂层1163b、约
Figure A200480030871D002513
厚的未掺杂的Alx2Ga1-x2As隔离层1163c、以及约
Figure A200480030871D002514
厚的P+型δ掺杂的Alx2Ga1-x2As层1163d(掺杂为大约3.5×1018cm-3)。层1163b和1163d形成平行板电容器的顶板和底板，该平行板电容器形成所有有源器件的场效应输入。层1163d的掺杂种类优选是碳(C)以保证扩散稳定性。与总是耗尽的层1163b相反，层1163d应当在操作中完全不耗尽。对于光电器件操作来说，层1163是上SCH区。在未掺杂的GaAs势垒层1160a和N+AlGaAs层1163b之间的层对应于图3A的n型调制掺杂异质结量子阱结构122。未掺杂的AlGaAs层1163c对应于图3A的未掺杂的隔离层124。
接着淀积一个或多个p型Alx1Ga1-x1As层(总称为1164)以形成用于激光器、放大器和调制器件的上波导包层的一部分。注意，用于在由器件的光学有源区形成的波导中传播的波的上波导包层的多数由上电介质反射镜本身提供。该上电介质反射镜使光部分被电介质波导引导且部分被反射镜波导引导。优选地，层1164具有大约
Figure A200480030871D00261
的厚度，并且包括厚且具有1019cm-3的P+掺杂的第一薄子层1164a和厚且具有1×1017-5×1017cm-3的P掺杂的第二子层1164b。层1164的参数x1优选是大约70％。接着淀积的是欧姆接触层1165(其可以包括单层GaAs或如所示的GaAs(1165a)和InGaAs(1165b)的组合)。层1165为大约
Figure A200480030871D00264
厚，并且被掺杂成很高水平的P+型掺杂(大约1×1020cm-3)以便能够在该处形成欧姆接触(例如，当与晶闸管器件的阳极端接触时)。p型层1163b、1164a、1164b、1165a和1165b对应于图3A的p型层126。
或者，有源器件结构可以被描述为形成在底DBR反射镜(层1151/1152)上的一对堆叠量子阱基双极晶体管。其中第一个是p型量子阱基双极晶体管(包括层1153～1159)，其具有一个或多个p型调制掺杂量子阱并被放置成发射极端在下侧(即在上述底部反射镜上)以及集电极端在上侧。其中第二个是n型量子阱基双极晶体管(包括层1159～1165b)，其具有一个或多个n型调制掺杂量子阱并被放置成发射极端在顶侧以及集电极端在下侧，其是p型量子阱基双极晶体管的集电极。因此，未倒置的n沟道器件堆叠在倒置的p沟道器件上以形成有源器件结构。在该结构中，晶闸管器件的阴极端对应于p型量子阱基双极晶体管的发射极电极，p型量子阱结构(层1155c～1158)对应于p型量子阱基双极晶体管的基区，隔离层1159对应于p型量子阱基双极晶体管和n型量子阱基双极晶体管两者的集电区，n型量子阱结构(层1160a～1163b)对应于n型量子阱基双极晶体管的基区，以及晶闸管器件的阳极端对应于n型量子阱基双极晶体管的发射极电极。
为了形成谐振腔器件，顶部电介质反射镜形成在顶部p型层1165b上方。入射辐射沿垂直方向通过器件的顶表面(或底表面)内的光学孔(未示出)进入谐振腔。底DBR反射镜和顶部电介质反射镜之间的光程长度优选代表在指定波长处的整数个1/2波长。优选地，该光程长度通过调节其间的一个或多个层的厚度以实现该条件来控制。
图5的结构还可以用于实现多种光电器件，包括晶体管器件(例如n沟道HFET器件、p沟道HFET器件、n型量子阱基双极晶体管和p型量子阱基双极晶体管)，以及其它光电和波导器件。在2002年12月19日提交的美国专利申请No.10/323,388；和2003年1月13日提交的美国专利申请No.10/340,942中详细描述了这些器件；其全文在上面被引入作为参考。
图6A、6B1、6B2和6C示出两个基于晶闸管的像素单元的示例性实现的示意图。提供以上相对于图5所描述的层1149～1165b的结构。为了连接到基于晶闸管的像素单元的阳极，通过刻蚀限定对准标记(未示出)，其后淀积Si3N4或Al2O3或其它适当的电介质(未示出)层以用作表面层的保护和随后离子注入的阻挡层。基于晶闸管的像素单元的耐火的阳极端136A和136B被淀积并优选通过金属层610的剥离来限定。
然后形成台面以限定阵列的像素单元的成像区域。每个给定像素单元的成像区域(像素单元A的标为620a，像素单元B的标为620b)邻近给定像素单元的阳极端金属层610设置，如图6A和6B1所示。优选地，像素单元台面通过向下刻蚀到(或接近)p+型层1163d来形成。
在像素单元台面形成的同时，在台面没有被阳极金属层覆盖的部分中执行n+型离子注入170，如图6B1所示。n+型注入170的目的是将每个像素单元的n型调制掺杂量子阱界面的注入区191的阈值移到常开条件(即，零阳极电压的导通条件)。注意，阳极金属层下面的n型调制掺杂量子阱界面的没有经受n+型注入170的区域192具有常断条件(即，零阳极电压的关断条件)的阈值。在该结构中，注入区191用作电荷存储区，并且区域192用作下面更详细描述的电压控制势垒。
在像素单元台面形成的同时，像素间传输区622形成在阵列的各像素单元之间，如图6A和6B1所示。像素间传输区622中的n型调制掺杂界面用于这里所详细描述的各相邻像素单元之间的电荷传输。优选地，n+型离子注入171使用光掩模来执行，该光掩模与对准标记对准以将n型离子注入到像素间传输区622的n型调制掺杂量子阱界面内。n+型离子注入171提供用于如下所述的改善电荷传输效率。
除此之外，p+型离子注入172使用光掩模来执行，该光掩模与对准标记对准以由此形成与每个像素单元的p型调制掺杂量子阱界面的接触，如图6B2所示。在该操作期间，台面通过优选向下刻蚀到未掺杂的隔离层1159来形成。所得到的台面接着经受P+离子注入172。该注入172随后如下所述被金属化以形成如图6A和6B2所示的p沟道注入端139。
基于晶闸管的像素单元的阴极连接通过向下刻蚀到n型欧姆接触层1153来制作。n型欧姆接触层1153的暴露部分随后如下所述被金属化以形成如图6A所示的阴极端140。
接着，基于晶闸管的像素单元经受大约900℃或更高的快速热退火(RTA)以激活所有注入。然后，基于晶闸管的像素单元通过向下刻蚀到半绝缘的衬底1149而彼此隔离。可以使用氧注入在这些注入下面形成高阻区。除此之外，AlAs层1151(和其它高铝百分比层)被氧化以实现钝化、隔离和底DBR反射镜。
制作的下一步是淀积(优选通过剥离)金属接触。这些接触形成为三种形式。一种是淀积在n型接触层1153上以形成如图6A所示的阴极端电极140的金属层612(优选包括n型Au合金金属，例如AuGe/Ni/Au)。第二种是淀积在P+型注入172上以形成如图6A和6B2所示的p沟道注入端电极139的金属层614(优选包括p型Au金属合金，例如AuZn/Cr/Au)。第三种是电极在N+型注入171上以形成一个或多个基于晶闸管的像素单元的n沟道注入端电极的金属层616(优选包括n型Au合金金属，例如AuGe/Ni/Au)。在所示的示例性实现中，像素单元共享公共p沟道注入端和公共阴极端，如图6A最佳所示。注意，n沟道注入端优选形成用于阵列的最后一个像素。该n沟道注入端是阵列的输出并且如果需要的话可以直接放大。
为了形成适于垂直光学注入谐振垂直腔的基于晶闸管的像素，优选通过淀积一个或多个介电层对196/197(图6B中示出一对)将顶部电介质反射镜加到结构上。这种电介质对一般分别包括SiO2和高折射率材料，例如GaAs、Si、或GaN。
注意，光电器件(例如，激光器、光探测器、光调制器、光放大器)包括进入顶接触层1165b的n型离子注入(未示出)。光学孔由这些注入之间的分隔限定。这些注入在n型量子阱和表面之间的层内形成nn结，并且这些注入之间的孔限定电流可以在其中流动的区域，并由此限定器件的光学有源区。由于电流注入的势垒的原因，电流不能流入n型注入区中。除此之外，为了形成适于平面内光学注入到谐振垂直腔和/或从谐振垂直腔平面内光学发射的器件，衍射光栅(未示出)加到如上所述的结构上，美国专利6,021,243中更详细地描述了这种衍射光栅，其全文在上面被引入作为参考。
还要注意，上述用图5的多层结构实现晶闸管器件(和其它光电器件)的操作可容易地适于用图5的多层结构实现很多种电子器件(例如HFET晶体管、量子阱基晶体管等，以及相关的逻辑和信号处理电路)。
图6A-6C的基于晶闸管的像素单元适于执行包括像素建立模式、信号积累模式、和信号传输模式的成像周期。
在像素建立模式中，基于晶闸管的像素单元的n型调制掺杂量子阱界面(层1160a-1163b)失去自由电子，由此促使n型调制掺杂量子阱界面进入深耗尽状态。优选地，这通过对像素单元的阳极端电极136A、136B、...施加多相时钟方案以类似于下面描述的信号传输模式的方式来完成。这些操作通过其间的像素间传输区的n型调制掺杂量子阱界面(层1160a-1163c)在像素单元之间传输电荷。接触最后一个像素的n型调制掺杂量子阱界面(层1160a-1163c)的n沟道注入接触耦接到处理在像素建立模式中从基于晶闸管的像素单元中读出的电荷的电路上。在像素建立模式的初始化操作期间，电子快门控制电路优选耦接到基于晶闸管的像素单元的公共阴极端电极140上并使该公共阴极端电极140保持高阻抗状态(即，换句话说该阴极端电极浮置)，以便由此停止信号积累。
在信号积累模式中，在基于晶闸管的像素单元的p型调制掺杂量子阱界面(层1155c-1158)内吸收入射辐射。如上所述，所吸收的辐射将使p型量子阱界面变空，由此将电荷积累到p型调制掺杂层内并对p型量子阱界面势垒产生正向偏压Δvb，其结果产生如图3B所示的电流Inb。该电流Inb经过p型QW势垒流向n型调制掺杂量子阱界面。该电流引起电荷Qn积累在n型调制掺杂量子阱界面内。该积累电荷Qn代表在信号积累模式的时间周期(有时称为“积累时间周期”)内在给定的像素单元处所接收的辐射的强度。优选地，这些电荷积累操作通过使阳极端电极136A、136B、...的电压电平保持在正电压(例如大约3伏)来完成。除此之外，耦接到公共阴极端电极140的电子快门电路通过偏置电阻(未示出)使该公共阴极端电极140接地，以便能够从该公共阴极端140导通，如图4B的电势图所示。
在信号传输模式中，在前面信号积累模式期间积累到n型调制掺杂量子阱界面内的电荷Qn从基于晶闸管的像素单元中读出。优选地，这通过对像素单元的阳极端电极136A、136B、...施加多相时钟方案来完成，其通过n型调制掺杂量子阱界面从像素单元中时钟输出电荷。在CCD型应用中，从基于晶闸管的像素单元A中时钟输出的电荷利用其间的像素间传输区622的n型调制掺杂量子阱界面(层1160a-1163c)作为电荷传输路径被时钟输入到相邻的基于晶闸管的像素单元B中。这些操作通过CCD型阵列的各像素单元重复进行。接触最后一个基于晶闸管的像素单元的n型调制掺杂量子阱界面的n沟道注入接触是CCD成像阵列的输出，并且如果需要的话可被直接放大。在信号传输模式结束时，成像周期结束并且操作继续进行下一成像周期的像素建立模式。
如上所述，CCD技术领域中公知的很多种多相时钟控制方案(例如4相、3相、伪2相、真2相和虚拟相位时钟控制方案)可以用于在像素之间传输电荷。在2003年4月24日从http://www.kodak.com/US/en/digital/pdf/ccdPrimerPart2.pdf下载的“Kodak CCD Primer，#KCN001，CHARGE-COUPLED DEVICE(CCD)IMAGE SENSORS”中详细描述了这些方案，其全文在上面被引入作为参考。在示例性的1相时钟控制方案中，大约0伏的电压电平可以施加到给定的基于晶闸管的像素单元(例如像素单元A)的阳极端电极，以及大约1.5伏的电压电平可以施加到下一个基于晶闸管的像素单元(例如像素单元B)的阳极端电极，以便由此利用n型调制掺杂量子阱界面作为电荷传输路径将所存储的电荷从给定的像素单元中转移出并转移到下一个像素单元中。这种1相时钟控制方案依赖于如上所述并在图6B中示出的像素单元的n型调制掺杂量子阱界面内的注入区191和电压控制势垒区192之间的电势差。在该结构中，在电荷传输操作期间，通过在阳极端136A、136B之间分别施加反向偏压而将电荷积累到基于晶闸管的像素单元A中，如图6C中标注“电荷积累”的电势轮廓所示。在阳极端136A和前一像素单元的阳极端(未示出)之间也分别施加反向偏压。在该偏压状态下，势垒区192-A和192-B充当电荷在像素单元之间流动的势垒。通过在阳极端136A、136B之间分别施加正向偏压，积累电荷从像素单元A的注入区191-A传输到像素单元B的注入区191-B的注入区，如图6C中标注“电荷传输”的电势轮廓所示。在该偏压状态下，由势垒区192-B提供的电势势垒被消除(或大大降低)，因此电荷通过其间的n型调制掺杂量子阱界面从像素单元A的注入区191-A自由地流到注入区191-B的注入区。这些电荷传输操作通过CCD型阵列的各像素单元重复进行，以将积累在基于晶闸管的像素单元中的电荷顺序地读出。
在电荷传输操作期间，提供到相邻像素的阳极端的相对电压差施加到n型离子注入像素间传输区622上，该传输区622设置在像素台面之间，如图6A和6B1所示。优选地，晶体管的长度(即，像素台面之间的间距)被选择成将像素之间的电荷速度最大化，其由此最大化传输效率。更具体地说，为了最大化传输效率，有必要最大化像素之间的漂移电流。更具体地说，漂移电流由J＝q＊v＊n给出，其中v是载流子速度，q是电荷，以及n是载流子密度。通过获得v的最大值(这通过选择适当的电阻器长度来获得)以及通过获得n的最大值(这通过如图6B1所示的像素间传输区622的n+注入170来获得)来将漂移电流最大化。
在信号传输模式期间，耦接到像素单元的阴极端电极140的电子快门电路使信号积累停止。优选地，这通过使像素单元的阴极端电极偏置以便从基于晶闸管的像素单元的阴极端到n型量子阱界面(层1160a-层1163b)不发生导通来完成。在信号传输模式期间，优选地，基于晶闸管的像素单元的p型调制掺杂量子阱界面(层1155c-1158)失去自由空穴，由此促使p型调制掺杂量子阱界面进入深耗尽状态。优选地，这通过对像素单元的p沟道注入端139施加负时钟脉冲以便如图4C所示p型调制掺杂量子阱界面失去空穴来完成。或者，这可通过使像素单元的p沟道注入端139的电势保持在恒定电平并对像素单元的阴极端电极140施加正电压脉冲以便p型调制掺杂量子阱界面失去空穴来完成。
如上所述的基于晶闸管的像素单元可用于多种成像阵列中。例如，图7A示出全帧型成像阵列，其中基于晶闸管的像素单元设置成CCD型元件列。每列中的最后一个像素/CCD耦接到水平CCD移位寄存器上。在该结构中，存储在像素/CCD元件中的电荷垂直地传输到水平CCD移位寄存器以从该处输出。
图7B示出线间型成像阵列，其中基于晶闸管的像素单元设置成列。给定列的像素电耦接到CCD寄存器以形成垂直像素阵列。每个垂直像素阵列的最后一个CCD寄存器耦接到水平CCD移位寄存器上。在该结构中，存储在给定垂直像素阵列的像素单元中的电荷传输到相应的CCD寄存器。存储在CCD寄存器中的电荷接着传输到水平CCD移位寄存器以从该处输出。
注意，图7A的水平CCD移位寄存器以及图7B的垂直CCD移位寄存器和水平CCD移位寄存器可以由类似于以上相对于图6A-6C所描述的那些的基于晶闸管的CCD元件来实现，这些CCD元件适于执行这里所描述的CCD型电荷传输操作。这些元件不执行成像操作。因此，可以省略公共p沟道注入端139和公共阴极端140。
现在转到图8A-8C，基于晶闸管的像素单元还可以用于有源像素型成像阵列中。如图8A所示，基于晶闸管的像素单元801与传输栅极803一起工作。基于晶闸管的像素单元801由图5的多层结构以上述方式实现。传输栅极803由图5的多层结构以类似于以上相对于基于晶闸管的像素单元所描述的方式实现；然而，金属层610被构图以基本覆盖形成传输栅极803的台面，如所示。除此之外，省略了阈值调节注入171以便传输栅极803在常断条件下工作。基于晶闸管的像素单元801适于执行包括如下所述的像素建立模式、信号积累模式、和信号传输模式的成像周期。
在像素建立模式中，基于晶闸管的像素单元801的n型调制掺杂量子阱界面(层1160a-1163b)失去自由电子，由此促使n型调制掺杂量子阱界面进入深耗尽状态。优选地，这通过对像素单元的阳极端电极136和传输栅极803的栅极端电极141施加多相时钟方案以类似于下面描述的信号传输模式的方式来完成。这些操作将电荷从像素单元传输到传输栅极803的n沟道注入端142。n沟道注入端142耦接到处理在像素建立模式中从基于晶闸管的像素单元中读出的电荷的电路上。根据图4A的电势图所描述的该操作使基于晶闸管的像素单元801的n型调制掺杂量子阱界面进入不稳定的耗尽状态(没有电子)，该状态将在信号积累模式期间通过热处理最终转变到电子的稳定状态。在像素建立模式的初始化操作期间，电子快门控制电路优选耦接到基于晶闸管的像素单元的阴极端电极140上并使该阴极端电极140保持高阻抗状态(即，换句话说该阴极端电极浮置)，以便由此停止信号积累。
在信号积累模式中，在基于晶闸管的像素单元801的p型调制掺杂量子阱界面(层1155c-1158)内吸收入射辐射。如上所述，所吸收的辐射将使p型量子阱变空，由此将电荷积累到p型调制掺杂层内并对p型量子阱势垒产生正向偏压Δvb，其结果产生如图3B所示的电流Inb。该电流Inb经过p型QW势垒流向基于晶闸管的像素单元801的n型调制掺杂量子阱界面。该电流引起电荷Qn积累在n型调制掺杂量子阱界面内。该积累电荷Qn代表在信号积累模式的时间周期(有时称为“积累时间周期”)内在像素单元处所接收的辐射的强度。优选地，这些电荷积累操作通过使像素单元801的阳极端电极136和传输栅极803的栅极端电极141两者的电压电平保持在正电压(例如大约3伏)来完成。除此之外，阴极端电极140通过偏置电阻(未示出)耦接到地，以便能够从该阴极端140导通，如图4B的电势图所示。
在信号传输模式中，在前面信号积累模式期间积累到n型调制掺杂量子阱界面内的电荷Qn从基于晶闸管的像素单元801中读出。优选地，这通过在阳极端电极136和传输栅极803的栅电极141之间施加反向偏压来完成，这样由传输栅极803的n型量子阱界面提供的电势势垒大大降低，如图8B中标注“电荷传输”的电势轮廓所示。存储在像素单元801的存储区中的电荷流过传输栅极803的n型调制掺杂量子阱界面并通过n沟道注入端电极142从传输栅极803输出。电极142通过n+型注入170耦接到传输栅极803的n型调制掺杂量子阱界面。
在信号传输模式期间，耦接到像素单元的阴极端电极的电子快门电路使信号积累停止。优选地，这通过使像素单元的阴极端电极偏置以便从该阴极端到基于晶闸管的像素单元的n型量子阱界面(层1160a-层1163b)不发生导通来完成。在信号传输模式期间，优选地，基于晶闸管的像素单元801的p型调制掺杂量子阱界面(层1155c-1158)失去自由空穴，由此促使p型调制掺杂量子阱界面进入深耗尽状态。优选地，这通过对像素单元801的p沟道注入端139施加负时钟脉冲以便如图4C所示p型调制掺杂量子阱界面失去空穴来完成。或者，这可通过使像素单元的p沟道注入端139的电势保持在恒定电平并对像素单元的阴极端电极140施加正电压脉冲以便p型调制掺杂量子阱界面失去空穴来完成。
基于晶闸管的像素单元801和传输栅极803形成有源像素阵列的像素805。像素805一般设置为如图8C所示的线性阵列。每个像素的传输栅极803的输出电极142电耦接到相应的输出放大器807。给定的线性像素阵列的输出放大器807电耦接到公共输出线809。在该结构中，存储在给定的线性像素阵列的像素单元中的电荷选择性地输出(每次一个)到相应的输出放大器807以通过公共输出线809提供到S/H缓冲器811和读出电路813，如所示。
在上述示例性实施例中，每个像素单元的谐振腔的垂直尺寸对应于所需的电磁能量波长，该电磁能量在器件的部分图像感测操作中将被吸收。在替换实施例中，像素单元的谐振腔的垂直尺寸可以对应于不同的电磁能量波长来变化。例如，一些像素单元可以对应于处于短波红外区(SWIR；1-3_m)、中波红外区(MWIR；3-5_m)、长波红外区(LWIR；8-12_m)、以及甚长波红外区(VLWIR；>12_m)中的一个中的第一波长，而其它像素单元对应于处于这些区域中的另一个中的第二波长。这可以通过使用形成在顶部和底部反射镜之间的限定腔的一个或多个隔离层的负外延(subtractive epitaxy)来完成，这在2003年7月25日提交的美国申请No.10/627,043中有阐述，在此引入其全文作为参考。在该结构中，像素单元将择优吸收光谱的特定部分。这种能力能够实现多光谱成像。这种多光谱响应还可以集成在像素单元本身中。例如，假设量子阱结构的光谱响应足够宽(这可以通过调节这种结构的量子阱的宽度来完成)，那么像素单元可以分成多个部分(例如，每行3个、并排、交错排列等等)来执行成像，由此像素的这些部分对应于不同的波长。
还要注意，通过子带间吸收探测长波红外(LWIR)区的能量需要入射能量沿电场与像素单元的量子阱垂直的方向传播。这种限制源于量子选择规则。实际上，由于多种因素这种限制并不令人满意，这些因素包括阱内应变和高电场。克服这些限制的一种方式是将入射LWIR辐射从垂直模式衍射成平面内模式。这种衍射优选用在像素单元的顶部反射镜和有源器件结构之间引入的第二级衍射光栅来完成。在该结构中，光栅的间距优选等于所需材料中的波长。不需要闪光。LWIR能量可以沿两个方向同等地传播。该光栅与垂直腔一致地起作用。谐振腔仅仅引起所关心的预期波长谐振。谐振LWIR能量的每次通过光栅都将LWIR能量衍射成平面内模式(其平行于像素单元的表面和量子阱)。该模式在像素单元的有源结构中来回谐振并被吸收。如果量子选择规则禁止吸收，则这些修改将增强像素单元的吸收。
在替换实施例中，基于晶闸管的像素结构及相应的操作方法可用于探测THz辐射。在该结构中，不需要谐振腔，由此省略了顶部和底部反射镜。代替地，适于接收所需的THZ光谱的一个或多个天线元件可操作地通过相应的p沟道注入端耦接到基于晶闸管的探测器的p型调制掺杂量子阱界面。在国际申请No.PCT/US03/13183中阐述了示例性的基于晶闸管的THz探测器的细节，其全文在上面被引入作为参考。优选地，这种基于晶闸管的THz探测器在每个成像周期的信号传输模式期间工作以使该基于晶闸管的THz探测器的p型调制掺杂量子阱界面(层1155c-1158)失去自由空穴，由此促使p型调制掺杂量子阱界面进入深耗尽状态。优选地，这通过使基于晶闸管的探测器的阴极端电极偏置以便从基于晶闸管的探测器的阴极端到n型量子阱界面不发生导通以及对基于晶闸管的探测器的p沟道注入端施加负时钟脉冲以便p型调制掺杂量子阱界面失去空穴来完成。或者，这可通过使基于晶闸管的探测器的p沟道注入端的电势保持在恒定电平并对基于晶闸管的探测器的阴极端电极施加正电压脉冲以便p型调制掺杂量子阱界面失去空穴来完成。
这里已经描述并示出基于晶闸管的成像阵列、基于晶闸管的CCD元件和基于晶闸管的探测器的多个实施例。虽然已经描述了本发明的具体实施例，但并不意味着本发明局限于此，而是意指本发明范围应当与本领域允许的一样宽并且说明书应当同样理解。由此，尽管已经公开了具体的材料、制造工艺、电路元件、和电路结构，但是应当理解其它的也可以使用。除此之外，虽然已经公开了具体的器件结构，但是应当认识到其它的也可以使用。因此，本领域的技术人员应当认识到，在不脱离所要求的本发明的精神和范围的情况下可以对所提供的发明进行另外的修改。

Claims (51)

1.一种成像器件，包括：
多个像素单元，每个像素单元包括形成在衬底上的谐振腔内并彼此隔开的互补型第一类型和第二类型调制掺杂量子阱界面，其中预定波长范围内的电磁辐射在所述像素单元处被接收并注入到所述谐振腔内，由此产生积累到所述像素单元的所述第二类型调制掺杂量子阱界面内的电荷。
2.根据权利要求1的成像器件，其中：
积累到所述像素单元的所述第二类型调制掺杂量子阱界面内的电荷的量与在所述像素单元处接收的预定波长范围内的电磁辐射的功率成比例。
3.根据权利要求1的成像器件，其中：
预定波长范围内的电磁辐射提高了在所述第一类型调制掺杂量子阱界面处的二维电子气的电子温度，由此产生因通过由所述第一类型调制掺杂量子阱界面提供的电势势垒的热电子发射所得到的电流，其中所述电流引起电荷在所述第二类型调制掺杂量子阱界面内积累。
4.根据权利要求3的成像器件，其中：
所述电流与在像素单元处接收的预定波长范围内的电磁辐射的功率成比例。
5.根据权利要求1的成像器件，其中：
所述第一类型调制掺杂量子阱界面和所述第二类型调制掺杂量子阱界面在垂直尺度上彼此隔开。
6.根据权利要求1的成像器件，其中：
每个像素单元适于工作在下述模式中的至少一种模式下：
i)像素建立模式，由此所述像素单元的所述第二类型调制掺杂量子阱界面失去电荷；
ii)信号积累模式，由此电荷通过积累时间周期而积累在所述第二类型调制掺杂量子阱界面内；以及
iii)信号传输模式，由此电荷从所述第二类型调制掺杂量子阱界面读出。
7.根据权利要求6的成像器件，其中：
每个像素单元适于执行一成像周期序列，每个周期包括所述像素建立模式、所述信号积累模式、以及所述信号传输模式。
8.根据权利要求6的成像器件，其中：
在所述信号传输模式期间所述第一类型调制掺杂量子阱界面失去自由电荷。
9.根据权利要求6的成像器件，其中：
在所述信号传输模式中电荷在像素单元之间传输以便由此实现CCD型成像阵列。
10.根据权利要求9的成像器件，其中：
电荷通过由像素单元之间的第二类型调制掺杂界面限定的路径在像素单元之间传输。
11.根据权利要求10的成像器件，其中：
像素单元之间的所述第二类型调制掺杂界面掺杂了施主离子以增加载流子密度。
12.根据权利要求10的成像器件，其中：
对于像素单元之间所需的电荷速度选择像素单元之间的所述第二类型调制掺杂界面的长度。
13.根据权利要求1的成像器件，其中：
每个像素单元包括设置在所述第一类型调制掺杂量子阱界面和所述第二类型调制掺杂量子阱界面之间的未掺杂的隔离层。
14.根据权利要求13的成像器件，其中：
每个像素单元包括
与所述第一类型调制掺杂量子阱界面电接触的至少一个第一类型离子注入，和
与所述第二类型调制掺杂量子阱界面电接触的第二类型离子注入。
15.根据权利要求14的成像器件，其中：
每个像素单元包括
由淀积在所述至少一个第一类型离子注入上的金属层形成的至少一个第一沟道注入端，和
由淀积在所述第二类型离子注入上的金属层形成的第二沟道注入端。
16.根据权利要求15的成像器件，其中：
每个像素单元包括
以这样的方式形成的阳极和阴极，即所述第一类型调制掺杂量子阱界面和所述第二类型调制掺杂量子阱界面设置在所述阳极和所述阴极之间，
与所述阳极电耦接的阳极端，和
与所述阴极电耦接的阴极端，由此在所述衬底上整体地形成基于晶闸管的像素单元。
17.根据权利要求16的成像器件，进一步包括：
在像素建立模式中与给定像素单元的第二沟道注入端电耦接的电路，该电路在所述像素建立模式中使所述给定像素单元的所述第二类型调制掺杂量子阱界面失去自由电荷。
18.根据权利要求16的成像器件，其中：
每个像素单元的所述第二类型调制掺杂量子阱界面包括电势势垒部分和电荷存储部分，所述电荷存储部分通过阈值调节离子注入形成在其中，所述电势势垒部分设置在所述阳极端下面并提供电压控制电势势垒。
19.根据权利要求18的成像器件，其中：
与所述像素单元的阳极端电耦接的电路对所述阳极端施加时钟脉冲以利用由所述像素单元的所述电势势垒部分提供的所述电势势垒的电压控制调节在相邻像素单元之间传输电荷。
20.根据权利要求16的成像器件，进一步包括：
在信号传输模式中与给定像素单元的第一沟道注入端电耦接的电路，该电路在所述信号传输模式中使所述给定像素单元的所述第一类型调制掺杂量子阱界面失去自由电荷。
21.根据权利要求16的成像器件，进一步包括：
与给定像素单元的所述阴极端电耦接的电子快门电路，该电子快门电路选择性地工作以将所述阴极端耦接到负载元件或者将所述阴极端置于高阻抗状态。
22.根据权利要求21的成像器件，其中：
在信号积累模式期间所述电子快门电路将给定像素单元的所述阴极端耦接到负载元件，由此电荷积累在给定像素单元的所述第二类型调制掺杂量子阱界面内。
23.根据权利要求21的成像器件，其中：
在下述中的至少一个期间所述电子快门电路将给定像素单元的所述阴极端置于高阻抗状态：
像素建立模式，由此给定像素单元的所述第二类型调制掺杂量子阱界面失去电荷，和
信号传输模式，由此电荷从给定像素单元的所述第二类型调制掺杂量子阱界面读出。
24.根据权利要求1的成像器件，其中：
所述多个像素单元是全帧型成像阵列的一部分。
25.根据权利要求1的成像器件，其中：
所述多个像素单元是线间型成像阵列的一部分。
26.根据权利要求1的成像器件，其中：
所述多个像素单元是有源像素型成像阵列的一部分。
27.一种产生所接收的预定波长范围内的电磁辐射的图像的方法，包括：
提供多个像素单元，每个像素单元包括形成在衬底上的谐振腔内并彼此隔开的互补型第一类型和第二类型调制掺杂量子阱界面，其中预定波长范围内的电磁辐射在所述像素单元处被接收并注入到所述谐振腔内；
使所述像素单元适于工作在信号积累模式下，由此电荷通过积累时间周期而积累在所述像素单元的所述第二类型调制掺杂量子阱界面内。
28.根据权利要求27的方法，其中：
积累到所述像素单元的所述第二类型调制掺杂量子阱界面内的电荷的量与在所述像素单元处接收的预定波长范围内的电磁辐射的功率成比例。
29.根据权利要求27的方法，其中：
预定波长范围内的电磁辐射提高了在所述第一类型调制掺杂量子阱界面处的二维电子气的电子温度，由此产生因通过由所述第一类型调制掺杂量子阱界面提供的电势势垒的热电子发射所得到的电流，其中所述电流引起电荷在所述第二类型调制掺杂量子阱界面内积累。
30.根据权利要求29的方法，其中：
所述电流与在像素单元处接收的预定波长范围内的电磁辐射的功率成比例。
31.根据权利要求27的方法，其中：
所述第一类型调制掺杂量子阱界面和所述第二类型调制掺杂量子阱界面在垂直尺度上彼此隔开。
32.根据权利要求27的方法，其中：
每个像素单元适于工作在下述模式中的至少一种模式下：
i)像素建立模式，由此所述像素单元的所述第二类型调制掺杂量子阱界面失去电荷；和
ii)信号传输模式，由此电荷从所述第二类型调制掺杂量子阱界面读出。
33.根据权利要求32的方法，其中：
每个像素单元适于执行一成像周期序列，每个周期包括所述像素建立模式、所述信号积累模式、以及所述信号传输模式。
34.根据权利要求32的方法，其中：
在所述信号传输模式期间所述第一类型调制掺杂量子阱界面失去自由电荷。
35.根据权利要求32的方法，其中：
在所述信号传输模式中电荷在像素单元之间传输以便由此执行CCD型成像操作。
36.根据权利要求35的方法，其中：
电荷通过由像素单元之间的第二类型调制掺杂界面限定的路径在像素单元之间传输。
37.根据权利要求36的方法，其中：
像素单元之间的所述第二类型调制掺杂界面掺杂了施主离子以增加载流子密度。
38.根据权利要求36的方法，其中：
对于像素单元之间所需的电荷速度选择像素单元之间的所述第二类型调制掺杂界面的长度。
39.根据权利要求27的方法，其中：
每个像素单元包括设置在所述第一类型调制掺杂量子阱界面和所述第二类型调制掺杂量子阱界面之间的未掺杂的隔离层。
40.根据权利要求39的方法，其中：
每个像素单元包括
与所述第一类型调制掺杂量子阱界面电接触的至少一个第一类型离子注入，和
与所述第二类型调制掺杂量子阱界面电接触的第二类型离子注入。
41.根据权利要求40的方法，其中：
每个像素单元包括
由淀积在所述至少一个第一类型离子注入上的金属层形成的至少一个第一沟道注入端，和
由淀积在所述第二类型离子注入上的金属层形成的第二沟道注入端。
42.根据权利要求41的方法，其中：
每个像素单元包括
以这样的方式形成的阳极和阴极，即所述第一类型调制掺杂量子阱界面和所述第二类型调制掺杂量子阱界面设置在所述阳极和所述阴极之间，
与所述阳极电耦接的阳极端，和
与所述阴极电耦接的阴极端，由此在所述衬底上整体地形成基于晶闸管的像素单元。
43.根据权利要求42的方法，进一步包括：
在像素建立模式中使所述给定像素单元的所述第二类型调制掺杂量子阱界面失去自由电荷。
44.根据权利要求42的方法，其中：
每个像素单元的所述第二类型调制掺杂量子阱界面包括电势势垒部分和电荷存储部分，所述电荷存储部分通过阈值调节离子注入形成在其中，所述电势势垒部分设置在所述阳极端下面并提供电压控制电势势垒。
45.根据权利要求44的方法，进一步包括：
对所述阳极端施加时钟脉冲以利用由所述像素单元的所述电势势垒部分提供的所述电势势垒的电压控制调节在相邻像素单元之间传输电荷。
46.根据权利要求42的方法，进一步包括：
在信号传输模式中使所述给定像素单元的所述第一类型调制掺杂量子阱界面失去自由电荷。
47.根据权利要求42的方法，进一步包括：
在信号积累模式期间选择性地将所述阴极端耦接到负载元件，由此电荷积累在给定像素单元的所述第二类型调制掺杂量子阱界面内。
48.根据权利要求42的方法，进一步包括：
在下述中的至少一个期间将给定像素单元的所述阴极端置于高阻抗状态：
像素建立模式，由此给定像素单元的所述第二类型调制掺杂量子阱界面失去电荷，和
信号传输模式，由此电荷从给定像素单元的所述第二类型调制掺杂量子阱界面读出。
49.根据权利要求27的方法，其中：
所述多个像素单元是全帧型成像阵列的一部分。
50.根据权利要求27的方法，其中：
所述多个像素单元是线间型成像阵列的一部分。
51.根据权利要求27的方法，其中：
所述多个像素单元是有源像素型成像阵列的一部分。
CN2004800308712A 2003-10-20 2004-10-20 成像器件和产生预定波长范围内的电磁辐射的图像的方法 Expired - Fee Related CN101421849B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/689,019 2003-10-20
US10/689,019 US7247892B2 (en) 2000-04-24 2003-10-20 Imaging array utilizing thyristor-based pixel elements
PCT/US2004/034733 WO2005041263A2 (en) 2003-10-20 2004-10-20 Imaging array utilizing thyristor-based pixel elements

Publications (2)

Publication Number Publication Date
CN101421849A true CN101421849A (zh) 2009-04-29
CN101421849B CN101421849B (zh) 2010-09-29

Family

ID=34521291

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2004800308712A Expired - Fee Related CN101421849B (zh) 2003-10-20 2004-10-20 成像器件和产生预定波长范围内的电磁辐射的图像的方法

Country Status (6)

Country Link
US (2) US7247892B2 (zh)
EP (1) EP1676298A4 (zh)
JP (1) JP2007534156A (zh)
CN (1) CN101421849B (zh)
CA (1) CA2542250C (zh)
WO (1) WO2005041263A2 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106356716A (zh) * 2016-11-04 2017-01-25 中国科学院半导体研究所 一种GaAs基带栅电极的宽光谱晶闸管激光器
CN110235250A (zh) * 2017-02-03 2019-09-13 华为技术有限公司 光电转换装置
CN113552784A (zh) * 2016-03-22 2021-10-26 富士胶片商业创新有限公司 发光部件

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
MY164077A (en) * 1999-05-13 2017-11-30 Pharma Mar Sa Compositions and uses of et743 for treating cancer
ATE495793T1 (de) * 2000-11-06 2011-02-15 Pharma Mar Sa Antitumorzusammensetzungen welche ecteinascidin 743 enthalten
US7453129B2 (en) * 2002-12-18 2008-11-18 Noble Peak Vision Corp. Image sensor comprising isolated germanium photodetectors integrated with a silicon substrate and silicon circuitry
US7998807B2 (en) * 2003-08-22 2011-08-16 The Board Of Trustees Of The University Of Illinois Method for increasing the speed of a light emitting biopolar transistor device
PT1827500E (pt) * 2004-10-26 2009-08-05 Pharma Mar Sa Doxorrubicina pegilada lipossomal em combinação com ecteinescidina 743
RS50510B (sr) * 2004-10-29 2010-03-02 Pharma Mar S.A., Sociedad Unipersonal Formulacije koje sadrže ekteinascidin i disaharid
US8124936B1 (en) * 2007-12-13 2012-02-28 The United States Of America As Represented By The Secretary Of The Army Stand-off chemical detector
US8080821B2 (en) * 2008-03-18 2011-12-20 The University Of Connecticut Thyristor radiation detector array and applications thereof
US7972885B1 (en) * 2008-09-25 2011-07-05 Banpil Photonics, Inc. Broadband imaging device and manufacturing thereof
WO2010041756A1 (ja) * 2008-10-10 2010-04-15 独立行政法人産業技術総合研究所 光検出素子
WO2010117467A2 (en) * 2009-04-10 2010-10-14 University Of Massachusetts Bipolar transistor with quantum well base and quantum well emitter
DE112009005412B4 (de) * 2009-12-03 2021-09-16 Snaptrack, Inc. Transistor mit seitlichem Emitter und Kollektor und Herstellungsverfahren
TW201314943A (zh) 2011-09-02 2013-04-01 Quantum Electro Opto Sys Sdn 光電電路及技術
US8842706B2 (en) 2011-10-07 2014-09-23 The Board Of Trustees Of The University Of Illinois Opto-electronic oscillator and method
US8970126B2 (en) 2011-10-07 2015-03-03 The Board Of Trustees Of The University Of Illinois Opto-electronic devices and methods
US9159873B2 (en) 2011-11-14 2015-10-13 Quantum Electro Opto Systems Sdn. Bhd. High speed optical tilted charge devices and methods
JP5895666B2 (ja) * 2012-03-30 2016-03-30 富士通株式会社 化合物半導体装置及びその製造方法
JP2014209522A (ja) * 2013-04-16 2014-11-06 富士通株式会社 半導体装置及びその製造方法
US9614112B2 (en) * 2013-09-11 2017-04-04 The University Of Connecticut Imaging cell array integrated circuit
US9625647B2 (en) * 2014-01-29 2017-04-18 The University Of Connecticut Optoelectronic integrated circuit
US9276160B2 (en) * 2014-05-27 2016-03-01 Opel Solar, Inc. Power semiconductor device formed from a vertical thyristor epitaxial layer structure
JP6428091B2 (ja) * 2014-09-24 2018-11-28 住友電気工業株式会社 赤外線イメージセンサ
BR112018008755B1 (pt) * 2015-10-30 2022-11-08 Schlumberger Technology B.V Método e sistema para caracterização de uma formação subterrânea
JP2017220584A (ja) * 2016-06-08 2017-12-14 株式会社村田製作所 半導体装置及び電力増幅回路
KR20180016120A (ko) * 2016-08-05 2018-02-14 삼성전자주식회사 3차원 깊이 센서 및 이를 이용한 거리 측정 방법
US10522973B2 (en) 2017-04-12 2019-12-31 Sense Photonics, Inc. Beam shaping for ultra-small vertical cavity surface emitting laser (VCSEL) arrays
WO2018226963A1 (en) * 2017-06-08 2018-12-13 Taylor Geoff W Thyristor-based lidar detector array
US10957707B2 (en) 2019-04-23 2021-03-23 International Business Machines Corporation Vertical transistor based radiation dosimeter
JP7516786B2 (ja) 2019-06-21 2024-07-17 株式会社村田製作所 半導体装置及びその製造方法
US11799268B2 (en) 2020-08-24 2023-10-24 Geoff W. Taylor Semiconductor integrated circuit and methodology for making same

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3919656A (en) * 1973-04-23 1975-11-11 Nathan O Sokal High-efficiency tuned switching power amplifier
US4229752A (en) * 1978-05-16 1980-10-21 Texas Instruments Incorporated Virtual phase charge transfer device
EP0033037B1 (en) 1979-12-28 1990-03-21 Fujitsu Limited Heterojunction semiconductor devices
NL186416C (nl) * 1981-06-05 1990-11-16 Philips Nv Halfgeleiderinrichting omvattende een 4-fasen ladingsgekoppelde inrichting.
US4424535A (en) * 1982-03-19 1984-01-03 Terminal Data Corporation Document video digitizer
JPS60101990A (ja) * 1983-11-08 1985-06-06 Sharp Corp 半導体レ−ザ素子
US4806997A (en) * 1985-06-14 1989-02-21 AT&T Laboratories American Telephone and Telegraph Company Double heterostructure optoelectronic switch
US4683484A (en) * 1985-08-23 1987-07-28 Bell Communications Research, Inc. Lateral confinement of charge carriers in a multiple quantum well structure
US4814774A (en) * 1986-09-05 1989-03-21 Herczfeld Peter R Optically controlled phased array system and method
US4827320A (en) * 1986-09-19 1989-05-02 University Of Illinois Semiconductor device with strained InGaAs layer
US5105248A (en) * 1987-05-14 1992-04-14 Massachusetts Institute Of Technology Spatial light modulator using charge coupled device with quantum wells
US4829272A (en) * 1987-06-10 1989-05-09 Elmec Corporation Electromagnetic variable delay line system
US4995061A (en) * 1987-12-17 1991-02-19 Texas Instruments Incorporated Two-phase CCD imager cell for TV interlace operation
US4899200A (en) * 1988-06-03 1990-02-06 Regents Of The University Of Minnesota Novel high-speed integrated heterostructure transistors, photodetectors, and optoelectronic circuits
US4949350A (en) * 1989-07-17 1990-08-14 Bell Communications Research, Inc. Surface emitting semiconductor laser
US5010374A (en) * 1990-06-05 1991-04-23 At&T Bell Laboratories Quantum well laser utilizing an inversion layer
US5166083A (en) * 1991-03-28 1992-11-24 Texas Instruments Incorporated Method of integrating heterojunction bipolar transistors with heterojunction FETs and PIN diodes
EP0523781B1 (en) * 1991-07-15 1998-06-10 Koninklijke Philips Electronics N.V. Charge-coupled imaging device
US5202896A (en) * 1991-07-16 1993-04-13 The United States Of America As Represented By The Secretary Of The Air Force Bipolar inversion channel field effect transistor laser
US5239550A (en) * 1991-12-03 1993-08-24 University Of Connecticut Transistor lasers
US5337328A (en) * 1992-05-08 1994-08-09 Sdl, Inc. Semiconductor laser with broad-area intra-cavity angled grating
US5386128A (en) * 1994-01-21 1995-01-31 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Monolithic in-based III-V compound semiconductor focal plane array cell with single stage CCD output
US5436759A (en) * 1994-06-14 1995-07-25 The Regents Of The University Of California Cross-talk free, low-noise optical amplifier
US5627854A (en) * 1995-03-15 1997-05-06 Lucent Technologies Inc. Saturable bragg reflector
JPH11505370A (ja) * 1995-05-19 1999-05-18 ケレル−ヴアインガルテン，ウルスラ パルス化されたレーザビームを発生するレーザ装置において優先的に使用する光学部品
US6351001B1 (en) * 1996-04-17 2002-02-26 Eastman Kodak Company CCD image sensor
US5698900A (en) * 1996-07-22 1997-12-16 The United States Of America As Represented By The Secretary Of The Air Force Field effect transistor device with single layer integrated metal and retained semiconductor masking
US6031243A (en) * 1996-10-16 2000-02-29 Geoff W. Taylor Grating coupled vertical cavity optoelectronic devices
SE511314C2 (sv) * 1997-02-07 1999-09-06 Ericsson Telefon Ab L M Framställning av heterobipolär transistor och laserdiod på samma substrat
US6760357B1 (en) * 1998-04-14 2004-07-06 Bandwidth9 Vertical cavity apparatus with tunnel junction
US6368930B1 (en) * 1998-10-02 2002-04-09 Ziptronix Self aligned symmetric process and device
US6870207B2 (en) * 2000-04-24 2005-03-22 The University Of Connecticut III-V charge coupled device suitable for visible, near and far infra-red detection
US6934431B2 (en) * 2000-12-06 2005-08-23 Lucent Technologies Inc. Variable optical delay lines and methods for making same
US6479844B2 (en) * 2001-03-02 2002-11-12 University Of Connecticut Modulation doped thyristor and complementary transistor combination for a monolithic optoelectronic integrated circuit
WO2003009396A2 (en) * 2001-07-20 2003-01-30 Microlink Devices, Inc. Algaas or ingap low turn-on voltage gaas-based heterojunction bipolar transistor
US6531721B1 (en) * 2001-12-27 2003-03-11 Skyworks Solutions, Inc. Structure for a heterojunction bipolar transistor
US7262429B2 (en) 2002-04-26 2007-08-28 Taylor Geoff W Thz detection employing modulation doped quantum well device structures
US6873273B2 (en) * 2002-10-25 2005-03-29 The University Of Connecticut Photonic serial digital-to-analog converter employing a heterojunction thyristor device
AU2003284911A1 (en) * 2002-10-25 2004-05-13 Center For Science And Technology Commercialization Optoelectronic circuits employing one or more heterojunction thyristor devices
US7064697B2 (en) * 2003-01-29 2006-06-20 The University Of Connecticut Photonic sigma delta analog-to-digital conversation employing dual heterojunction thyristors
US7091082B2 (en) * 2003-08-22 2006-08-15 The Board Of Trustees Of The University Of Illinois Semiconductor method and device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113552784A (zh) * 2016-03-22 2021-10-26 富士胶片商业创新有限公司 发光部件
CN106356716A (zh) * 2016-11-04 2017-01-25 中国科学院半导体研究所 一种GaAs基带栅电极的宽光谱晶闸管激光器
CN110235250A (zh) * 2017-02-03 2019-09-13 华为技术有限公司 光电转换装置
CN110235250B (zh) * 2017-02-03 2021-08-20 华为技术有限公司 光电转换装置

Also Published As

Publication number Publication date
CA2542250C (en) 2014-07-08
US20040079971A1 (en) 2004-04-29
CA2542250A1 (en) 2005-05-06
CN101421849B (zh) 2010-09-29
EP1676298A2 (en) 2006-07-05
JP2007534156A (ja) 2007-11-22
US7432539B2 (en) 2008-10-07
US7247892B2 (en) 2007-07-24
US20070257275A1 (en) 2007-11-08
WO2005041263A3 (en) 2009-06-18
EP1676298A4 (en) 2010-03-17
WO2005041263A2 (en) 2005-05-06

Similar Documents

Publication Publication Date Title
CN101421849B (zh) 成像器件和产生预定波长范围内的电磁辐射的图像的方法
US7262429B2 (en) Thz detection employing modulation doped quantum well device structures
US6870207B2 (en) III-V charge coupled device suitable for visible, near and far infra-red detection
Martyniuk et al. HOT infrared photodetectors
US7521737B2 (en) Light-sensing device
US4933731A (en) Superlattice imaging device
US5399880A (en) Phototransistor with quantum well base structure
US20110156097A1 (en) Reduced dark current photodetector
CA1096498A (en) Ccd radiation sensor
Martyniuk et al. Assessment of quantum dot infrared photodetectors for high temperature operation
US5965899A (en) Miniband transport quantum well detector
Martyniuk et al. Interband quantum cascade infrared photodetectors: Current status and future trends
US20070063219A1 (en) Voltage tunable integrated infrared imager
Majumdar et al. Two-color quantum-well infrared photodetector with voltage tunable peaks
Ryzhii Intersubband infrared photodetectors
US20040178421A1 (en) Voltage-switchable and-tunable and environment-insensitive multi-color superlattice infrared photodetector
Lepselter et al. Platinum and rhodium silicide–germanide optoelectronics
CA2137568C (en) Miniband transport quantum well detector
Shen et al. Photoconductive generation mechanism and gain in internal photoemission infrared detectors
Majumdar et al. Towards a voltage tunable two-color quantum-well infrared photodetector
Li Recent progress in quantum well infrared photodetectors and focal plane arrays for IR imaging applications
Rogalski HgCdTe infrared detectors: historical prospect
Majumdar et al. Electron transfer in voltage tunable two-color infrared photodetectors
KR100313889B1 (ko) 양자점 적외선 수광소자 및 그 제조방법
Ozaki et al. Development of mid-wavelength QWIP FPA

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100929

Termination date: 20101020