CN101414597A - 半导体元件搭载部件、半导体装置及摄像装置 - Google Patents

半导体元件搭载部件、半导体装置及摄像装置 Download PDF

Info

Publication number
CN101414597A
CN101414597A CN 200810181244 CN200810181244A CN101414597A CN 101414597 A CN101414597 A CN 101414597A CN 200810181244 CN200810181244 CN 200810181244 CN 200810181244 A CN200810181244 A CN 200810181244A CN 101414597 A CN101414597 A CN 101414597A
Authority
CN
China
Prior art keywords
semiconductor element
interarea
mounting semiconductor
hole
electrode layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN 200810181244
Other languages
English (en)
Other versions
CN101414597B (zh
Inventor
桧垣贤次郎
高木大辅
石津定
筑木保志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ALMT Corp
Allied Material Corp
Original Assignee
ALMT Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ALMT Corp filed Critical ALMT Corp
Publication of CN101414597A publication Critical patent/CN101414597A/zh
Application granted granted Critical
Publication of CN101414597B publication Critical patent/CN101414597B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

集合基板通过在对陶瓷生片进行烧成后，形成贯通孔而制造，贯通孔的内面形成为从主面侧、外部连接面侧到最小孔部，开口尺寸逐渐变小的锥形面，两锥形面与主面、外部连接面所构成的角度都设定为钝角。半导体元件搭载部件包括对集合基板进行切割的绝缘部件。摄像装置，在由接合于绝缘部件的主面侧的框体所包围的区域搭载摄像元件，由盖体关闭。发光二极管构成部件在由导电材料填充最小孔部的绝缘部件的主面搭载发光元件，由荧光体以及/或者保护树脂密封。发光二极管将发光二极管构成部件搭载于封装。

Description

半导体元件搭载部件、半导体装置及摄像装置
本发明是申请人联合材料公司于2006年9月12日提出的申请号为2005800080325的、发明名称为“集合基板、半导体元件搭载部件、半导体装置及摄像装置、发光二极管部件、发光二极管”的发明申请的分案申请。
技术领域
本发明涉及将多块板状绝缘部件一体形成为排列在同一平面上的形状的陶瓷制集合基板；使用按各区域对所述集合基板进行切割而得到的绝缘部件形成的半导体元件搭载部件；使用所述半导体元件搭载部件形成的摄像装置、发光二极管构成部件等的半导体装置、和使用所述发光二极管构成部件形成的发光二极管。
背景技术
近年来，随着数码相机和带相机的便携电话的普及，CCD摄像元件、C—MOS摄像元件等的摄像元件的需求正在急速扩大。而且，不仅为了对应图像的高画质要求，摄像元件的像素数有飞跃性增加的倾向，而且，特别是伴随着数码单镜头反光式照相机的普及，摄像元件的大型化也得到发展。并且，近年来，由于在发光元件中，实现了大光量的发光、以及通过与荧光体进行组合等能够发出白色光，所以，作为带所述照相机的便携电话的闪光灯等，广泛应用了使用了发光元件的发光二极管。
因此，为了随着所述摄像元件或发光元件等的半导体元件的高输出化，而充分发挥其性能，例如对使用了由具有AlN等的高散热性的陶瓷构成的平板状绝缘部件的半导体元件搭载部件的需要正在增加。所述半导体元件搭载部件形成为，例如将所述绝缘部件的单面作为用于半导体元件搭载用的主面，将相反面作为用于与其他部件连接的外部连接面，并且，在主面形成半导体元件搭载用的多层电极层，在外部连接面形成用于与其他部件连接的多层电极层，进而，经由形成在使绝缘部件贯通的多个贯通孔内的导电层或过孔导体等，将两面的各个电极层单独连接。
以往，所述半导体元件搭载部件一般使用作为绝缘部件的前驱体的陶瓷生片，并通过所谓的共烧法进行制造(例如，参照专利文献1、2)。即，将陶瓷生片形成为与绝缘部件外形对应的平面形状，并且，在其规定的位置形成贯通孔之后，将过通导体的情况下成为其根基的、与陶瓷生片的烧成同时被烧成而形成过通导体的导电膏，以填充到贯通孔中的状态，同时对陶瓷生片和导电膏进行烧成，由此，制造了半导体元件搭载部件。
而且，例如在形成为规定平面形状的陶瓷生片的、绝缘部件的主面以及成为外部连接面的面上，将导电膏印刷或涂敷成与电极层的形状对应的规定平面形状，与陶瓷生片一同进行烧成形成基底金属层之后，通过在所述基底金属层上层叠镀覆金属层，而形成所述主面和外部连接面的电极层。
专利文献1：特开平11一135906号公报
专利文献2：特开2002—232017号公报
可是，由于通过共烧法一个一个制造半导体元件搭载部件，存在着生产率低、制造成本高的问题。因此，研究了下述方法来进行制造，即，在通过所述共烧法形成了将多个板状绝缘部件一体形成为排列在同一平面上的形状的陶瓷制集合基板之后，通过切割机等对所述集合基板的各个区域进行切割，来一次制造多个绝缘部件。但是，包含多个成为绝缘部件的区域的、面积大的陶瓷生片，存在着烧成时的收缩量大，而且，整体不一样地收缩，由此导致了收缩不均等的问题。例如，矩形的陶瓷生片以各边的中央部附近会比矩形角大幅进入内方的方式收缩。
因此，即使在烧成前的陶瓷生片上形成各区域的贯通孔，以使成为绝缘部件的多个区域整齐地笔直排列配置，但因烧成时的收缩，会使得贯通孔的形成位置偏移而造成不均等，因此，存在着由通过切割器等难以从所形成的集合基板分别切割出各区域。因此，由于即使在个区域没有整齐地排列的状态下，也能够通过切割器等分别切割出各区域，所以，考虑到事先判断因收缩而引起的各区域的位置偏移，而将各区域的形成间隔设定得很宽，但是，在该情况下，在一枚集合基板上所能形成的区域数变少，存在着材料的浪费增多的问题。
因此，研究出一种方法，其对包含多个成为绝缘部件的区域的、大的陶瓷生片预先进行烧成，形成一枚集合基板，在所述集合基板上设定成为绝缘部件的多个区域，并在按各区域利用激光加工等形成贯通孔之后，按各区域进行切割，由此来制造绝缘部件。在所述方法中，与在绝缘部件的主面侧和外部连接面侧分别通过化学镀覆、电镀等形成电极层的工序同时，或者相继，对所形成的贯通孔的内面实施金属化，由此形成连接两电极层的导电层。
但是，由于通过激光加工而形成的贯通孔，其形成为从激光的入射侧朝向出射侧，直径逐渐变小的圆锥状，所以，在激光的出射侧的面上，所述面与贯通孔的内面以锐角交叉，由于以锐角交叉的角的部分，其通过物理蒸镀、印刷、镀覆等而形成的金属层的密接性弱，且容易形成膜厚不均匀，所以，在绝缘部件上形成电极层、导电层之际，存在着容易发生电极层和导电层的连接不良的问题。
发明内容
本发明的目的在于提供一种集合基板，其能够使在对陶瓷生片进行烧成后，经过形成贯通孔的工序而制造、形成在所述贯通孔内的导电层，和形成在主面或外界面的电极层不会发生连接不良等，而能够可靠地进行连接。而且，本发明的目的还在于，提供使用由所述集合基板按各区域切割成的绝缘部件而形成的半导体元件搭载部件、使用所述半导体元件搭载部件而形成的摄像装置、发光二极管构成部件等的半导体装置、和使用所述发光二极管构成部件而形成的发光二极管。
为了达到上述目的的本发明的集合基板，其特征在于，将一面作为半导体元件搭载用的主面而相反面作为与其他部件连接用的外部连接面的多个板状绝缘部件，以排列在同一平面上的形状，由陶瓷一体形成，在成为各个绝缘部件的区域内的规定位置、以及跨过各区域和其外侧区域的边界线的位置中至少任意一方，分别形成在绝缘部件的厚度方向贯通的贯通孔，并且，形成各贯通孔的内面，从所述主面侧以及外部连接面侧的开口到在绝缘部件的厚度方向的一个位置设定的最小孔部，分别形成为锥形面状，使得开口尺寸逐渐变小。而且，所述本发明的集合基板，优选其热传导率在10W/mK以上，优选热膨胀系数在10×10-6/℃以下。并且，优选所述本发明的集合基板在对成为其前身的板状前驱体进行烧成之后，形成贯通孔而制造。进而，优选本发明的集合基板包括：用于搭载半导体元件的电极层，形成于成为绝缘部件的区域的主面侧；用于与其他部件连接的电极层，形成于外部连接面侧；和导电层，形成于贯通孔内，连接主面侧的电极层与外部连接面侧的电极层。
本发明的半导体元件搭载部件，其特征在于，具备：绝缘部件，形成为一面为用于半导体元件搭载的主面，而相反面作为与其他部件连接的外部连接面的板状，并且具有在所述板的厚度方向贯通，且其内面按照从设于所述主面以及外部连接面的开口到设于所述厚度方向的一处的最小孔部，各自开口尺寸逐渐变小的方式形成为锥形的贯通孔，由陶瓷一体形成；形成于所述绝缘部件的主面的半导体元件搭载用的电极层；形成于外部连接面的与其他部件连接用的电极层；形成于贯通孔的内面的与其他部件连接用的电极层；形成于贯通孔的内面的连接主面侧的电极层和外部连接面侧的电极层的导电层。
优选本发明的半导体元件搭载部件绝缘部件的热传导率为10W/mK以上。
优选本发明的半导体元件搭载部件绝缘部件的热膨胀系数为10×10- 6/℃以下。
优选本发明的半导体元件搭载部件绝缘部件由AlN、Al2O3、或SiC而形成。
优选本发明的半导体元件搭载部件绝缘部件的厚度为0.1～1mm。
优选本发明的半导体元件搭载部件形成贯通孔的内面，按照从主面，到设于绝缘部件的厚度方向的一处的最小孔部，开口直径逐渐变小的方式形成为锥形，按照从在所述主面开口的第一锥形面和外部连接面，到所述最小孔部，开口直径逐渐变小的方式形成为锥形，和在所述外部连接面开口的第二锥形面构成；并且，所述第一锥形面和与之连接的主面相交而成的角度θ1、第二锥形面和与之连接的外部连接面相交而成的角度θ2、及所述两个锥形面所成的角度θ3均为钝角。
优选本发明的半导体元件搭载部件将从绝缘部件的主面到最小孔部为止的所述绝缘部件的厚度方向的距离h设定在相对于绝缘部件的厚度t0满足
0<h≤2/3t0
的范围内。
优选本发明的半导体元件搭载部件最小孔部的平面形状形成为圆形，并且其开口直径为10～200μm。
优选本发明的半导体元件搭载部件贯通孔的至少一部分在绝缘部件的、主面以及外部连接面交叉的侧面被开放。
优选本发明的半导体元件搭载部件贯通孔的最小孔部被形成导电层的导电材料填充，所述贯通孔在厚度方向上被关闭。
优选本发明的半导体元件搭载部件贯通孔的整体在绝缘部件的、主面与外部连接面交叉的侧面被关闭。
优选本发明的半导体元件搭载部件贯通孔的整体被形成导电层的导电材料填充，所述贯通孔在厚度方向上被关闭。
优选本发明的半导体元件搭载部件外部连接面的电极层的、外表面的至少一部分有Au形成。
优选本发明的半导体元件搭载部件主面的电极层的、外表面的至少一部分由Ag、Au、Al或Al合金形成。
优选本发明的半导体元件搭载部件主面的电极层在靠近集合基板的一侧顺次形成包含如下层的多层构造：
(I)由Ti、Cr、NiCr、Ta或这些金属的化合物构成的密接层，
(II)由Pt、Pd、Cu、Ni、Mo、或NiCr构成的扩散防止层，以及
(III)由Ag、Al、或Au构成的表面层。
优选本发明的半导体元件搭载部件密接层的厚度为0.01～1.0μm，扩散防止层的厚度为0.01～1.5μm，表面层的厚度为0.1～10μm。
优选本发明的半导体元件搭载部件在主面的电极层上，层叠有Au基底层。
优选本发明的半导体元件搭载部件在绝缘部件的主面，设定有用于半导体元件搭载的区域，并且，在所述主面上，按照包围区域的方式层叠有框体。
优选本发明的半导体元件搭载部件绝缘部件和框体的热膨胀系数都在10×10-6/℃以下，并且，框体的热膨胀系数与绝缘部件的热膨胀系数之差在3×10-6/℃以下。
优选本发明的半导体元件搭载部件绝缘部件的主面的、由框体所包围的用于搭载半导体元件的区域的面积的80％以上，至少由包含用于搭载半导体元件的电极层的金属层所覆盖。
而且，优选所述本发明的半导体元件搭载部件，包括：在主面设定有半导体元件搭载用的区域的绝缘部件；在所述主面上以包围所述区域的方式层叠的框体，优选所述绝缘部件和框体的热膨胀系数都在10×10-6/℃以下，并且，框体的热膨胀系数与绝缘部件的热膨胀系数之差在3×10-6/℃以下。并且，所述本发明的半导体元件搭载部件，优选绝缘部件的主面的、由框体包围的半导体元件搭载用的区域的面积的80％以上，至少由包含半导体元件搭载用的电极层的金属层覆盖。
本发明的摄像装置，其特征在于，包括：所述本发明的半导体元件搭载部件；作为半导体元件的摄像元件，搭载于所述半导体元件搭载部件的绝缘部件的主面的、由框体包围的区域；和盖体，接合在所述框体的上面，用于对框体内进行密闭，由透光性的板材构成。而且，本发明的半导体装置，其特征在于，包括：所述本发明的半导体元件搭载部件；和半导体元件，搭载于所述半导体元件搭载部件中的绝缘部件的主面；并且，所述半导体元件被密封材料密封。
并且，本发明的半导体装置，其特征在于，在包括所述电极层、导电层，并且，由形成导电层的导电材料填充贯通孔的最小孔部，处于沿厚度方向关闭所述贯通孔的状态的集合基板的、成为各个绝缘部件的区域的主面，搭载半导体元件，接着，在通过密封材料对所述集合基板的、搭载了半导体元件的主面侧的整个面进行密封之后，与密封材料一同按各区域对所述集合基板进行切割而制成，切割后的贯通孔的至少一部分，在与主面以及外部连接面交叉的侧面开放。
本发明的发光二极管构成部件，其特征在于，所述本发明的半导体装置的半导体元件是发光元件，并且，密封材料是荧光体和保护树脂中的至少任意一方。而且，所述本发明的发光二极管构成部件，优选绝缘部件的主面的电极层的、外表面的至少一部分由Ag、Al或Al合金形成。并且，本发明的发光二极管，其特征在于，包括：具有凹部的封装；在所述封装的凹部底面搭载的、所述本发明的发光二极管构成部件；和接合在凹部的开口用于对所述凹部进行密闭的、由能够透过来自发光二极管构成部件的光的材料构成的密封盖或透镜。
在本发明的集合基板中，由于形成贯通孔的内面，从绝缘部件的主面侧以及外部连接面侧的开口到在绝缘部件的厚度方向的一个位置设定的最小孔部，分别形成为锥形面状，使得开口尺寸逐渐变小，所以，所述主面、外部连接面以及贯通孔的内面，在所有的面侧都以钝角相交。因此，根据本发明的集合基板，在通过物理蒸镀、印刷、镀覆等形成电极层和导电层之际，可大幅降低角部的金属层的剥离与膜厚不均，可靠地连接电极层和导电层而不会产生连接不良等，由此，与以往相比，能够提高半导体装置的可靠性。
而且，如果所述本发明的集合基板的热传导率在10W/mK以上，则可提高半导体元件搭载部件的散热性，能够与半导体元件的高输出化对应。并且，如果集合基板的热膨胀系数在10×10-6/℃以下，则能够可靠地防止在元件驱动时的因热过程等而膨胀、收缩之际，对半导体元件施加过大的应力，导致所述元件破损、与电极层的接合脱落而产生接合不良。
并且，如果通过将成为集合基板的前身的陶瓷生片等板状前驱体进行烧成后，形成贯通孔来制造所述本发明的集合基板，则不会发生因所述前驱体的不均等收缩而引起的、贯通孔的不均等的位置偏差。因此，能够事先预见因收缩而引起的位置偏差，不需要将成为各个绝缘部件的区域的形成间隔设定得宽，由此，不仅可以增多在一张集合基板上可以形成的区域数量，还能够减少材料的浪费。
而且，如果在本发明的集合基板的、绝缘部件的主面以及外部连接面形成电极层，并且，在贯通孔的内面形成导电层，则能够可靠地连接所述电极层和导电层而不产生连接不良等。因此，根据按各区域将所述本发明的集合基板进行切割而制造的本发明的半导体元件搭载部件，能够可靠地通过所述两电极层和导电层将搭载于主面的半导体元件与其他部件连接在一起，而不会产生连接不良等。并且，如果所述本发明的半导体元件搭载部件的、外部连接面的电极成的、外表面的至少一部分由Au形成，则能够通过软钎料接合或引线接合等以往公知的各种连接方法，进一步可靠地将所述电极层和设置在其他部件的电极层连接在一起。
如果在所述本发明的半导体元件搭载部件的、绝缘部件的主面，设定半导体元件搭载用的区域，并且，以包围所述区域的方式在绝缘部件的主面上层叠框体，则在将半导体元件搭载到所述区域之后，通过将盖体接合到所述框体之上，可以对所搭载的半导体元件进行密封。特别在半导体元件是摄像元件的情况下，通过使用由透光性材料构成的盖体，能够在透过盖体可对摄像元件进行曝光的状态下，密封所述摄像元件。
如果所述本发明的半导体元件搭载部件的绝缘部件与框体的热膨胀系数都在10×10-6/℃以下，且二者的热膨胀系数之差在3×10-6/℃以下，则通过使框体的热膨胀系数与绝缘部件接近，可以防止两者的接合发生翘曲，并且，能够防止因热过程而引起的接合不良等的发生。
如果所述本发明的半导体元件搭载部件的、绝缘部件的主面的、由框体包围的半导体元件搭载用的区域的面积的80％以上，至少由包含半导体元件搭载用的电极层的金属层覆盖，则例如在半导体元件是摄像元件的情况下，可以使所述金属层作为遮光层发挥功能，遮断通过绝缘部件从摄像元件的背后入射的光，来提高摄像元件的灵敏度。而且，在半导体元件是发光元件的情况下，可以使所述金属层作为反射层而发挥作用，来提高发光二极管的发光效率。
由于本发明的摄像元件构成为，在具备所述框体的半导体元件搭载部件的、绝缘部件的主面的、由框体包围的区域，搭载了作为半导体元件的摄像元件之后，在所述框体之上接合由透光性板材构成的盖体，所以，能够在通过盖体对摄像元件进行曝光的状态下，密封所述摄像元件。
本发明的半导体装置具有，在按区域切割集合基板而制造的半导体元件搭载部件的主面上，搭载半导体元件，并且，通过密封材料进行密封的构造，可以和以往的半导体元件的芯片同样地操作，搭载于布线基板等其他部件的搭载部。而且，在搭载于搭载部之前，还可以事先检查出有无不良等。并且，由于在搭载作业等时不与半导体元件直接接触，所以，还可以极力抑制因静电等导致元件破损的发生。
并且，如果使用贯通孔的最小孔部被导电材料填充、在厚度方向被关闭的集合基板，在其主面搭载半导体元件，并通过密封材料进行密封之后，与密封材料一同，按各区域切割集合基板而制造本发明的半导体装置，则能够防止在所述密封时，密封材料通过贯通孔泄漏到相反面侧。因此，例如，可以节省限制地密封集合基板的、搭载有发光元件的一面侧的特定区域的功夫，通过密封材料保护其整个面，由此，能够进一步推进半导体装置的小型化。
而且，如果从集合基板切割后的贯通孔的至少一部分，在绝缘部件的侧面开放，则可以使在露出的贯通孔的内面形成的导电层，作为软钎料凸缘的形成部而发挥功能。因此，在通过软钎焊将半导体装置搭载于其他部件的搭载部时，可以通过所形成的软钎料凸缘来辅助外部连接用的电极层，由此，能够使安装的可靠性提高。
由于本发明的发光二极管构成部件，使用发光元件作为所述本发明的半导体装置中的半导体元件，并且，使用荧光体和保护树脂中的至少一方作为密封材料，所以，能够与以往的发光元件的芯片同样地操作，可使发光二极管的封装的搭载部、与多个发光元件以面状排列，搭载于所构成的面发光体的基板的搭载部等。并且，在搭载于这些搭载部之前，可也以事先判断发光元件好坏、和调查发光的色调。进而，由于在搭载作业等时不与发光元件直接接触，所以，还可以极力抑制因静电等导致元件破损的发生。
如果由Ag、Al或Al合金形成所述本发明的发光二极管构成部件中的、绝缘部件的主面的电极层的、外表面的至少一部分，则能够尽量高效地使来自发光元件的光，特别是为了与荧光体组合、发出白色光而优选的波长600nm以下的光，向发光二极管构成部件的前方侧反射，由此，可提高其发光效率。而且，本发明的发光二极管通过使用所述本发明的发光二极管构成部件，可以高效地制造，而不会浪费高价的发光二极管的封装等。
附图说明
图1是作为本发明集合基板的实施方式的一个例子的，成为摄像元件搭载用绝缘部件的根基的集合基板的局部放大俯视图。
图2是所述集合基板中对贯通孔的部分进行了放大的剖视图。
图3是在对集合基板进行切割而得到的绝缘部件中，对贯通孔的部分进行了放大的剖视图。
图4是绝缘部件的表示主面侧的俯视图。
图5是表示在主面上接合框体而形成的半导体元件搭载部件的俯视图。
图6是绝缘部件的表示外部连接面侧的仰视图。
图7是半导体元件搭载部件的在绝缘部件的主面上的元件搭载区域，搭载作为半导体元件的摄像元件，并且，在框体上接合透光性盖体而形成的摄像装置的剖视图。
图8是作为本发明集合基板的实施方式的其他例子，成为发光元件搭载用绝缘部件的前身的集合基板的一部分放大了的俯视图。
图9是放大了所述集合基板中的贯通孔部分的剖视图。
图10是在对所述集合基板进行切割而得到的绝缘部件中的贯通孔部分进行了放大的剖视图。
图11是绝缘部件的表示主面侧的俯视图。
图12是绝缘部件的表示外部连接面侧的仰视图。
图13是表示在半导体元件搭载部件的绝缘部件的主面搭载作为半导体元件的发光元件，并由荧光体和/或保护树脂密封的发光二极管构成部件的剖视图。
图14是表示将发光二极管构成部件搭载于封装中的发光二极管的剖视图。
图15是在本发明的半导体元件搭载部件的实施方式的其他例中，放大了贯通孔的部分的、图17的V方向向视侧视图。
图16是表示在贯通孔的内面形成导电层之前的、相同的贯通孔的状态的侧视图。
图17是表示所述实例的半导体元件搭载部件的主面侧的俯视图。
图18是表示外部连接面侧的仰视图。
图19是将成为所述实例的半导体元件搭载部件的根基的绝缘部件，从集合基板切割之前的放大了贯通孔部分的俯视图。
图20是图19的B—B线剖视图。
图21是放大了贯通孔变形部的俯视图。
图22是图21的B—B线剖视图。
具体实施方式
图1是作为本发明集合基板1的实施方式的一个例子的、成为摄像元件搭载用绝缘部件2的根基的集合基板1的局部放大俯视图。而且，图2是所述集合基板1中对贯通孔11的部分进行了放大的剖视图，图3是在对集合基板1进行切割而得到的绝缘部件2中，对贯通孔11的部分进行了放大的剖视图。而且，图4是绝缘部件2的表示主面21侧的俯视图，图5是表示在主面21上接合框体4而形成的半导体元件搭载部件BL的俯视图，图6是绝缘部件2的表示外部连接面22侧的仰视图。并且，图7是在半导体元件搭载部件BL的绝缘部件2的主面21上的元件搭载区域21a，搭载作为半导体元件的摄像元件PE1，并且，在框体4上接合透光性盖体FL而形成的摄像装置PE2的剖视图。
参照图1，该实例的集合基板1是整体由陶瓷形成的平板状基板，包含：多个区域1a，其成为板状绝缘部件2且具有规定平面形状(在图中为矩形状)；和一定宽度的区域1b，其以划分所述多个区域1a的方式以纵横的矩阵状设置在各区域1a之间，用于通过切割器进行除去。图中的一点划线是用于划分区域1a、1b的边界线L。而且，在各区域1a的与相互平行的两条边对应的位置，跨越所述边界线L分别形成有多个(在图中为8个)一组的贯通孔11。
所述集合基板1，优选对成为其前身的陶瓷前驱体(陶瓷生片等)进行烧成形成为平板状之后，通过后续加工形成贯通孔11来进行制造。由此，能够以现有的共烧法难以形成的高精度形成贯通孔11。
参照图2，形成各贯通孔11的内面分别由第一和第二的两个锥形面11b、11c构成。其中，第一锥形面11b，以从绝缘部件2的主面21侧(在图中为上面侧)，到设置在绝缘部件2的厚度方向的一个位置的、平面形状为圆形的最小孔部11a，开口直径逐渐变小的力式，形成为圆锥形状，并且，在主面21处形成有圆形的开口。另外，第二锥形面11c，从绝缘部件2的外部连接面22侧(在图中为下面侧)，到所述最小孔部11a，形成为圆锥形状，使得开口直径逐渐变小，并且，在外部连接面22处形成有圆形的开口。
作为通过后续加工在预先进行烧成而形成为平板状的集合基板1中，形成具有图示形状的贯通孔11的方法，可以考虑多种方法，但是，特别优选通过利用了喷砂法的方法来形成。即，参照图1和图2，以使集合基板1的外部连接面22侧的与贯通孔11的开口对应的圆形区域露出、其以外的区域由抗蚀膜保护的状态，通过喷砂法选择性地在厚度方向对集合基板1的露出的区域进行穿孔，来形成第二锥形面11c。与此同时，在主面21侧也同样地，以使与贯通孔11的开口对应的圆形区域露出、其以外的区域由抗蚀膜保护的状态，通过喷砂法选择性地在厚度方向对集合基板1的露出区域进行穿孔，来形成第一锥形面11b。
于是，由于作为由喷砂法而实现的穿孔的特征为，穿孔越前进，其开口尺寸越小，所以，两锥形面11b、11c形成为圆锥倾斜状，并且两锥形面11b、11c的连接部成为最小孔部11a，由此形成了贯通孔11。在所述方法中，通过调整为了形成两锥形面11b、11c的穿孔深度和穿孔直径，可以任意控制最小孔部11a的开口直径、所述最小孔部11a的在绝缘部件2的厚度方向的形成位置。
在具有所述形状的贯通孔11中，第一锥形面11b和与之连接的主面21以钝角，即角度θ1相交，并且，第二锥形面11c和与之连接的外部连接面22也以钝角，即角度θ2相交。因此，在通过例如物理蒸镀、印刷、镀覆等形成图3所示的电极层31和32、导电层33之际，可以大幅降低第一锥形面11b和主面21的角部、以及第二锥形面11c和外部连接面22的角部的金属层的剥离或膜厚不均匀，能够可靠地连接电极层31、32和导电层33，而不会产生接触不良等。因此，能够提高摄像装置PE2的可靠性。
另外，如果在所述贯通孔11中，两锥形面11b、11c以锐角相交，则存在二者的角部、即最小孔部11a局部的金属层的密接性降低，导电层33在最小孔部11a的部分中断，或金属层的膜厚变得不均匀的可能性。为了形成厚度均匀、且与最小孔部11a的上下的部分良好连接的导电层33，优选两锥形面11b、11c也以钝角、即角度θ3相交。为了使两锥形面11b、11c的构成角度θ3为钝角，只要调整基于喷砂法等的穿孔条件，来调整所述两锥形面11b、11c的锥形面的角度即可。
集合基板1优选其热传导率为10W/mK以上。如果热传导率为10W/mK以上，则会提高半导体元件搭载部件BL的散热性，能够与摄像元件PE1的高输出化对应。而且，优选集合基板1的热膨胀系数为10×10-6/℃以下。如果热膨胀系数为10×10-6/℃以下，则能够防止在元件驱动时的因热过程等而膨胀、收缩之际，对摄像元件PE1施加过大的应力，导致所述元件PE1破损、接合脱落。
作为形成满足这些条件的集合基板1的材料，可举出AlN、Al2O3、SiC、Si3N4、BeO、BN等的绝缘性陶瓷，从成本的观点考虑优选Al2O3。但是，如果考虑散热性，则集合基板1的热传导率在上述的范围内也为80W/mK以上，特别优选为150W/mK以上，为了达到这样高的热传导率优选采用AlN或SiC。另外，如果考虑减小与摄像元件PE1的热膨胀系数之差，优选采用AlN或Al2O3。
因此，如果最优先选择散热功能等，则在上述物质中可由AlN形成集合基板1，但是在不怎么要求散热功能的情况下，特别优选Al2O3形成集合基板1。另外，如果考虑机械强度等兼顾集合基板1的其他物性、或者制造成本等，则集合基板1的热传导率在上述的范围内特别优选为300W/mK以下；热膨胀系数在上述的范围内也特别优选为4×10-6～7×10-6/℃。
在所述集合基板1的主面21形成有半导体元件搭载用的电极层31；在外部连接面22上形成有用于与其他部件连接的电极层32；在贯通孔11的内面形成有连接两电极层31、32之间的导电层33(图1～图6)。
前述当中，主面21侧的电极层31有多个与各贯通孔11对应，独立地形成。而且，在图示的实例中，各个电极层31形成为从在成为绝缘部件2的区域1a的、与相互平行的矩形的两条边中的一条边对应的位置形成的贯通孔11，朝向另一条长边的方向延伸设置的矩形状。另一方面，外部连接面22侧的电极层32也有多个与各贯通孔11对应地独立形成，各个电极层32形成为从在成为绝缘部件2的区域1a的、与相互平行的矩形的两条边中的一条边对应的位置形成的贯通孔11，朝向另一条长边的方向延伸设置的矩形状。并且，导电层33形成为，覆盖贯通孔11的内面整个面，且在集合基板1的主面21侧与电极层31连接，在外部连接面22侧与电极层32连接。
另外，在主面21上，以不与各电极层31接触的方式设置了间隙g的状态，形成有金属层5。金属层5具有作为遮光层的功能，与电极层31一同覆盖所述主面21中由框体4所包围的、半导体元件搭载用的区域21a。即，金属层5用于遮断通过绝缘部件2，从搭载于所述区域21a的摄像元件PE1的背后入射的光，而提高摄像元件PE1的灵敏度。
优选电极层31和金属层5以覆盖区域21a的面积的80％以上的方式形成。由此，能够使电极层31和金属层5作为遮光层而发挥充分的功能。但是，多个电极层31需要相互分离，而且，金属层5也需要与各电极层31相互分离。因此，在电极层31、金属层5之间必须设置间隙g，因此，不能够以电极层31或金属层5覆盖区域21a的面积的100％，即区域21a的整个面。如果考虑在电极层31和金属层5之间，确保能够防止多个电极层31之间的短路的足够间隙g，则优选电极层31和金属层5以覆盖区域21a的面积的95％以下的方式形成。另外，使各电极层31形成得大一些，来覆盖区域21a的面积的80～95％，则也可以省略金属层5。
电极层31、32以及导电层33，都可以通过以往公知的各种导电性出色的金属材料等形成。而且，所述各层可以利用湿式镀覆法或真空蒸镀法、溅射法等物理蒸镀法等各种金属喷镀法，形成为单层构造或两层以上的多层构造。由于在湿式镀覆法中，通过一次的处理可以形成具有足够厚度的金属膜，所以，电极层31、32与导电层33也可以形成为单层构造，但也可以例如在由Cu或Ni构成的1层或2层的基底层之上，层叠由Ag、Au等导电性出色的金属构成的厚度为0.1～10μm的表面层，来形成多层构造。
另一方面，在物理蒸镀法中，优选将电极层31、32与导电层33形成为层叠了功能分离的多个层的多层构造，作为该多层构造的例子，例如可以举出从靠近集合基板1的一侧顺次层叠了下述各层的三层构造等，所述各层是指：
(I)由Ti、Cr、NiCr、Ta以及这些金属的化合物等构成、与集合基板1的密接性出色的密接层，
(II)由Pt、Pd、Cu、Ni、Mo、NiCr等构成、具有防止形成下述表面层的金属发生扩散的功能的扩散防止层，以及
(III)由Ag、Al、Au等构成、导电性出色的表面层。
优选密接层的厚度为0.01～1.0μm，扩散防止层的厚度为0.01～1.5μm，表面层的厚度为0.1～10μm左右。
另外，也可以组合物理蒸镀法和湿式镀覆法，将电极层31、32与导电层33形成为多层构造。例如，可以过物理蒸镀法形成了密接层和扩散防止层的基础上，通过湿式镀覆法形成由Cu或Ni构成的基底层，进而，通过物理蒸镀法或湿式镀覆法形成由Ag、Al、Au等构成的导电性出色的表面层。
在主面21侧的电极层31的表面，为了提高例如通过引线接合WB连接所搭载的摄像元件PE1与各端子之间时的可靠性，也可以设置由Au等构成的焊盘(bonding pad)。另外，在外部连接面22侧的电极层32的表面，为了提高例如通过对与设置在数码相机等的基板的电极层之间进行软钎焊而表面安装的可靠性，也可以设置由Au等构成的对软钎料接合层。
另外，也可以如前所述，在使用Au作为导电材料，形成单层构造的电极层31、32，或配置在多层构造的电极层31、32的外表面的情况下，也可以省略焊盘或对软钎料接合层。而且，由于金属层5和电极层31形成在同一个面，所以，只要在形成电极层31的同时，以具有相同层构成的方式形成金属层5即可。但是，由于金属层5只要单单作为遮光层发挥功能即可，所以，例如即使在电极层31形成为上述的多层构造的情况下，金属层5也可以仅形成为一层具有足够厚度的单层构造。
为了图案形成电极层31、32和金属层5，例如只要使用金属掩模或基于光刻法的掩模等，通过所述湿式镀覆法或物理蒸镀法，选择性地金属喷镀没有被所述掩模覆盖而露出的集合基板1的表面即可。而且，为了将电极层31、32形成多层构造，只要在集合基板1的露出的表面，反复进行基于不同金属的金属喷镀即可。并且，导电层33，只要在主面21形成电极层31或金属层35之际，或者在外部连接面22形成电极层32之际，或者在进行上述两方的作业之际，以不被掩模覆盖而露出贯通孔11的开口的状态，形成为与两电极层31、32同时地，和所述两电极层31、32连接的状态即可。
为了使用形成有上述电极层31、32、导电层33以及金属层5的集合基板1，制造用于搭载作为半导体元件的摄像元件PE1的半导体元件搭载部件BL，通过切割机等除去所述集合基板1中由边界线L所划分的区域1b。这样，剩余的区域1a凌乱地分离，形成了多个绝缘部件2。然后，如果经由例如由树脂或低熔点玻璃等构成的接合层B1，将框体4接合到所形成的每个绝缘部件2的主面21上，则制造了下述的半导体元件搭载部件BL，即主面21的经由框体4的通孔41而露出的区域21a，成为用于搭载作为半导体元件的摄像元件PE1的元件搭载部(图4～图7)。
而且，制造出与集合基板的区域1a的形成间隔一致而排列多个通孔41的、包含多个成为框体4的区域的集合基板，在经由接合层B1将其接合在形成有所述电极层31、32、导电层33以及金属层5的集合基板1的主面21侧后，也通过切割机等除去集合基板1中的区域1b、和成为框体4的集合基板的与所述区域1b重合的区域，可以制造多个层叠了绝缘部件2和框体4的半导体元件搭载部件BL。
如果考虑防止与绝缘部件2层叠状态的翘曲等变形的发生，或减小与半导体元件的热膨胀系数之差等，则框体4优选由热膨胀系数在10×10- 6/℃以下，特别优选为4×10-6～7×10-6/℃，并且，与绝缘部件2的热膨胀系数之差在3×10-6/℃以下，特别优选在1×10-6/℃以下的材料形成。进一步而言，优选以和绝缘部件2相同的材料形成框体4，使得热膨胀系数之差完全消失。例如，在由AlN形成绝缘部件2的情况下，优选框体4也由AlN形成；在由Al2O3形成绝缘部件2的情况下，优选框体4也由Al2O3形成。另外，在半导体元件是摄像元件的情况下，为了遮断通过所述框体4而入射的不要的光，优选框体4由遮光性的材料形成。
参照图7，本发明的摄像装置PE2构成为，在所述半导体元件搭载部件BL的区域21a中搭载了摄像元件PE1，并且，在经由引线接合WB将所述摄像元件PE1的端子(未图示)、和电极层31的在所述区域21a内露出的前端部连接在一起之后，在框体4上经由由树脂或低熔点玻璃等构成的接合层B2，接合由透光性材料构成的盖体FL。根据该摄像装置PE2，能够以通过盖体FL对摄像元件PE1进行曝光的状态，密封所述摄像元件PE1。摄像元件PE1的各端子，经由引线接合WB、电极层31、导电层33以及电极层32，与设置在数码相机等的基板上的电极层等连接。
图8是作为本发明集合基板1的实施方式的其他例子，成为发光元件搭载用绝缘部件2的前身的集合基板1的一部分放大了的俯视图。图9是放大了所述集合基板1中的贯通孔11部分的剖视图，图10是在对所述集合基板1进行切割而得到的绝缘部件2中的贯通孔11部分进行了放大的剖视图。而且，图11是绝缘部件2的表示主面21侧的俯视图，图12是表示外部连接面22侧的仰视图。并且，图13是表示在半导体元件搭载部件BL的绝缘部件2的主面21搭载作为半导体元件的发光元件LE1，并由作为密封材料的荧光体和/或保护树脂FR密封的发光二极管构成部件LE2的剖视图，图14是表示将发光二极管构成部件LE2搭载于封装7中的发光二极管LE3的剖视图。
参照图8，该实例的集合基板1也是整体由陶瓷形成为平板状的基板，包括：成为板状的绝缘部件2的、具有规定平面图形(图中为矩形状)的多个区域1a；和以纵横的矩阵状设置在各区域1a之间来划分所述多个区域1a的、用于通过切割机除去的一定宽度的区域1b。图中的点划线是用于划分区域1a、1b的边界线L。而且，在各区域1a的与相互平行的图中纵方向的两条边对应的位置，分别在所述边界线L的附近形成有多个(图中为3个)一组的贯通孔11。
所述集合基板1与先前的实例同样，也优选在将成为其前身的前驱体(陶瓷生片等)烧成形成为平板状之后，通过后续加工形成贯通孔11来进行制作。由此，能够以以往的共烧法难以形成的高位置精度形成贯通孔11。而且，电极层31、32与导电层33也优选形成在烧成后的集合基板1的表面。在该情况下，也可以在光的反射率出色的、通过共烧法形成的由Mo或W等构成的基底层之上，形成通过镀覆法难以形成的Al制层作为电极层31等。
参照图9，形成各贯通孔11的内面，分别由第一和第二两个锥形面11b、11c构成。其中，第一锥形面11b，从绝缘部件2的主面21侧(图中上方侧)，到设置在绝缘部件2的厚度方向一处的、平面形状为圆形的最小孔部11a，形成为圆锥锥形面状，使得开口直径逐渐变小，并且，在主面21处开口为圆形。另外，第二锥形面11c，从绝缘部件2的外部连接面22侧(图中下面侧)，到所述最小孔部11a，形成为圆锥锥形面状，使得开口直径逐渐变小，并且，在外部连接面22处开口为圆形。
由此，第一锥形面11b和与之连接的主面21以钝角，即角度θ1相交，并且，第二锥形面11c和与之连接的外部连接面22也以钝角，即角度θ2相交，因此，在通过例如物理蒸镀、印刷、镀覆等形成电极层31和32、导电层33之际，可以大幅降低第一锥形面11b和主面21的角部、以及第二锥形面11c和外部连接面22的角部的金属层的剥离或膜厚不均匀。因此，能够可靠地连接电极层31、32和导电层33，而不会产生接触不良等，从而，能够提高发光二极管构成部件LE2以及发光二极管LE3的可靠性。
参照图10，所述贯通孔11在其内面形成了导电层33之际，最小孔部11a的部分被形成导电层33的导电材料33a的堆积填充，在切割状态前的状态下，关闭了集合基板1的厚度方向。由此，如先前所说明那样，在下一道工序中，通过作为密封材料的荧光体以及/或者保护树脂FR，密封所述集合基板1的搭载于各绝缘部件2的主面21的发光元件LE1时，可以防止所述荧光体以及/或者保护树脂FR通过贯通孔11，漏出到集合基板1的背面。
但是，在形成导电层33之际，如果在贯通孔11中成为两锥形面11b、11c的角部的最小孔部11a的部分，产生金属层的剥离或膜厚的不均，则存在通过导电材料33a无法良好填充最小孔部11a的可能性。如果考虑通过导电材料33a良好地填充最小孔部11a，则优选两锥形面11b、11c也以钝角、即角度θ3相交。为了使两锥形面11b、11c所成角度θ3呈钝角，只要调整基于喷砂法等的穿孔的条件，来调整两锥形面11b、11c的倾斜角度即可。
参照图8和图9，所述贯通孔11中的第二锥形面11c，形成在跨过集合基板1的成为绝缘部件2的区域1a和各区域1a之间的区域1b之间的所述边界线L的位置。而且，如果通过切割机等除去区域1b切出各区域1a，则如图10～图12所示，在构成半导体元件搭载部件BL的绝缘部件2的侧面23，在所述第二锥形面11c的内面形成的导电层33经由开口11d露出。因此，露出的导电层33作为软钎料凸缘(fillet)而发挥功能，在通过软钎焊将发光二极管构成部件LE2搭载到其他部件，例如图14所示的发光二极管LE3的封装7等上时，通过所形成的软钎料凸缘，可以辅助外部连接用的电极层32，由此，能够提高安装的可靠性。
对将具有该形状的贯通孔11预先烧成形成为平板状的集合基板1而言，作为后续加工中的形成方法，优选采用先前所说明的、基于喷砂法的形成方法。通过在所述方法中调整两锥形面11b、11c的穿孔深度与穿孔直径，可以任意控制最小孔部11a的开口直径、与所述最小孔部11a的绝缘部件2的厚度方向的形成位置。
参照图9，如上所述那样控制的、最小孔部11a的绝缘部件2的厚度方向的形成位置，以从主面21到最小孔部11a的距离h表示，优选其超过所述绝缘部件2的厚度t0的0倍且在2/3倍以下的范围。由此，可确保锥形面11b、11c在最小孔部11a的上下，第一锥形面11b和主面21以钝角、即角度θ1相交，并且，第二锥形面11c和外部连接面22也以钝角、即角度θ2相交，由此，能够可靠地连接在其上形成的电极层31、32和导电层33。
而且，可确保比最小孔部11a靠近外部连接面22侧的、与电极层32连接的、第二锥形面11c中的导电层33的露出面积，由此，还可以充分发挥作为软钎料凸缘的形成部的功能。并且，通过利用了所述喷砂法的形成法，连接从集合基板1的两侧形成的第一以及第二锥形面11b、11c，还能够可靠地形成贯通孔11而不产生变形等。另外，如果考虑充分确保第二锥形面11c中的、作为软钎料凸缘的形成部而发挥功能的导电层33的露出面积，则更优选所述距离h为绝缘部件2的厚度t0的1/2倍以下。而且，为了通过所述的形成方法可靠地形成贯通孔11，进一步优选所述距离h为5μm～50μm左右。
而且，参照图9，优选最小孔部11a的开口直径d为10μm以上。开口直径d为10μm以上的最小孔部11a，能够通过所述喷砂法等通常的加工方法，精度较佳地形成贯通孔11。并且，还能够以最小孔部11a的开口直径d一致的状态形成每个贯通孔11，由于为了形成最小孔部11a不需要其它的加工工序等，所以，提高了半导体元件搭载部件BL的生产率，可实现成本降低。
而且，优选所述最小孔部11a的开口直径d为200μm以下。如果开口直径d为200μm以下，则在贯通孔11的内面形成导电层33之际，可效率更佳地由导电材料33a填充最小孔部11a，因此，能够进一步可靠地防止荧光体以及/或者保护树脂FR的泄漏等。
另外，如果考虑通过喷砂法等通常的加工方法，进一步可靠地使贯通孔11的最小孔部11a贯通，和在贯通孔11的内面形成导电层33之际由导电材料33a效率更佳地填充最小孔部11a，则优选所述最小孔部11a的开口直径d为50～150μm，更优选为75～125μm。
如果考虑提高半导体元件搭载部件BL的散热性，与发光元件LE1的高输出化对应，则集合基板1优选热传导率在10W/mK以上，其中更优选80W/mK以上，特别优选150W/mK以上。而且，若考虑机械强度等与其他物性的兼顾、或制造成本等，则优选集合基板1的热传导率在300W/mK以下。
而且，如果考虑防止在因元件驱动时的热过程等而发生膨胀、收缩之际，对发光元件LE1施加过大的应力，导致所述元件LE1破损、接合脱离的情况，则集合基板1优选热膨胀系数在10×10-6/℃以下。并且，如果考虑机械强度等与其他物性的兼顾或制造成本等，则集合基板1的热膨胀系数优选为4×10-6～7×10-6/℃。
作为形成满足这些条件的集合基板1的材料，可举出AlN、Al2O3、SiC、Si3N4、BeO、BN等的绝缘性陶瓷。其中，为了达到高的热传导率特别优选采用AlN、SiC，为了减小与发光元件LE1的热膨胀系数之差，优选采用AlN、Al2O3。并且，如果优选考虑成本，则优选Al2O3。
参照所述各图，在所述集合基板1的主面21形成有半导体元件搭载用的电极层31；在外部连接面22形成有与其他部件连接用的电极层32；在贯通孔11的内面形成有连接两电极层31、32之间的导电层33。
并且，贯通孔11的最小孔部11a，通过使形成导电层33的导电材料33a堆积而被填充，切出绝缘部件2之前的贯通孔11处于在集合基板1的厚度方向被关闭的状态。由此，在将发光元件LE1搭载于电极层31上并进行密封之际，可防止荧光体以及/或者保护树脂FR通过贯通孔11泄漏到相反面侧，例如，可以节省限制地密封集合基板1的、搭载有发光元件LE1的主面21侧的特定区域的功夫，通过所述荧光体以及/或者保护树脂FR密封其整个面，由此，能够进一步推进发光二极管构成部件LE2的小型化。
最小孔部11a的由导电材料33a填充的、在集合基板1的厚度方向的厚度t1，优选是集合基板1的厚度t0的1/50～1/2倍。如果厚度t1是集合基板1的厚度t0的1/50以上，则能够可靠地防止在密封时，因其重量等而穿过关闭的贯通孔11，导致荧光体以及/或者保护树脂FR漏出到外部连接面22侧。另外，如果厚度t1为集合基板1的厚度t0的1/2以下，则可确保比最小孔部11a靠近外部连接面22侧的、导电层33的露出面积，由此，作为软钎料凸缘的形成部能够充分地发挥功能。
另外，如果考虑进一步增加作为软钎料凸缘的形成部而发挥功能的导电层33的露出面积，并且，更可靠地防止密封时因其重量等，穿过关闭的贯通孔11，荧光体以及/或者保护树脂FR泄漏到外部连接面22侧的情况，则进一步优选最小孔部11a的由导电材料33a填充的、集合基板1的厚度方向的厚度t1，是集合基板1的厚度t0的1/20～1/5倍。
优选在贯通孔11的内面形成的导电层33的厚度t2是最小孔部11a的开口直径d的0.2～1.0倍。如果厚度t2是开口直径d的0.2倍以上，则在贯通孔11的内面形成导电层33之际，能够通过导电材料33a更高效地填充最小孔部11a，因此，能够更可靠地防止荧光体以及/或者保护树脂FR的泄漏等。
但是，由于即使厚度t2超过开口直径d的1.0倍，只是不能得到其以上的效果，而不需要多余的导电材料33a，所以，存在着填充最小孔部11a时的效率反而降低的可能性。因此，优选厚度t2是开口直径d的1.0倍以下。另外，若考虑进一步高效地通过导电材料33a填充最小孔部11a，则导电层33的厚度t2优选是最小孔部11a的开口直径d的0.3～0.5倍。
半导体元件搭载用的电极层31，通过两个分别在面方向相互分离地形成，以绝缘的状态设置在集合基板1的、成为每个绝缘部件2的区域1a的主面21侧。而且，外部连接用的电极层32，也通过两个分别在面方向相互分离地形成，以绝缘的状态设置在所述集合基板1的、成为每个绝缘部件2的区域1a的外部连接面22侧。而且，主面21侧的两个电极层31、和外部连接面22侧的两个电极层32，分别是在集合基板1的表背两面对应的部件，经由两电极层31、32的成为绝缘部件2的区域1a的外周缘侧的、分别形成在三个位置的贯通孔11的内面的导电层33连接。
详细而言，平面形状形成为近似矩形状的电极层31，和从所述电极层31的一侧边31a在贯通孔11的方向上延伸、到达贯通孔11的主面21侧的开口周围的延设电极层31b，以及贯通孔11的内面的导电层33一体形成，相互连接。而且，平面形状为近似矩形状且以和外部连接面22侧的开口一部分重合的方式形成的电极层32，和贯通孔11的内面的导电层33，同样地一体形成、相互连接。
优选在外部连接面22设置的电极层32的面积总和，占所述外部连接面22的面积的比例为30％以上。由此，当在半导体元件搭载部件BL的外部连接面22侧的电极层32，和在发光二极管LE3的封装7与面发光体的基板设置的电极层之间，通过软钎焊对发光二极管构成部件LE2进行表面安装之际，能够充分确保半导体元件搭载部件BL和封装7与基板之间的散热路径，因此，能够实现发光二极管LE3的高输出化。
另外，若考虑进一步充分确保散热路径，则优选电极层32的面积总和占外部连接面22的面积的比例为50％以上，进一步优选为70％以上。但是，若考虑两个以上的电极层32如上所述那样在面方向相互离开地形成之际，充分确保两电极层32之间的绝缘性，则优选电极层32的面积总和占外部连接面22的面积的比例为90％以下。
电极层31、32以及导电层33如上所述，可以使用导电性出色的金属材料等，形成单层构造或两层以上的多层构造。为了图案形成电极层31、32，也可以采用与前述相同的方法。也可以在电极层31的表面设置由Ag、Al或Al合金等构成的反射层，用于以高的反射率反射来自发光元件LE1的光，特别是波长600nm以下的短波长光。其中，Al特别适合于450nm以下的短波长光的反射率，可以提高与荧光体组合用于发白色光的、短波长的发光元件LE1的发光效率，因此优选。
另外，在使用这些金属作为导电材料形成单层构造的电极层31、或配置在多层构造的电极层31的外表面时，也可以省略反射层。而且，也可以在电极层32的表面形成先前所说明的由Au等构成的对软钎料接合层；还可以通过使用Au作为导电材料，形成单层构造的电极层32、或配置在多层构造的电极层32的外表面，省略对软钎料接合层。
为了使用所述集合基板1，制造用于搭载作为半导体元件的发光元件LE1的半导体元件搭载部件BL，并且造成发光二极管构成部件LE2，在包含于集合基板1的各区域1a的电极层31上，分别搭载发光元件LE1，并且，通过作为密封材料的荧光体以及/或者保护树脂FR密封集合基板1的整个面之后，利用切割器等除去集合基板1的区域1b。于是，剩余的区域1a零散地分散，在形成了半导体元件搭载部件BL的同时，得到了图13所示的发光二极管构成部件LE2。发光元件LE1的搭载，通过经由软钎料层SL对半导体元件搭载部件BL的电极层31和发光元件LE1的未图示的电极层实施软钎焊来进行。
若考虑作为发光元件LE1的搭载所使用的软钎料，在后续工序中也可以将发光二极管构成部件LE2软钎料安装到封装7与基板上，则优选使用熔点比较高的Au—Sn系、Au—Ge系、Au—Si系等的软钎料。而且，除了软钎焊之外，也可以使用Au凸块将发光元件LE1搭载于半导体元件搭载部件BL。并且，还可以在使用软钎料或粘接膏将发光元件LE1搭载于半导体元件搭载部件BL之后，通过引线接合连接发光元件LE1和电极层31。
作为用于密封发光元件LE1的保护树脂，可以使用环氧系、硅酮系等以往公知的各种保护树脂。若特别考虑了耐热性与相对紫外线的耐性等，则优选使用硅酮系树脂。另外，作为荧光体，可以举出与放射例如波长600nm以下，特别是450nm以下的短波长的光的发光元件LE1组合，可以发出白色光的以往公知的各种荧光体。在一并使用荧光体和保护树脂的情况下，优选在将搭载于电极层31上的发光元件LE1先以荧光体密封之后，再以覆盖荧光体的方式通过保护树脂进行密封。另外，还可以使用荧光体和保护树脂的混合物进行密封。
优选半导体元件搭载部件BL的面积，即在该实例中，绝缘部件2的主面21以及外部连接面22的面积，是搭载于主面21的发光元件LE1的面积(向主面21上的投影面积)的1.1～4倍。在半导体元件搭载部件BL的面积超过发光元件LE1的4倍时，可极力减小其外形，实现空间节约化。由此，与以往的发光元件的芯片同样，存在着无法将在半导体元件搭载部件BL的主面21侧搭载发光元件LE1而形成的发光二极管构成部件LE2一边作为一个部件进行操作，一边组装到发光二极管LE3的封装7、或搭载于面发光体的基板的可能性。而且，还存在着半导体元件搭载部件BL变得过大，使得在发光元件LE1发生不良时所产生的材料浪费，与以往的封装的情况相比几乎没有改变的可能性。
特别由于先前所说明的由热传导率高的材料构成的绝缘部件2价格昂贵，所以，优选其面积在所述范围内也要尽量地小。即，半导体元件搭载部件BL的面积，若考虑消除材料的浪费，则在所述范围内也特别优选为发光元件LE1的面积的3.5倍以下，进一步优选为3.0倍以下。
而且，半导体元件搭载部件BL的面积小于发光元件LE1的面积的1.1倍，存在着发光元件LE1的搭载作业难以进行的可能性。并且，尤其还存在发光元件LE1的侧面侧的、基于保护树脂等的密封变得不充分的可能性。另外，若考虑提高搭载的作业性、或通过保护树脂等更可靠地密封发光元件LE1，则半导体元件搭载部件BL的面积在上述范围内，也特别优选是发光元件LE1的面积的1.3倍以上，进一步优选是其1.5倍以上。
若考虑充分确保强度，且尽量减小半导体元件搭载部件BL的溶剂，则优选绝缘部件2的厚度为0.1～1mm，进一步优选为0.2～0.5mm。
如果将多个所述发光二极管构成部件LE2搭载到基板上，则可以构成面发光体。而且，发光二极管构成部件LE2也可以作为发光二极管器件的最终形态而使用。例如，通过软熔等方法软钎料安装在印刷电路基板等的电路基板、或液晶的背光灯构成部件所期望的位置，也可以作为发光二极管而发挥功能。
而且，参照图14，如果将所述发光二极管构成部件LE2搭载到具有凹部7a的封装7的、设置在凹部7a底面的两个电极层72上，并且，通过由能够透过来自发光二极管构成部件LE2的光的材料形成的密封盖或透镜LS，密封凹部7a的开口7b，则可以得到发光二极管LE3。
发光二极管构成部件LE2的搭载，通过经由软钎料层SL1对半导体元件搭载部件BL的电极层32、和封装7的电极层72实施软钎焊而进行。此时，由于熔融的软钎料的一部分形成在贯通孔11中的第二锥形面11c的内面，在绝缘部件2的侧面23迂回到露出的导电层33，形成了软钎料凸缘SL2，所以，提高了安装的可靠性。
封装7包括：在图中的上面侧形成有电极层72的基板70、和层叠在所述基板70上的、具有成为凹部7a的通孔的反射部件71。而且，反射部件71的通孔形成为从底面侧朝向开口7b侧向外方扩张的纺锤状，其内面成为反射面71a。而且，通过所述反射面71a的表面使来自发光二极管构成部件LE2的光向开口7b的方向反射，可以通过透镜LS效率更佳地向封装7的外部放射。
作为基板70，可以使用陶瓷基板或玻璃环氧基板等具有绝缘性且耐热性的基板。而且，为了高效地反射来自发光二极管构成部件LE2的光，作为反射部件71，使用其整体或者至少反射面71a由金属形成的部件。
也可以将所述图9的贯通孔11，形成在其整体进入到集合基板1的区域1a内的位置。在该情况下，由于锥形面11c在绝缘部件2的侧面23没有露出，所以，没有必要使形成在该锥形面11c的导电层33作为软钎料凸缘的形成部而发挥功能。因此，也可以通过导电材料33a完全填充贯通孔11。
图15是在本发明的半导体元件搭载部件BL的实施方式的其他例中，放大了贯通孔11的部分的、图17的V方向向视侧视图，图16是表示在贯通孔11的内面形成导电层33之前的、相同的贯通孔11的状态的侧视图。而且，图17是表示所述实例的半导体元件搭载部件BL的主面21侧的俯视图，图18是表示外部连接面22侧的仰视图。并且，图19是将成为所述实例的半导体元件搭载部件BL的根基的绝缘部件2，从集合基板1切割之前的、放大了贯通孔11部分的俯视图，图20是图19的B—B线剖视图。
参照这些附图，该实例的半导体元件搭载部件BL除了贯通孔11的形状以外，其构成与先前的图8～图14的实例大致相同。即，参照图17、18，该实例的半导体元件搭载部件BL包括：矩形平板状的绝缘部件2，其一面作为用于发光元件搭载的主面21，相反面作为用于和其他部件连接的外部连接面22；发光元件搭载用的两个电极层31，其在所述绝缘部件2的主面21沿着面方向相互离开形成，以绝缘的状态被设置；与其他部件连接用的两个电极层32，其在外部连接面22沿着面方向相互离开形成，以绝缘的状态被设置。
主面21侧的两个电极层31和外部连接面22侧的两个电极层32，分别是在绝缘部件2的表背两面对应的部件，经由导电层33连接在一起，所述导电层33形成在两电极层31、32的绝缘部件2的外周缘侧的、各自一个位置形成的、沿厚度方向贯通绝缘部件2的贯通孔11的内面。
详细而言，其平面形状为近似矩形状，并且，除了在两个电极层31之间具有一定宽度的间隙之外，覆盖主面21的整个面的电极层31和贯通孔11内面的导电层33一体形成、相互连接。而且，平面形状形成为近似矩形状的电极层32、和从所述电极层32的一侧边32a向贯通孔11的方向延长，达到贯通孔11的、外部连接面22侧的开口周围的延设电极层32b、以及贯通孔11的内面的导电层33一体形成，相互连接。
为了制作所述半导体元件搭载部件BL、和在其主面21搭载有发光元件LE1、通过荧光体以及/或者保护树脂密封的发光二极管构成部件LE2，与先前的实例同样，准备具有包含多个绝缘部件2的大小的集合基板1，将所述集合基板1通过边界线L划分成成为绝缘部件2的多个区域1a，在规定的位置形成贯通孔11，并且，在一面形成电极层31，在相反面形成电极层32，在贯通孔11的内面形成导电层33，进而，在将发光元件LE1搭载到电极层31上，并通过作为密封材料的荧光体以及/或者保护树脂FR进行密封之后，分别对各区域1a进行切割。
参照图15、图16、图19以及图20，形成各贯通孔11的内面分别由第一和第二的两个锥形面11b、11c构成。其中，第一锥形面11b，从绝缘部件2的主面21侧(在图中为上面侧)，到设置在绝缘部件2的厚度方向的一个位置的、开口宽度d比贯通孔11其他部分小的、平面形状为长圆形的最小孔部11a，形成为锥形面状，使得开口宽度逐渐变小，并且，在主面21处形成有长圆形的开口。另外，第二锥形面11c，从绝缘部件2的外部连接面22侧(在图中为下面侧)，到所述最小孔部11a，形成为锥形面状，使得开口宽度逐渐变小，并且，在外部连接面22处形成有椭圆形的开口。
而且，所述贯通孔11跨过集合基板1上的由边界线L所划分的两个、成为半导体元件搭载部件BL的区域1a、和在其间的由切割机等除去的区域1b而形成。并且，在贯通孔11的内面形成了导电层33之际，最小孔部11a的部分通过形成导电层33的导电材料33a的堆积而被填充，所述贯通孔11在图19、图20所示的切割之前的状态下，在集合基板1的厚度方向关闭。
因此，在将发光元件LE1安装到电极层31上并进行密封之际，可以防止荧光体以及/或者保护树脂FR经由贯通孔11而泄漏到相反面侧，所以，例如，可以节省限制地密封集合基板1的、搭载有发光元件LE1的主面21侧的特定区域的功夫，通过荧光体以及/或者保护树脂FR密封其整个面，由此，能够进一步推进发光二极管构成部件LE2的小型化。
而且，如果通过切割机等除去区域1b、切出各区域1a，则如图15～图18所示，在构成半导体元件搭载部件BL的绝缘部件2的侧面23，在所述第二锥形面11c的内面形成的导电层33经由开口11d而露出。因此，将露出的导电层33作为软钎料凸缘的形成部而发挥功能，在通过软钎焊将发光二极管构成部件LE2搭载到其他部件，例如发光二极管LE3的封装7等上时，通过所形成的软钎料凸缘，可以辅助外部连接用的电极层32，由此，能够提高安装的可靠性。
具有图示形状的贯通孔11，也优选采用喷砂法形成。即，若在集合基板1的成为外部连接面22的一面侧，与贯通孔11的开口对应地、将不被抗蚀膜保护而露出的区域的形状形成为长圆形，通过喷砂法对集合基板1的露出的区域，选择性地在厚度方向上穿孔，形成第二锥形面11c，并且，在成为主面21的相反面侧也同样地与贯通孔11的开口对应地，将不被抗蚀膜保护而露出的区域的形状形成为长圆形，通过喷砂法对集合基板1的露出的区域，选择性地在厚度方向上穿孔，形成第一锥形面11b，则由于作为基于喷砂法进行穿孔的特征在于，穿孔越前进其开口尺寸越小，所以，形成了图19、图20所示的形状的贯通孔11。
根据与先前实例相同的理由，贯通孔11的各部分的尺寸优选设定在同样的范围。即，参照图15、16，最小孔部11a的、在绝缘部件2的厚度方向的形成位置，以从主面21到最小孔部11a的距离h表示，优选其超过所述绝缘部件2的厚度t0的0倍且在2/3倍以下的范围，进一步优选是绝缘部件2的厚度t0的1/2倍以下。而且，更进一步优选是5μm～50μm左右。另外，最小孔部11a的开口宽度d优选是10～200μm，进一步优选是50～150μm，更进一步优选是75～125μm。此外，这里所说的开口宽度d是指，在矩形状的中央部的两端，相当于分别连接半圆的形状的长圆的、与连接两端的半圆的中心之间的中心线正交的方向的宽度。
最小孔部11a的由导电材料33a所填充的、绝缘部件2的厚度方向的厚度t1，优选是绝缘部件2的厚度t0的1/50～1/2倍，进一步优选是1/20～1/5倍。另外，在贯通孔11的面内形成的导电层33的厚度t2，优选是最小孔部11a的开口宽度d的0.2～1.0倍，进一步优选是0.3～0.5倍。
根据与先前实例相同的理由，贯通孔11之外的各部分的尺寸也优选设定在同样的范围。即，优选绝缘部件2的主面21以及外部连接面22的面积，是搭载于主面21的发光元件LE1的面积(向主面21上的投影面积)的1.1～4倍，进一步优选是1.3～3.5倍，更进一步优选是1.5～3.0倍。另外，优选绝缘部件2的厚度为0.1～1mm，进一步优选是0.2～0.5mm。
优选设置在外部连接面22的电极层32的面积总和占所述外部连接面22的面积的比例为30％以上，进一步优选为50％以上，更进一步优选为70％以上。另外，优选所述比例为90％以下。
电极层31、32以及导电层33，都可以使用以往公知各种的、导电性出色的金属材料等，利用湿式镀覆法或真空蒸镀法、溅射法等物理蒸镀法等各种金属喷镀法，形成单层构造或两层以上的多层构造。电极层31优选至少其表面由Ag、Al或Al合金等形成；电极层32优选至少其表面由Au形成。
绝缘部件2优选由热传导率在10W/mK以上、热膨胀系数在10×10- 6/℃以下的陶瓷形成，优选包含陶瓷制的绝缘部件2的该实例的半导体元件搭载部件BL，在烧成成为绝缘部件2的前身的陶瓷的前驱体(陶瓷生片)而形成了板状的集合基板1之后，经过对所述集合基板1利用后续加工形成贯通孔11、电极层31、32以及导电层33的工序而制成。
发光二极管构成部件LE2如上所述，通过将具有包含多个绝缘部件2的大小的集合基板1划分成多个区域1a，在规定位置形成贯通孔11，在一面形成电极层31，在相反面形成电极层32，在贯通孔11的内面形成导电层33，并且，以通过导电材料33a的体积填充所述贯通孔11的最小孔部11a的状态，将发光元件LE1搭载到电极层31上，在利用荧光体以及/或者保护树脂FR进行密封之后，分别切出各区域1a，由此在形成半导体元件搭载部件BL的同时对其进行了制造。
而且，如果将多个所述发光二极管构成部件LE2搭载到基板上，则可以构成面发光体。并且，发光二极管构成部件LE2也可以作为发光二极管器件的最终形态而使用。例如，通过软熔等方法软钎料安装在印刷电路基板等的电路基板、或液晶的背光灯构成部件所期望的位置，也可以作为发光二极管而发挥功能。
另外，如果经由软钎料层SL1通过软钎焊，将所述发光二极管构成部件LE2搭载到图14的封装7的、设置在凹部7a的底面的两个电极层72上，并且，通过由能够透过来自发光二极管构成部件LE2的光的材料形成的密封盖或透镜LS，密封凹部7a的开口7b，则可以得到发光二极管LE3。此时，由于熔融的软钎焊的一部分形成在贯通孔11中的第二锥形面11c的内面，在绝缘部件2的侧面23迂回到露出的导电层33，形成了软钎料凸缘SL2，所以，提高了安装的可靠性。
如图21、图22所示，贯通孔11的内面也可以形成为组合了图9、图10的圆锥锥形面状和图19、图20的锥形面状的形状。即，图的贯通孔11的内面由：在成为半导体发光元件搭载部件BL的相邻的两个区域1a内分别设置的两个第一锥形面11b；和跨过所述两个区域1a、以及其间的区域1b之间的区域1b而设置，经由在所述两个区域1a内设置的两个最小孔部11a与所述两个第一锥形面11b连接的一个第二锥形面11c构成。
上述中，两个第一锥形面11b，从绝缘部件2的主面21侧(在图中为上侧)，到平面形状为圆形的两个最小孔部11a，分别形成为圆锥锥形面状，使得开口直径逐渐变小，并且，在各个区域1a内，在主面21处形成有圆形的开口。另外，第二锥形面11c，从绝缘部件2的外部连接面22侧(在图中为下侧)，到所述两个最小孔部11a，形成为锥形面状，使得平面形状形成为在矩形状的中央部的两端，分别与所述两个最小孔部11a连接同心圆状的半圆的长圆形，且先前定义的长圆的开口宽度逐渐变小，
并且，以跨过邻接的两个区域1a和其间的区域1b的状态，在外部连接面22处形成有长圆形的开口。
所述贯通孔11也优选采用喷砂法形成。即，若在集合基板1的成为外部连接面22的一面侧，与贯通孔11的开口对应地、将不被抗蚀膜保护而露出的区域的形状形成为长圆形，通过喷砂法对集合基板1的露出的区域，选择性地在厚度方向上穿孔，形成第二锥形面11c，并且，在成为主面21的相反面侧也同样与贯通孔11的开口对应地，将不被抗蚀膜保护而露出的区域的形状形成为圆形，通过喷砂法对集合基板1的露出的区域，选择性地在厚度方向上穿孔，在第二锥形面11c的长圆的两端，一边一个形成共计两个第一锥形面11b，则由于作为基于喷砂法进行穿孔的特征在于，穿孔越前进其开口尺寸越小，所以，形成了图21、图22所示的形状的贯通孔11。
所述贯通孔11在其内面形成了导电层33时，最小孔部11a的部分通过形成导电层33的导电材料33a的堆积而被填充，在切割前的集合基板1中在厚度方向上关闭，所以，可防止荧光体以及/或者保护树脂FR经由贯通孔11而泄漏到相反侧。而且，在通过切割机等除去相邻的区域1a之间的区域1b，将区域1a作为每个绝缘部件而进行切出之际，由于贯通孔11中的在第二锥形面11c的内面形成的导电层33在绝缘部件2的侧面23露出，所以，可以将所述导电层33作为软钎料凸缘的形成部而发挥功能。另外，根据与先前两个实例相同的理由，贯通孔11的各部分的尺寸、以及其以外的各部分的尺寸都优选设定在同样的范围内。
本发明的构成不限定于以上所说明的各附图的例子，在不变更本发明主旨的范围内，可以实施和各种设计变更。

Claims (26)

1、一种半导体元件搭载部件，具备：
绝缘部件，形成为一面为用于半导体元件搭载的主面，而相反面作为与其他部件连接的外部连接面的板状，并且具有在所述板的厚度方向贯通，且其内面按照从设于所述主面以及外部连接面的开口到设于所述厚度方向的一处的最小孔部，各自开口尺寸逐渐变小的方式形成为锥形的贯通孔，由陶瓷一体形成；形成于所述绝缘部件的主面的半导体元件搭载用的电极层；形成于外部连接面的与其他部件连接用的电极层；形成于贯通孔的内面的与其他部件连接用的电极层；形成于贯通孔的内面的连接主面侧的电极层和外部连接面侧的电极层的导电层。
2、根据权利要求1所述的半导体元件搭载部件，其特征在于，
绝缘部件的热传导率为10W/mK以上。
3、根据权利要求1所述的半导体元件搭载部件，其特征在于，
绝缘部件的热膨胀系数为10×10-6/℃以下。
4、根据权利要求1所述的半导体元件搭载部件，其特征在于，
绝缘部件由AlN、Al2O3、或SiC而形成。
5、根据权利要求1所述的半导体元件搭载部件，其特征在于，
绝缘部件的厚度为0.1～1mm。
6、根据权利要求1所述的半导体元件搭载部件，其特征在于，
形成贯通孔的内面，按照从主面，到设于绝缘部件的厚度方向的一处的最小孔部，开口直径逐渐变小的方式形成为锥形，按照从在所述主面开口的第一锥形面和外部连接面，到所述最小孔部，开口直径逐渐变小的方式形成为锥形，和在所述外部连接面开口的第二锥形面构成；并且，所述第一锥形面和与之连接的主面相交而成的角度θ1、第二锥形面和与之连接的外部连接面相交而成的角度θ2、及所述两个锥形面所成的角度θ3均为钝角。
7、根据权利要求1所述的半导体元件搭载部件，其特征在于，
将从绝缘部件的主面到最小孔部为止的所述绝缘部件的厚度方向的距离h设定在相对于绝缘部件的厚度t0满足
0<h≤2/3t0
的范围内。
8、根据权利要求1所述的半导体元件搭载部件，其特征在于，
最小孔部的平面形状形成为圆形，并且其开口直径为10～200μm。
9、根据权利要求1所述的半导体元件搭载部件，其特征在于，
贯通孔的至少一部分在绝缘部件的、主面以及外部连接面交叉的侧面被开放。
10、根据权利要求1所述的半导体元件搭载部件，其特征在于，
贯通孔的最小孔部被形成导电层的导电材料填充，所述贯通孔在厚度方向上被关闭。
11、根据权利要求1所述的半导体元件搭载部件，其特征在于，
贯通孔的整体在绝缘部件的、主面与外部连接面交叉的侧面被关闭。
12、根据权利要求1所述的半导体元件搭载部件，其特征在于，
贯通孔的整体被形成导电层的导电材料填充，所述贯通孔在厚度方向上被关闭。
13、根据权利要求1所述的半导体元件搭载部件，其特征在于，
外部连接面的电极层的、外表面的至少一部分有Au形成。
14、根据权利要求1所述的半导体元件搭载部件，其特征在于，
主面的电极层的、外表面的至少一部分由Ag、Au、Al或Al合金形成。
15、根据权利要求14所述的半导体元件搭载部件，其特征在于，
主面的电极层在靠近集合基板的一侧顺次形成包含如下层的多层构造：
(I)由Ti、Cr、NiCr、Ta或这些金属的化合物构成的密接层，
(II)由Pt、Pd、Cu、Ni、Mo、或NiCr构成的扩散防止层，以及
(III)由Ag、Al、或Au构成的表面层。
16、根据权利要求15所述的半导体元件搭载部件，其特征在于，
密接层的厚度为0.01～1.0μm，扩散防止层的厚度为0.01～1.5μm，表面层的厚度为0.1～10μm。
17、根据权利要求1所述的半导体元件搭载部件，其特征在于，
在主面的电极层上，层叠有Au基底层。
18、根据权利要求1所述的半导体元件搭载部件，其特征在于，
在绝缘部件的主面，设定有用于半导体元件搭载的区域，并且，在所述主面上，按照包围区域的方式层叠有框体。
19、根据权利要求18所述的半导体元件搭载部件，其特征在于，
绝缘部件和框体的热膨胀系数都在10×10-6/℃以下，并且，框体的热膨胀系数与绝缘部件的热膨胀系数之差在3×10-6/℃以下。
20、根据权利要求18所述的半导体元件搭载部件，其特征在于，
绝缘部件的主面的、由框体所包围的用于搭载半导体元件的区域的面积的80％以上，至少由包含用于搭载半导体元件的电极层的金属层所覆盖。
21、一种半导体装置，包括：
权利要求1所述的半导体元件搭载部件；和
半导体元件，搭载于所述半导体元件搭载部件中的绝缘部件的主面。
22、根据权利要求21所述的半导体装置，其特征在于，
半导体元件被密封材料密封。
23、根据权利要求21所述的半导体装置，其特征在于，
半导体元件搭载部件的主面的面积是半导体元件向所述主面上投影的面积的1.1～4倍。
24、一种发光二极管构成部件，权利要求23所述的半导体装置的半导体元件是发光元件，并且，密封材料是荧光体和保护树脂中的至少一个。
25、一种发光二极管，一种发光二极管，包括：封装，具有凹部；权利要求24所述的发光二极管构成部件，搭载于所述封装的凹部的底面；和密封盖或透镜，为了对所述凹部进行密闭而接合于凹部的开口，由能够透过来自发光二极管构成部件的光的材料构成。
26、一种摄像装置，包括：权利要求18所述的半导体元件搭载部件；作为半导体元件的摄像元件，搭载于所述半导体元件搭载部件的绝缘部件的主面的、由框体所包围的区域；和盖体，为了对框体内进行密闭而接合于所述框体的上面，由透光性的板材构成。
CN 200810181244 2004-08-06 2005-07-21 半导体元件搭载部件、半导体装置及摄像装置 Expired - Fee Related CN101414597B (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2004231085 2004-08-06
JP2004-231085 2004-08-06
JP2004231085 2004-08-06
JP2005047481 2005-02-23
JP2005047481 2005-02-23
JP2005-047481 2005-02-23

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN200580008032.5A Division CN1930680B (zh) 2004-08-06 2005-07-21 集合基板

Publications (2)

Publication Number Publication Date
CN101414597A true CN101414597A (zh) 2009-04-22
CN101414597B CN101414597B (zh) 2010-09-15

Family

ID=37859595

Family Applications (2)

Application Number Title Priority Date Filing Date
CN200580008032.5A Expired - Fee Related CN1930680B (zh) 2004-08-06 2005-07-21 集合基板
CN 200810181244 Expired - Fee Related CN101414597B (zh) 2004-08-06 2005-07-21 半导体元件搭载部件、半导体装置及摄像装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN200580008032.5A Expired - Fee Related CN1930680B (zh) 2004-08-06 2005-07-21 集合基板

Country Status (1)

Country Link
CN (2) CN1930680B (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102544324A (zh) * 2012-01-19 2012-07-04 日月光半导体制造股份有限公司 半导体光源模块
CN103081147A (zh) * 2010-09-10 2013-05-01 奥斯兰姆奥普托半导体有限责任公司 光电半导体器件及其制造方法
CN104134635A (zh) * 2013-05-02 2014-11-05 阿尔卑斯电气株式会社 树脂密封件以及树脂密封件的制造方法
CN108807652A (zh) * 2017-04-28 2018-11-13 日亚化学工业株式会社 发光装置
CN109244041A (zh) * 2017-07-10 2019-01-18 日本特殊陶业株式会社 发光元件搭载用封装
CN109244212A (zh) * 2017-07-10 2019-01-18 日本特殊陶业株式会社 发光元件搭载用封装
CN110678434A (zh) * 2017-06-29 2020-01-10 株式会社Ｄｉｔ 多层陶瓷基板及其制造方法
CN111508923A (zh) * 2019-01-31 2020-08-07 奥特斯奥地利科技与系统技术有限公司 在部件承载件材料中制造具有低偏移的通孔

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008044641A1 (de) * 2008-04-28 2009-10-29 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement
TW201114003A (en) 2008-12-11 2011-04-16 Xintec Inc Chip package structure and method for fabricating the same
EP2357665A3 (en) * 2010-01-20 2014-01-01 Xintec Inc. Chip package and method for fabricating the same
JP6142831B2 (ja) * 2014-03-27 2017-06-07 ソニー株式会社 実装用基板及びその製造方法、並びに、部品実装方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE511377C2 (sv) * 1996-12-19 1999-09-20 Ericsson Telefon Ab L M Viaanordning
CN1200465C (zh) * 2001-10-24 2005-05-04 翰立光电股份有限公司 显示元件的封装结构及其形成方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103081147A (zh) * 2010-09-10 2013-05-01 奥斯兰姆奥普托半导体有限责任公司 光电半导体器件及其制造方法
CN102544324A (zh) * 2012-01-19 2012-07-04 日月光半导体制造股份有限公司 半导体光源模块
CN104134635A (zh) * 2013-05-02 2014-11-05 阿尔卑斯电气株式会社 树脂密封件以及树脂密封件的制造方法
CN108807652A (zh) * 2017-04-28 2018-11-13 日亚化学工业株式会社 发光装置
CN110678434A (zh) * 2017-06-29 2020-01-10 株式会社Ｄｉｔ 多层陶瓷基板及其制造方法
CN110678434B (zh) * 2017-06-29 2022-06-14 株式会社Dit 多层陶瓷基板及其制造方法
US11419218B2 (en) 2017-06-29 2022-08-16 Dit Co., Ltd. Multilayered ceramic substrate and method for manufacturing same
CN109244041A (zh) * 2017-07-10 2019-01-18 日本特殊陶业株式会社 发光元件搭载用封装
CN109244212A (zh) * 2017-07-10 2019-01-18 日本特殊陶业株式会社 发光元件搭载用封装
CN111508923A (zh) * 2019-01-31 2020-08-07 奥特斯奥地利科技与系统技术有限公司 在部件承载件材料中制造具有低偏移的通孔
CN111508923B (zh) * 2019-01-31 2024-03-26 奥特斯奥地利科技与系统技术有限公司 在部件承载件材料中制造具有低偏移的通孔

Also Published As

Publication number Publication date
CN1930680B (zh) 2011-08-17
CN1930680A (zh) 2007-03-14
CN101414597B (zh) 2010-09-15

Similar Documents

Publication Publication Date Title
CN101414597B (zh) 半导体元件搭载部件、半导体装置及摄像装置
KR100765945B1 (ko) 집합기판, 반도체소자 탑재부재, 반도체장치, 촬상장치,발광다이오드 구성부재, 및 발광다이오드
US7491980B2 (en) Semiconductor light-emitting device mounting member, light-emitting diode constituting member using same, and light-emitting diode using same
US10636945B2 (en) Method of manufacturing light emitting device including metal patterns and cut-out section
TWI377706B (en) Mount for semiconductor light emitting device
JP4279388B2 (ja) 光半導体装置及びその形成方法
US7985980B2 (en) Chip-type LED and method for manufacturing the same
TWI500181B (zh) 光電裝置之基座
TW200824058A (en) Semiconductor element mounting member, semiconductor device, imaging device, light emitting diode constituting member, and light emitting diode
JP4598432B2 (ja) 電子部品及びその製造方法
US9887333B2 (en) Light emitting device and element mounting board
JP3977414B1 (ja) 半導体素子搭載部材、半導体装置、撮像装置、発光ダイオード構成部材、および発光ダイオード
JP4238666B2 (ja) 発光装置の製造方法
US11640957B2 (en) Light emitting module
KR100866879B1 (ko) 발광 소자 패키지 및 그 제조방법
JP2004253711A (ja) 発光素子収納用パッケージおよび発光装置
US11398589B2 (en) Light emitting device package and light source device
JP2004311456A (ja) 発光素子収納用パッケージおよび発光装置
JP5509623B2 (ja) 発光装置
JP2023061588A (ja) 光学部材、及び、発光装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100915

Termination date: 20180721