CN101410840B

CN101410840B - 减少线网之间的相互耦合的方法

Info

Publication number: CN101410840B
Application number: CN2007800110495A
Authority: CN
Inventors: P·A·哈比兹; W·J·利文斯通
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 2006-03-27
Filing date: 2007-03-21
Publication date: 2011-11-16
Anticipated expiration: 2027-03-21
Also published as: US20070226673A1; EP2008209A2; CN101410840A; TW200821884A; WO2007112240A2; WO2007112240A3; US7464359B2; EP2008209A4; JP2009531787A; JP5005025B2; TWI409655B

Abstract

公开了用于电路的互连阵列(4)的实施例。所述互连阵列包括受攻击线网(100)，其平行并邻近多个交叉的攻击线网(200-400)的部分，从而，最小化了耦合电容所导致的电路延迟或误切换。此外，公开了重定线互连阵列(4)的相关方法的实施例，包括识别受攻击线网(100)和至少两个攻击线网(200-400)并使所述攻击线网(200-400)交叉使得多个攻击线网的部分平行并邻近受攻击线网(100)，由此在最小改变布线环境的情况下使耦合电容对受攻击线网(100)的影响最小化。

Description

减少线网之间的相互耦合的方法

技术领域

本发明的实施例通常涉及定线布线设计，以及更具体而言，涉及具有线网之间的最小相关耦合的定线布线设计和减少线网之间的相关耦合的相关方法。

背景技术

耦合电容发生在平行线网之间。该耦合引起串扰噪声，其随之可以引起信号延迟和电路失效。具体而言，如果平行的邻近线网的切换窗口重叠，一个线网会成为攻击线网，该攻击线网会影响邻近的线网(即，受攻击线网)的切换时间(即，当发生从低电压到高电压或从高电压到低电压的输出转换时的时间)和/或转换速率(即，从低电压到高电压或从高电压到低电压的输出改变的速率)。例如，当攻击线网和受攻击线网在重叠时间处切换时，在沿相反方向(即低到高或高到低)和/或在不同的转换速率的情况下，可以增加或减少受攻击线网的转换速率并使受攻击线网的切换时间变得较早或较迟。增加转换速率或使受攻击线网的切换时间变得较迟，会引起建立时间违背(violation)(例如，在触发器或锁存器处)或输出定时窗口错误。减少转换速率或使受攻击线网的切换时间发生得较早，会引起保持时间违背。

一种用于避免耦合噪声引起的定时失败的技术是移动布线使其分离并以该方式来减少耦合电容。该方法在高密集芯片区域中并不奏效，因为不存在附加的空间来增大绝缘体距离。其它的常用方法是通过使用强驱动器来产生更多的定时裕度。在关键线网中，该方法已变得无用。因此，在本领域中仍然需要一种这样的方法，该方法重定线阵列来最小化密集布线区域中的线网之间的相关耦合并最小地干扰当前的设计。

发明内容

考虑到上述情况，公开了用于密集电路的互连阵列的实施例。所述互连阵列包括平行并邻近多个交叉的攻击线网的部分的受攻击线网，由此，最小化了由耦合电容导致的电路的转换延迟或误切换。还公开了重定线互连阵列的相关方法，其包括识别受攻击线网和至少两个攻击线网并使所述攻击线网交叉以便多个攻击线网的部分平行并邻近所述受攻击线网，从而最小化耦合电容对所述受攻击线网的噪声影响而最小地改变布线环境。

更具体而言，公开了互连阵列的实施例，其包括沿相同方向取向并大部分位于同一布线层上的受攻击线网(即，第一线网)和两个或更多的攻击线网(即，第二线网、第三线网等)。所述线网中的每一个线网都具有对应的切换特性(例如，切换窗口、转换速率、切换时间和切换方向)。也就是，所述第一线网具有第一切换特性，所述第二线网具有第二切换特性，所述第三线网具有第三切换特性等等。

所述第一线网是直线的。相反地，所述第二和第三线网是交叉或扭曲的以便所述第二和第三线网中的每一个的部分都平行并邻近所述第一线网的一侧。因此，由耦合电容产生的串扰噪声分布在各种攻击线网上，其对所述第一线网的所述切换特性具有联合影响。具体而言，因为统计上所述第二和第三线网的所述切换特性将很可能是不同的，与仅仅单独的攻击线网(例如，仅仅所述第二线网)邻近所述第一线网时的影响相比，将会减小在所述第一线网与所述第二和第三线网的所述部分之间的耦合电容对所述第一切换特性的所述联合影响。另外，所述第二和第三线网可以与附加的攻击线网相交叉以便附加的线网的附加的部分平行并邻近所述第一线网的同一侧。通过增加具有邻近所述第一线网的部分的攻击线网的数目，甚至可以进一步减小耦合电容对所述第一切换特性的所述联合影响。

在示例性的实施例中，配置所述互连阵列以便邻近所述第一线网的每个部分都具有预定的最大长度。在另一示例性实施例中，通过选择和交叉攻击线网来配置所述互连阵列以便影响所述第一线网的所述联合的耦合电容小于预定的最大值。

还公开了在互连阵列中重定线线网的方法的实施例，其中在所述阵列内的所述线网沿相同方向取向并位于相同的布线层(即，所述阵列的主布线层)上。每个线网具有对应的切换特性(即转换速率、切换时间、切换方向和切换窗口)。也就是，第一线网具有第一切换特性，第二线网具有第二切换特性等等。

所述方法的所述实施例包括从所述阵列中的不同的线网中识别一个线网(即，第一线网)，由于与另一线网(即，第二线网)的耦合电容所导致的串扰噪声使其不能满足定时要求，从而将所述第一线网视为受攻击线网并将所述第二线网视为攻击线网。

除了识别所述第一线网(即，所述受攻击线网)以外，还识别所述第二线网(即，所述主要攻击线网)，其造成所述受攻击线网失效。具体而言，将所述第二线网识别为平行并邻近所述第一线网的线网，以及，作为耦合电容的结果，影响所述第一线网的所述切换特性(即，所述第一切换特性)造成所述第一线网不满足所述定时要求。

一旦识别了所述第一线网和所述第二线网，从在所述阵列中的其它线网中选择第三线网(即，另一攻击线网)与所述第二线网交叉。所述第三线网的选择被限制为在所述主布线层之上或之下的布线层中具有短空轨道的线网。统计上，符合所述选择要求的任何攻击线网的切换特性(即，活动性(activity)、转换速率、切换时间和/或切换方向)可能与所述第二线网的所述切换特性(即，所述第二切换特性)不同。因此，一旦交叉所述第二和第三线网，与在所述第一线网与单独的第二线网之间的耦合电容的所述影响相比，将减小耦合电容对所述第一线网的所述联合影响。

可选地，除了识别用于与所述第二线网交叉的第三线网以外，也可以以相同的方式选择一个或多个附加的攻击线网用于交叉，如上所述。

一旦选择所述第三线网和，可选的，所述附加的线网，所述第二线网和这些选择的攻击线网将被重定线以使它们交叉。通过重定线这些多攻击线网(即，所述第二线网、第三线网和任何的附加的线网)使它们交叉并使所述多个攻击线网中的每一个线网的部分平行并邻近所述第一线网的一侧，它们的切换特性(即，所述第二线网的所述第二切换特性、所述第三线网的所述第三切换特性、任何的附加的线网的所述附加的切换特性等)将会对所述第一线网的所述第一切换特性产生联合影响。具体而言，因为这些多个攻击线网的所述切换特性(即，活动性、切换窗口、转换速率、切换时间、和/或切换方向)将会显著地不同并可以彼此抵消。因此，与在所述第一线网和单独的所述第二线网之间的耦合电容的所述影响相比，将减小耦合电容对所述第一线网的所述转换速率和所述切换时间的所述联合影响。

可以通过在所述主布线层之上或之下(即，在所述第二线网或第三线网之上或之下的布线层中)的耦合区域内定位空轨道来完成重定线所述线网的过程，其中所述受攻击和攻击线网位于所述主布线层上。然后，将附加的过孔形成到所述空轨道并通过所述空轨道形成布线来使所述线网交叉。在所述重定线过程期间，保持到所述第一线网的所有耦合电容的总和以便非耦合负载保持不变。另外，可以对所述选择过程和重定线过程设置限制来确保所述受攻击线网到邻近线网的所有耦合小于给定的阈值。例如，可以设定限制以防止邻近所述受攻击线网的所述多个攻击线网的所述部分中的每一个部分大于预定的最大长度。还可以设置另一限制，可以设定在所述第一线网与所述多个交叉的攻击线网的所述部分之间建立不超过最大耦合电容的耦合电容。

当结合下列描述和附图考虑时，将更好地理解本发明的实施例的这些和其它方面。然而，应当理解，虽然下列描述指出了本发明的优选实施例及其大量的具体细节，但下列描述是示例性的而不是限制性的。在不脱离其精神的情况下可以在本发明的实施例的范围内进行许多改变和修改，因此本发明的实施例包括所有这样的修改。

附图说明

参考附图并通过下列详细的描述将更好地理解本发明的实施例，其中：

图1是示例了具有在单布线层上的多个平行线网的互连阵列的顶视图；

图2是示例了如何通过将布线200分为200a、200b、200c以及200d来减小布线100到200的相互作用的图；

图3是示例了本发明的互连阵列的一个实施例的图；

图4是示例了多个攻击线网对受攻击线网的转换速率和切换时间的联合影响的图；

图5是示例了本发明的互连阵列的另一实施例的图；以及

图6是示例了本发明的方法的实施例的流程图。

具体实施方式

通过参考在附图中示例的并在下列详细的描述中详述的非限制实施例非常充分地解释了本发明的实施例及其各种特征和有利的细节。值得注意的是，在附图中示例的特征不必按比例绘制。省略了对公知的部件和处理技术的描述以免不必要地模糊本发明的实施例。在此使用的实例仅仅旨在有助于理解实践本发明的实施例的方法并使本领域的技术人员可以实践本发明的实施例。因此，不应将实例理解为限制本发明的实施例的范围。

图1是示例了具有在单布线层5上的多个平行邻近线网100-400的互连阵列的图。如上所述，在平行线网100-400之间产生耦合电容。该耦合引起串扰噪声，其可以引起信号延迟和电路失效。具体而言，如果平行的邻近线网(例如，100和200)的切换窗口重叠，一个线网200可以成为攻击线网，该攻击线网影响邻近的线网100(即，受攻击线网)的切换特性(例如，影响邻近的线网100的切换时间(即，当发生从低电压到高电压或从高电压到低电压的输出转换时的时间)和/或转换速率(即，从低电压到高电压或从高电压到低电压的输出改变的速率))。例如，当攻击线网200和受攻击线网100在重叠切换窗口期间切换时，但是沿相反的方向(即低到高或高到低)，在具有不同的转换速率和/或不同的切换时间的情况下，可以增加或减小受攻击线网100的最终的转换速率以及受攻击线网的切换时间可以发生得较早或较迟。增加转换速率或使受攻击线网100的切换时间发生得较迟可以造成建立时间违背(例如，在触发器或锁存器处)或输出定时窗口错误。降低转换速率或使受攻击线网100的切换时间发生得较早可以造成保持时间违背。

如上所述，用于避免耦合噪声引起定时失败的一种技术是移动分离布线(例如，在增加布线100与200之间的距离6)并以该方式减小耦合电容。该方法在高密集芯片区域中并不奏效，因为没有附加的空间来增大绝缘体距离。其它常用方法是通过使用较强的驱动器来产生更多的时间裕度。因此，本领域中仍然需要一种这样的方法，该方法重定线阵列来最小化密集布线区域中的线网之间的相关耦合并最小地干扰当前的设计。

参考图2，将单一的相互作用分解为多个相互作用(例如，将攻击线网200分为200a-d)可以有效地去除了耦合电容对受攻击线网100延迟的噪声影响。因此，考虑到上述情况，这里公开的本发明的方法和结构的实施例将把单攻击线网分解为多个较小的攻击线网。这些实施例依赖于电路切换统计随机性。也就是，在随机逻辑中，任何攻击线网都可以静止或具有上升或下降的转换。与单攻击线网相反，如果多个“攻击”线网通过耦合电容连接到单“受攻击”线网，效果是所有相互作用的总和。因为，统计上，多个攻击线网将具有不同的切换特性，总相互作用会抵消噪声从而可以忽略噪声的影响。可以实现这一点，而不需要任何显著的附加的空间或不需要显著地改变总的容性负载。因此，本发明的实施例非常适合于在设计周期的末段确定噪声引起的延迟改变而对设计产生最小的干扰。

更具体而言，公开了用于密集电路的互连阵列的实施例。互连阵列包括位于平行并邻近多个交叉的攻击线网的部分的受攻击线网，从而，最小化了耦合电容导致的电路的切换延迟或错误。还公开了重定线互连阵列的相关方法的实施例，包括识别受攻击线网和至少两个攻击线网并使攻击线网交叉，以便多个攻击线网的部分平行并邻近受攻击线网从而最小化耦合电容对受攻击线网的影响而最小地改变布线环境。

本发明的互连阵列的实施例(参见图3的阵列3和图4的阵列4)包括受攻击线网100(即，第一线网)和至少两个攻击线网200-400。受攻击和攻击线网100-400都沿相同的方向取向，大部分位于相同的布线层(即，主布线层)。线网100-400中的每一个线网都具有对应的切换特性(即，切换窗口、转换速率、切换时间和切换方向)。也就是，第一线网100具有第一切换特性，第二线网200具有第二转切换特性，第三线网300具有第三切换特性等等。统计上，这些切换特性将会不同。

参考图3，受攻击线网100(即，第一线网)是直线的。反之，第二和第三线网200和300(即，攻击线网)是交叉或扭曲的以便攻击线网中的每一个的部分220、320平行于并邻近第一线网100的第一侧170。通过在相同的布线层上的附加的布线13、在耦合区域之上(所示例的)或之下的布线层上的附加的布线14以及附加的过孔12来实现交叉。因此，由耦合电容引起的串扰噪声分布于不同的攻击线网200、300，因而对第一线网100的切换特性(即，转换速率和切换时间)具有联合的影响。也就是，因为相对于第一线网100，第二和第三线网200、300都是攻击线网并具有邻近第一线网100的部分220、320，其切换特性(即，切换窗口、活动性(activity)、转换速率、切换时间和切换方向)会影响第一线网100的第一切换特性。具体而言，因为统计上，第二和第三线网200、300的第二和第三切换特性将是不同的，与仅仅单个攻击线网(例如，仅仅第二线网)邻近第一线网100的情况下的耦合电容对第一切换特性的影响相比，则可以减小第一线网100与部分220、320之间的耦合电容对第一切换特性的联合影响。

图4示例了攻击线网200和300对线网100的切换特性的联合影响。线101示例了在没有来自任何邻近线网的耦合电容的情况下的线网100的切换转换，具有切换时间130a以及转换速率140a。如所示例的，线网200具有重叠线网100的切换窗口110的切换窗口210，具有比线网100的切换时间130a晚的切换时间230，具有与线网100的切换方向120不同的切换方向220并具有比线网100的转换速率140a慢的转换速率240。线102示例了当仅受线网200的耦合电容影响时线网100的较迟的切换时间130b和变化的转换速率140b。如所示例的，线网300具有重叠线网100的切换窗口110的切换窗口310，具有比线网100的切换时间130a和线网200的切换时间230早的切换时间330，具有与线网100的切换方向120相同并与线网200的切换方向220不同的切换方向320以及具有比线网100的转换速率140a和线网200的转换速率240快的转换速率340。线103示例了当仅受线网300的耦合电容影响时的线网100的较早的切换时间130c和变化的转换速率140c。线104示例了当交叉线网200和300以便每个线网的一部分都邻近线网100时线网200和线网300对线网100的联合影响。具体而言，线104示例了第二和第三线网200、300都作为第一线网100的攻击线网，与在第一线网100与单独的第三线网300之间的耦合电容的影响或在第一线网100与单独的第二线网200之间的耦合电容的影响相比，可以减小耦合电容对第一线网100的转换速率和切换时间的联合影响。

另外，参考图4，第二和第三线网200、300也可以与其他攻击线网(例如，一个或多个附加的线网400，其每一个都具其自身的切换特性)交叉以便附加的线网400的附加部分420平行于并邻近第一线网100的第一侧170。与图3的阵列3一样，通过在相同布线层10上的附加的布线13，在耦合区域(如示例的)之上和/或之下的布线层上的附加的布线14和附加的过孔12来实现交叉。通过增加具有邻近受攻击线网100的部分的攻击线网的数目，可以进一步减小耦合电容对受攻击线网的切换特性(即转换速率和/或切换时间)的联合影响。

在示例性的实施例中，可以以预定数目的交叉的攻击线网200-400来配置图3或4的互连阵列以便邻近受攻击线网100的每一个部分(例如，部分220、部分320、部分420等)具有预定的最大长度180，如图4所示例。例如，预定的最大长度180可以设置为近似100微米。在另一示例性实施例中，通过选择和交叉攻击线网来配置图3或4的互连阵列以便影响受攻击线网100的耦合电容(即，在第一线网与攻击线网所有的部分220、320、420等之间的联合的总耦合电容)低于预定的最大值(例如，约10飞法(fF))。

结合图3参考图6，还公开了用于重定线互连阵列中的线网方法的实施例，其中在阵列内的线网沿相同的方向取向并位于相同的布线层(即，阵列的主布线层)上。每一个线网具有对应的切换特性(即，转换速率、切换时间、切换方向和切换窗口)。也就是，用于第一线网的第一切换特性，用于第二线网的第二切换特性，用于第三线网的第三切换特性，等等。

本方法的实施例包括从阵列中的不同线网100-400中识别一个线网(即，第一线网100)，归因于与另一线网(即，第二线网200)的耦合电容的串扰噪声会导致定时要求不能被满足，由此将第一线网100考虑为受攻击线网并将第二线网200考虑为攻击线网(602)。具体而言，作为与第二线网的耦合电容的结果，第一切换特性被改变。例如，第一线网100的转化速率被增加或被减少和/或第一线网100的切换时间前移或后移，从而，导致不能满足第一线网100的定时要求。例如，可以通过使用具有噪声分析能力的定时分析工具来识别该受攻击线网(即，第一线网)。

除了识别第一线网100(即，受攻击线网)之外，还要识别引起第一线网100失效的第二线网200(即，原始攻击线网)(602)。具体而言，第二线网200被识别为具有重叠受攻击线网的切换窗口的切换窗口的线网，其平行并邻近受攻击线网，以及作为耦合电容的结果，影响第一线网100的第一切换特性(即，转换速率和/或切换时间)而不能满足定时要求。

一旦识别第一线网100(即，受攻击线网)和第二线网200(即，原始攻击线网)，从阵列中的其他线网中选择第三线网300(即，另一攻击线网)来交叉第二线网200(604)。第三线网300的选择被限制为在之上或之下的布线层中具有可得的空轨道的线网300(605)。统计上，满足选择要求的任何的攻击线网的切换特性(即，活动性、转换速率、切换时间、切换窗口和切换方向)将可能不同于第二线网的切换特性(即，第二切换特性)。因此，与在第一线网与单独的第二线网之间的耦合电容的影响相比，一旦第二线网200和第三线网300交叉(在下面讨论的过程608处)将会减小耦合电容对第一线网的联合影响。

同样结合图6参考图4，可选地在过程604，也可以以相同的方式选择一个或多个附加线网400与第二和第三线网200、300交叉以便一个或多个附加部分420也平行并邻近第一线网的第一侧。

一旦选择了第三线网300和可选的附加的线网400，第二线网200、第三线网300和任何的附加的线网400都会被重定线(606)以便交叉它们(608)，从而，定位多个攻击线网200、300等的每个部分220、320等平行并邻近第一线网100的一侧170(参见图4)。通过以该方式重定线该多个攻击线网(即，第二线网、第三线网、和任何的附加线网)，它们切换特性(即，第二线网的第二切换特性、第三线网的第三切换特性等)将联合影响第一线网100的第一切换特性。也就是，统计上，该多个攻击线网的活动性、切换窗口、转换速率、切换时间、和/或切换方向将会改变并有可能彼此抵消。因此，与在第一线网100与独自的第二线网200之间的耦合电容的影响相比，将会减小耦合电容对第一线网100的切换特性(即，转换速率和切换时间)的联合影响。

可以通过在过程604处仅仅选择在耦合区域中具有在主布线层之上或之下(即在第二线网或第三线网之上或之下的布线层中)的短空轨道的那些线网来实现重定线线网的过程(606)，其中受攻击线网和攻击线网位于该主布线层上。然后，将附加的过孔形成到这些空轨道并通过空轨道形成布线来使线网交叉(610)。在该重定线过程期间，可以保持到第一线网的所有耦合电容的总和以便非耦合负载保持不变(609)。另外，可以在选择过程和重定线过程中设置限制以确保受攻击线网到邻近线网的总耦合小于给定的阈值(611)。例如，可以设置限制以防止邻近受攻击线网100的多个攻击线网200、300等的部分220、320等大于预定的最大长度(例如，约100微米)(612，参见图4的长度180)。还可以设置另一限制(613)，在第一线网100与多个交叉的攻击线网的部分220、320等之间建立不超过最大耦合电容(例如，约10飞法(fF))的耦合电容。

重定时改变的设计将证明可以显著减小较大数目的互连的失效概率。因此，可以对所有的半导体芯片类型实施本发明的实施例。然而，应该注意，该布线扭曲技术并不适用于在数据总线中实施，因为在数据总线中的线网是同时活动的。

另外，可以通过完全的硬件实施例、完全的软件实施例(例如，通过电子设计自动化(EDA)软件来实施)或包括硬件和软件元件的实施例来实施本发明的实施例。在实施例中，本发明通过软件实施，其包括但不局限于固件、常驻软件、微代码等。另外，本发明的实施例可以采用计算机程序产品的形式，从用于计算机和任何指令执行系统使用或与计算机和任何指令执行系统连接的提供程序代码的计算机可使用或计算机可读的存储介质可以访问该计算机程序产品。为了该描述的目的，计算机可使用或计算机可读的存储介质是可以包括、存储、通讯、传播、或传输程序的任何装置，该装置供指令执行系统、装置或设备使用或与它们连接。存储介质为电、磁、光、电磁，红外或半导体系统(或装置或设备)或传播媒介。计算机可读的存储介质的实例包括半导体或固态存储器、磁带、可移动计算机磁盘、随机存取存储器(RAM)、只读存储器(ROM)、刚性磁盘和光盘。光盘的当前的实例包括只读存储器压缩盘(CD-ROM)、读/写压缩盘(CD-R/W)和DVD。

因此，上面公开了用于密集电路的互连阵列的实施例。互连阵列包括平行和邻近多个交叉的攻击线网的部分的受攻击线网，由此，最小化了由耦合电容导致的电路的延迟或误切换。还公开了重定线互连阵列的相关方法的实施例，该方法包括识别受攻击线网和至少两个攻击线网，并交叉各攻击线网以便多个攻击线网的部分平行并邻近受攻击线网，从而最小化了耦合电容对受攻击线网的影响而最小地改变布线环境。

上述特定的实施例的描述将会完全揭示本发明的一般本质以便其他技术人员在不背离一般概念的情况下可以通过应用现有知识容易地修改这样的特定的实施例和/或使这样的特定的实施例适应各种应用，因此，旨在在公开的实施例的等价物的意义和范围内来理解这样的适应和修改。应当理解，在这里采用的措辞和术语是为了描述而不是限制。因此，虽然使用了实施例来描述本发明，但是本领域中的技术人员将认识到可以在所附权力要求的精神和范围内修改地实践这些实施例。

Claims

1.一种重定线互连阵列的方法，所述方法包括以下步骤：

识别具有第一切换特性并不满足定时要求的第一线网；

识别具有第二切换特性并平行和邻近所述第一线网的一侧的第二线网，其中在所述第一线网与所述第二线网之间的耦合电容对所述第一切换特性的影响使得所述第一线网不满足所述定时要求；

选择具有第三切换特性的第三线网；以及

重定线所述第二线网和所述第三线网以便交叉所述第二线网和所述第三线网并使所述第二线网和所述第三线网的部分平行并邻近所述第一线网的所述一侧，

其中与在所述第一线网与单独的所述第二线网之间的耦合电容的所述影响相比，减小了在所述第一线网与所述部分之间的耦合电容对所述第一切换特性的联合影响，其中因为统计上所述第二切换特性和所述第三切换特性很可能是不同的，所以减小了所述联合影响。

2.根据权利要求1的方法，其中所述重定线包括：

在所述第二线网和所述第三线网中的一个之上定位空轨道或在所述第二线网和所述第三线网中的一个之下定位空轨道；以及

形成到所述空轨道的附加的过孔和通过所述空轨道的布线来交叉所述第二线网和所述第三线网。

3.根据权利要求1的方法，还包括：

识别至少一个附加的线网；以及

在所述重定线期间，同时地重定线所述附加的线网使所述附加的线网与所述第二线网和所述第三线网交叉并使所述附加的线网的附加的部分平行并邻近所述第一线网的所述一侧。

4.根据权利要求1的方法，其中所述重定线包括重定线以便在所述第一线网与所述部分之间建立不超过预定的最大耦合电容的耦合电容。

5.根据权利要求1的方法，其中所述重定线包括重定线使得所述部分中的每一个都不大于预定的最大长度。

6.一种重定线互连阵列的方法，所述方法包括以下步骤：

识别具有第一切换特性并不满足定时要求的第一线网；

选择具有第三切换特性的第三线网；以及

重定线所述第二线网和所述第三线网以便交叉所述第二线网和所述第三线网并使所述第二线网和所述第三线网的部分平行并邻近所述第一线网的所述一侧；以及

在所述重定线期间中，保持到所述第一线网的所有耦合电容的总和，

7.根据权利要求6的方法，其中所述重定线包括：

8.根据权利要求6的方法，还包括：

识别至少一个附加的线网；以及

9.根据权利要求6的方法，其中所述重定线包括重定线以便在所述第一线网与所述部分之间建立不超过预定的最大耦合电容的耦合电容。

10.根据权利要求6的方法，其中所述重定线包括重定线使得所述部分中的每一个都不大于预定的最大长度。

11.根据权利要求6的方法，其中保持到所述第一线网的所有耦合电容的所述总和避免了改变在所述第一线网上的非耦合负载。

12.一种互连阵列，包括：

第一线网；

第二线网；以及

第三线网，

其中所述第一线网是直线的以及所述第二线网和所述第三线网是交叉的以便所述第二线网和所述第三线网的部分平行并邻近所述第一线网的一侧，以及

其中在所述第一线网与所述部分之间的耦合电容对所述第一线网具有联合影响以影响所述第一线网的切换特性，

其中与仅仅所述第二线网邻近所述第一线网的情况下的耦合电容的影响相比，归因于所述第二线网和所述第三线网的随机的切换特性，所以减小了所述联合影响。

13.根据权利要求12的互连阵列，还包括至少一个附加的线网，其中所述附加的线网与所述第二线网和所述第三线网交叉以便所述附加的线网的附加的部分平行并邻近所述第一线网。

14.根据权利要求12的互连阵列，其中在所述第一线网与所述部分之间建立不超过预定的最大耦合电容的耦合电容。

15.根据权利要求12的互连阵列，其中每个所述部分都不大于预定的最大长度。

16.一种重定线互连阵列的系统，所述系统包括：

用于识别具有第一切换特性并不满足定时要求的第一线网的装置；

用于识别具有第二切换特性并平行和邻近所述第一线网的一侧的第二线网的装置，其中在所述第一线网与所述第二线网之间的耦合电容对所述第一切换特性的影响使得所述第一线网不满足所述定时要求；

用于选择具有第三切换特性的第三线网的装置；以及

用于重定线所述第二线网和所述第三线网以便交叉所述第二线网和所述第三线网并使所述第二线网和所述第三线网的部分平行并邻近所述第一线网的所述一侧的装置，

17.根据权利要求1的方法，其中所述方法还包括，在所述重定线期间，保持到所述第一线网的所有耦合电容的总和以避免改变在所述第一线网上的非耦合负载。