CN101406001A - 用于传输数据分组的方法和设备 - Google Patents
用于传输数据分组的方法和设备 Download PDFInfo
- Publication number
- CN101406001A CN101406001A CNA2007800094149A CN200780009414A CN101406001A CN 101406001 A CN101406001 A CN 101406001A CN A2007800094149 A CNA2007800094149 A CN A2007800094149A CN 200780009414 A CN200780009414 A CN 200780009414A CN 101406001 A CN101406001 A CN 101406001A
- Authority
- CN
- China
- Prior art keywords
- transmitted
- grouping
- register
- descriptor
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/90—Buffering arrangements
- H04L49/901—Buffering arrangements using storage descriptor, e.g. read or write pointers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/90—Buffering arrangements
Abstract
本发明涉及数据分组的传输。为了简化将被传输的分组的管理,我们实现了:把将被传输的分组的至少一个描述符(3700)写入第一寄存器(370),将被传输的分组的每个描述符包括代表属于所述集合的每个分组的状态的信息,每个分组的所述状态指示所述分组是否将被传输;基于所述第一寄存器的内容,确定将被传输的数据的所述第一分组(3710),并且在第二寄存器(371)中记录将被传输的数据的所述第一分组的标识符;以及传输一组数据分组。
Description
技术领域
本发明涉及电信领域并且更确切地涉及高速的分组传输。
背景技术
根据本技术的情况,用于传输数据分组的方法实现用于应答分组以便重新传输错误分组的机制。
在MAC(代表“介质访问信道”)层中,将被传输的数据或MSDU(代表“MAC服务数据单元”)与MAC首部一起被封装在PDU(代表“协议数据单元”)中。当传输MSDU时,它们可以被捆绑(bundle)(几个MSDU的几个片段在单个PDU中传输)或简单分段(只有MSDU的一部分(或片段)在PDU中传输,剩余的部分在一个或多个其它PDU中传输)。为了与ARQ(代表“自动重复请求”)通信,将MSDU片段分成几个块并且必须应答每一块。根据IEEE802.16标准,片段必须包括没有被分派(dispatch)或应答的连续块。
由发送/接收站的微处理器实现的这种方法相对于图1来说明,并且开始于初始化步骤10,在初始化步骤10期间,指示当前块的变量指向将被传输的第一块。然后,在步骤11期间,传输与对应于一组块的MSDU相对应的一个或多个数据分组。其后,在步骤12期间,该站等待并接收错误描述符,应答或者不应答所传输的每个块作为其接收者的好或坏的接收的函数。然后,在测试13期间,微处理器初始化对应于所传输的第一块的当前块指针。其后,在测试14期间,微处理器校验是否确实由其接收者接收到当前块。在肯定的情况下,在步骤15期间,微处理器通过在被传输的块的列表中插入对应于当前块的块来更新被传输的块的列表。在否定的情况下或在步骤15之后,在测试16期间,微处理器校验当前块是否对应于被传输的最后块。在肯定的情况下,重复步骤11,对应于新的块或将被重新传输的块的所传输的块对应于在步骤15期间更新的列表。在否定的情况下,在步骤17期间,微处理器通过使指针指向随后的所传输的块来更新指针以指向当前块。其后,重复步骤14。因此,用于更新将被传输的块的列表的处理(第一次传输或在坏的应答后的重新传输)是相对冗长的,这是因为基本操作的数量较大(至少是在MSDU中呈现的块的数量的2倍(对应于步骤14和17))。因此该技术呈现出不适合需要高反应度的应用(例如视听流传输类型)的缺点。
发明内容
本发明目的在于减轻现有技术的这些缺点。
更具体地,本发明的目标是改善通信系统的性能(例如,将在通信链路上传输的数据块的确定的速度,特别是在收到重新传输请求之后)。
为了这个目的,本发明提出用于传输数据分组的方法,包括以下步骤:
-把将被传输的分组的至少一个描述符写入第一寄存器,将被传输的分组的每个描述符包括代表属于所述集合的每个分组的状态的信息,每个分组的所述状态指示所述分组是否将被传输;
-基于所述第一寄存器的内容,确定将被传输的数据的所述第一分组,并且在第二寄存器中记录将被传输的数据的所述第一分组的标识符;以及
-传输一组数据分组。
根据具体的特征,所述确定所述第一分组的步骤是在至多严格地少于被表达为多个二进制数据的所述第一寄存器的大小的多个时钟周期中、并且优选地在至多一个时钟周期中进行的基本步骤。
根据优选的特征,该方法包括利用将被传输的数据的所述第一分组来确定将被传输的连续分组的数量的步骤。
有利地,所述确定将被传输的连续分组的数量的步骤是在至多严格地少于被表达为多个二进制数据的所述第一寄存器的大小的多个时钟周期中、并且优选地在至多一个时钟周期中进行的基本步骤。
优选地,所述确定所述第一分组的步骤和所述确定将被传输的连续分组的数量的步骤是同时的。
根据有利的特征,该方法包括在所述第二寄存器中记录将被传输的连续块的数量的步骤。
有利地,读取所述第二寄存器致使完全电子地更新所述第一寄存器、更新被指示为需要由所述第二寄存器传输的每个分组的状态。
根据具体的特征,所述第二寄存器的读取和对应的第一寄存器的更新在至多一个时钟周期中完成。
根据具体的特征,将被传输的分组的一个或多个描述符中的至少一个是在接收到对应于先前所传输的分组的分组的应答之后、或在传输分组后超时到期之后所更新的分组的传输的当前状态的描述符。
有利地,只要所述描述符包括代表与将被传输的分组相对应的状态的信息,重复基于所述第一寄存器的内容来确定将被传输的数据的所述第一分组的步骤和在第二寄存器中记录将被传输的数据的所述第一分组的标识符的步骤。
优选地,至少部分地由代表所述状态的信息的位置来标识对应于状态的分组。
根据具体的特征,在无线信道上进行一组数据分组的传输。
本发明还涉及一种用于传输数据分组的设备,其包括:
-用于把将被传输的分组的至少一个描述符写入第一寄存器的部件,将被传输的分组的每个描述符包括代表属于所述集合的每个分组的状态的信息,每个分组的所述状态指示所述分组是否将被传输;
-用于基于所述第一寄存器的内容确定将被传输的数据的第一分组的部件、以及在第二寄存器中记录将被传输的数据的第一分组的标识符的部件;以及
-用于传输一组数据分组的部件。
附图说明
在阅读之后的描述时,将更好地理解本发明,并且将呈现其它的特征和优点,该描述参照附图,在附图中:
-图1说明本身已知的分组传输的实现;
-图2表现根据本发明的具体实施例的通信网络;
-图3图解地说明根据本发明的具体实施例的图2的通信网络的装置;
-图5至图6呈现在图3的装置中实现的传输方法;以及
-图7给出在图3的装置中实现的寄存器的内容的发展(evolution)的例子。
具体实施方式
图2表现根据本发明的具体实施例的通信网络2。
网络2是例如IEEE802.16类型的无线网络,并且包括:
-接入点20;
-终端21和22。
接入点20能够在无线链路上发送或接收为终端21和22指定的MSDU。
图3图解地说明了对应于接入点20或对应于终端21和22之一的装置3。
装置3包括由地址和数据总线34连接在一起的、并且还传递时钟信号的:
-微处理器31(或CPU);
-ROM类型(代表“只读存储器”)的非易失性存储器32;
-随机存取存储器或RAM 33;
-用于在无线链路上传输信号的模块35;
-用于在无线链路上接收信号的模块36;以及
-用于管理将被传输的块的模块37。
此外,本领域技术人员公知元件31至37中的每个。在这里不描述这些普通元件。
观察到,在描述中所使用的词“寄存器”在所提到的存储器的每个中指定小容量(少量二进制数据)的存储器区域、或者大容量的存储器区域(使存储整个程序或代表所接收的音频/视频服务的全部或一些数据成为可能)。
ROM存储器32具体地包括程序“prog”320。
实现以下所描述的方法的步骤的算法被存储在与实现这些步骤的装置3相关联的ROM存储器32中。在通电时,微处理器31加载并执行这些算法的指令。
随机存取存储器33具体地包括:
-在寄存器330中的在装置3的通电时所加载的微处理器31的操作程序;
-在寄存器3311至331N中的N个描述符;
-在寄存器332中的视听数据和/或包含这些数据的MDSU;
-在寄存器333中的将被传输的第一块的变量;以及
-在寄存器334中的将被传输的块的数量的变量。
用于管理将被传输的块的模块37包括:
-模块370,其包括具体地意在由CPU 31写入描述符的寄存器3700,并且其具有其自己的地址,使得可被CPU 31经由总线34写入。
-模块371包括标识第一块的寄存器3710和标识CPU 31能够读访问的多个块的寄存器3711,寄存器3710和3711每个都具有它们自己的地址,使得可被CPU 31经由总线34读取;以及
-模块372,其用于将寄存器3700的内容翻译(translate)成第一块的标识符以及翻译成多个块。
根据本发明,模块37是包括(例如可编程ASIC或可编程组件类型的)一个或多个分立组件的电子块,或者被全部或部分插入包括其它功能的组件中(例如包括存储器32和/或33和/或CPU 31的ASIC)。
根据所描述的实施例,描述符包括32位。根据本发明的变化实施例,描述符具有不同于32的固定大小(范围能够从少量位(例如8)至几百或几千位)或可变大小。典型地,描述符的每一位对应于将被传输的块的状态:因此,等于0的状态值对应于将被传输的块(或者用于第一次传输,或者用于重新传输)。当然,根据本发明,其它含义或值(例如与先前描述的值相反的值)和用于状态的其它格式(例如几个位)是可能的。
出于清楚的原因,在这里仅描述涉及“将被传输”的块的描述符。可以在所应答的块的具体描述符中实现其它描述符。后者在传输期间(被指示为未应答的所传输的块)和在接收到应答帧时(根据应答帧的内容而被更新的指示)被更新。在接收到应答帧(或错误描述符)时,还利用在将被传输的块的描述上逐位进行的简单操作来更新所传输的描述符。
以电子的形式并且优选地以可编程组件(例如门阵列)、PLD(代表“可编程逻辑器件”)或ASIC中的逻辑电路的形式实现翻译模块372。例如由例如对应于以下逻辑等式的这种电路内容的VHDL定义来获得并优化这种电路:
-根据被读取为输入的位的值,第一块的数量的输出等于
·0,如果第一位=0;
·1,如果前2位=10(被读取为输入的第一位为被表示在左侧的位)
·2,如果前3位=110;
·3,如果前4位=1110;以及
·更通常地为n,如果前(n+1)位等于1(n个)0;
-然后,利用右侧插入1,将输入处的32位的字左移第一块的数量的值;
-然后,根据移位后的字,位的数量的输出等于:
·1,如果前2位=01(被移位的字的第一位为被表示在左侧的位);
·2,如果前3位=001;
·3,如果前4位=0001;以及
·更通常地为n,如果前(n+1)位等于0(n个)1;
模块372的这种实现呈现出包括简单逻辑功能并需要相对少的逻辑门的优点。
此外,翻译模块在寄存器3700中直接读取描述符,该翻译模块将该描述符的值转换为多个第一块以及多个块。后者通过模块372被自动地存储在各自的寄存器3710和3711中。因此,几乎立即翻译寄存器3700的内容,其中翻译被记录在寄存器3710和3711中。这样,在少于一个时钟周期内,在写入至寄存器3700之后,更新寄存器3710和3711。将描述符写入至寄存器3700的CPU 31因此能够正好从寄存器3710和3711的内容之后的时钟周期读取。
根据本发明的有利实施例,两个寄存器3710和3711的读访问致使经由在模块371和370之间的链路373来自动更新寄存器3700的内容。可以通过读取寄存器之一来进行该更新(假定在其它寄存器之后读取该寄存器),或者通过存储两个寄存器的读取并且一进行寄存器3700的自动更新就置零来进行该更新。优选地,在最后读取的时钟周期期间进行自动更新以避免对寄存器3700的写访问的冲突。为进行更新,模块371生成32位的字的掩码(mask),该32位的字的前m位被设置为1并且(32-m+1)位被设置为0,m表示寄存器3710和3711的内容的和。可以基于被初始化为0的移位寄存器的VHDL代码来获得该掩码生成的电子实现,并且其中我们利用作为输入的1来进行m移位。利用模块370的命令信号来将该掩码呈现在链路373上,使得致使向寄存器3700写入在寄存器3700的当前内容和掩码之间逐位进行的“或”操作的结果。
图4图解地说明在装置3中实现的用于传输数据分组的算法。
在第一步骤40期间,装置3初始化其各个组件和变量。
然后,在步骤41期间,CPU 31初始化将被传输的块的列表(例如,根据由为了清楚的原因而未在图3中表示的应用传输的块的到达)。
其后,在步骤42期间,当激起超时时,装置3在无线介质上传输对应于将被传输的块的列表的块。
然后,在步骤43期间,装置3等待由在步骤42期间所传输的块的接收者传输的错误描述符或应答,或者等待在步骤42期间激起的超时的到期(错误描述符可能已经丢失)。如果收到错误描述符,则CPU 31借助于与所接收的错误描述符(假定,对于应答块值等于1,并且对于错误值等于0)逐位进行的简单的“与”操作,来更新将被传输的块的对应的描述符。如果超时到期,CPU 31借助于与应答块的描述符(假定对于应答块值等于1)逐位进行简单的“与”操作,来更新将被传输的块的对应的描述符,然后因为其没有被应答,因此被假定为将被传输的块(在将被传输的块的描述符中的值1)被标记为将被传输。
其后,在步骤44期间,装置3根据所收到的错误描述符(如果合适的话),来更新将被传输的块的列表。其后重复步骤42。
这些步骤部分地由CPU 31并且部分地由模块37实现。优选地以多任务或伪多任务的形式进行由CPU 31的软件部分的实现,能够由不同的任务进行步骤41、42和44。
图6详细呈现了传输块的步骤42。遵循IEEE 801.16标准来传输块。
将被传输的一组块拥有类型“将被传输”的相关状态。当已经传输块时,其状态改变并且变成“将不被传输”。借助于32位的描述符3311至331N来存储每个块的状态,每个位对应于准确的块的状态,前32块的状态被存储在描述符3311中并且随后的32块的状态被存储在随后的描述符3312中,等等。对于等于2048的块的最大数量,N等于64。
当MSDU分组需要被传输时,其被分割成块。一旦已经更新将被传输的块的列表,根据本领域技术人员所公知的过程进行块本身以及它们的标识的传输,并且将不进一步详述。另一方面,将在此后详述在步骤42和44期间所进行的本发明的主题-该列表的更新。
在第一步骤420期间,CPU 31利用指向第一描述符3311的指针初始化当前描述符变量或者p。
然后,在测试421期间,CPU 31通过将当前描述符的内容与FFFFFFFFH(后缀H指示十六进制符号)比较,来校验当前描述符是否指示将被传输的块。
如果需要传输至少一个块,在步骤422期间,CPU 31将当前描述符的内容写入至寄存器3700。如之前所指示的,然后借助于模块372更新寄存器3710和3711。
然后,在步骤423期间,CPU 31读取寄存器3710和3711的内容并且将其分别地存储在RAM存储器33的寄存器333和334中。
然后,在测试424期间,CPU 31验证将被传输的块的数量不是零。
如果将被传输的块的数量不是零,则在步骤425期间,CPU创建一组将被传输的块并且更新存储器231p,并且重复步骤423。
在对测试421的否定响应或对测试424的肯定响应之后,在测试427期间,CPU 32验证当前描述符是否是将被测试的最后的描述符。
在否定的情况下,在步骤428期间,CPU 31通过将当前的描述符变量指向随后的描述符来更新该当前的描述符变量。其后,重复步骤422。
在肯定的情况下,在步骤429期间(步骤42的最后的步骤),如果存在将被传输的块,则在无线介质上传输这些块,同时更新传输描述符(没有图示)。
图6详细呈现了更新描述符的步骤44。
在测试440期间,CPU 31验证接收了由MSDU分组的接收者所传输的应答描述符。
在肯定的情况下,CPU 31根据所接收到的描述符来更新描述符3311至331N,被设置为0的状态位对应于没有被接收者应答的块,这些块需要被重新传输,并且状态位对应于所应答的块。
在否定的情况下,通过为之前传输的每个块指示被设置为0的状态,CPU31更新描述符3311至331N。
在步骤441或442之一的实现之后完成步骤44。
为了说明,图7给出对应于具体的描述符的寄存器的内容的发展的例子。
在对应于描述符的32个块的分派(dispatch)之后,装置3接收在步骤422至426之后处理其之前CPU 31写入至存储器331至331N对应的错误描述符70。具体地,在步骤422期间,CPU将描述符70的内容写入至寄存器3700。通过例示的方式,假定描述符70的内容是E1F03FFFH(在图7中以二进制呈现),前几位呈现在左侧(高权重位)。然后寄存器3710和3711分别地包括3(第一个0在第三个位置中)和4(有四个连续的0在第三个位置前方)。在步骤423期间,CPU 31读取寄存器3710和3711的内容并且模块371创建掩码72(等于FE000000H),模块371将其传输至进行与寄存器3700的内容70的“或”的操作78的模块370,使得在寄存器3700中记录新值73(等于FFF03FFFH)。
块的数量的读取的值等于4,重复步骤423。寄存器3710和3711现在包括各自的值12和6。在步骤423期间,CPU 31读取这些值从而致使由模块371创建等于FFFFC000H的掩码75,并且由模块370进行与寄存器3700的内容73的“或”的操作79,并且在寄存器3700中记录被全部设置为1的描述符76。然后,使被传输的块的数量的值为零并且第一块的值被设置为任意值或者不在0到31的闭区间内的预定值。在测试424期间,然后CPU 31检测当前描述符的将被传输的块的标识的结束。
当然,本发明并不限制于以上所描述的实施例。
具体地,发送/接收装置的架构可以在各自的功能和/或元件的形式(电子元件的功能可以具体地被以限定数量的组件集合在一起,或者,相反地,被分散到几个组件中)以及它们的排列方面与图3中所示的不同。
此外,用于管理将被传输的块的模块也可以具有不同的结构,翻译功能能够具体地与同寄存器关联的模块之一结合。
此外,根据本发明,用于管理将被传输的块的模块能够与整个组的描述符关联,或者,相反地,装置可以包括几个用于管理将被传输的块的模块,这些模块的每个与一个或多个描述符关联。
本发明不限于根据无线通信标准(例如IEEE 802.16)的数据的传输,但是也涉及任何使用将被传输的分组的块的描述符的传输模式。
此外,根据本发明的变形,将被传输的分组的描述符不必要地与错误描述符关联,但是对应于需要致使传输数据块的任何类型的具体状态(具体是超时的到期)。
根据本发明的变体,用于管理块的电子模块只实现了确定将被传输的第一块的功能、或者确定具有或不具有从具体排列预先确定的值的连续状态提示(cue)的数量的功能之一。
此外,本发明不局限于无线传输,还涉及任何介质上、并且具体地在噪声有线信道上或记录信道上的所有传输。
Claims (15)
1.一种用于传输数据分组的方法,其特征在于,其包括以下步骤:
-把将被传输的分组的至少一个描述符(3700)写入(422)第一寄存器(370),将被传输的分组的每个描述符包括代表属于所述集合的每个分组的状态的信息,每个分组的所述状态指示所述分组是否将被传输;
-基于所述第一寄存器的内容,确定将被传输的数据的第一分组(3710),并且在第二寄存器(371)中记录将被传输的数据的第一分组的标识符;以及
-传输一组数据分组。
2.根据权利要求1的方法,其特征在于,所述确定所述第一分组的步骤是在至多严格少于被表达为多个二进制数据的所述第一寄存器的大小的多个时钟周期中进行的基本步骤。
3.根据权利要求2的方法,其特征在于,所述确定所述第一分组的步骤是在至多一个时钟周期中进行的基本步骤。
4.根据权利要求1至3的任何一个的方法,其特征在于,其包括利用将被传输的数据的所述第一分组来确定将被传输的连续分组的数量的步骤。
5.根据权利要求4的方法,其特征在于,所述确定将被传输的连续分组的数量的步骤是在至多严格少于被表达为多个二进制数据的所述第一寄存器的大小的多个时钟周期中进行的基本步骤。
6.根据权利要求5的方法,其特征在于,所述确定将被传输的连续分组的数量的步骤是在至多一个时钟周期中进行的基本步骤。
7.根据权利要求4到6的任何一个的方法,其特征在于,所述确定所述第一分组的步骤和所述确定将被传输的连续分组的数量的步骤是同时的。
8.根据权利要求1至7的任何一个的方法,其特征在于,其包括在所述第二寄存器中记录将被传输的连续分组的数量的步骤。
9.根据权利要求1至8的任何一个的方法,其特征在于,读取所述第二寄存器致使完全电子地更新所述第一寄存器,更新被指示为必须由所述第二寄存器传输的每个分组的状态。
10.根据权利要求9的方法,其特征在于,读取所述第二寄存器和更新对应的第一寄存器在至多一个时钟周期中完成。
11.根据权利要求1至10的任何一个的方法,其特征在于,将被传输的分组的所述描述符或多个描述符中的至少一个是在接收到对应于先前传输的分组的分组的应答之后、或在传输分组后超时到期之后更新的分组的传输的当前状态的描述符。
12.根据权利要求1至11的任何一个的方法,其特征在于,只要所述描述符包括代表与将被传输的分组相对应的状态的信息,就重复所述基于所述第一寄存器的内容来确定将被传输的数据的所述第一分组的步骤和所述在第二寄存器中记录将被传输的数据的所述第一分组的标识符的步骤。
13.根据权利要求1至12的任何一个的方法,其特征在于,至少部分地由代表所述状态的信息的位置来标识对应于状态的分组。
14.根据权利要求1至13的任何一个的方法,其特征在于,在无线信道上进行一组数据分组的传输。
15.一种用于传输数据分组的设备(3),其特征在于,其包括:
-用于把将被传输的分组的至少一个描述符写入第一寄存器(370)的部件,将被传输的分组的每个描述符包括代表属于所述集合的每个分组的状态的信息,每个分组的所述状态指示所述分组是否将被传输;
-用于基于所述第一寄存器的内容确定将被传输的数据的所述第一分组的部件、以及用于在第二寄存器(371)中记录将被传输的数据的所述第一分组的标识符的部件;以及
-用于传输一组数据分组的部件。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR0650844A FR2898455A1 (fr) | 2006-03-13 | 2006-03-13 | Procede et dispositif de transmission de paquets de donnees |
FR0650844 | 2006-03-13 | ||
PCT/EP2007/052145 WO2007104688A1 (en) | 2006-03-13 | 2007-03-07 | Method and device for transmitting data packets |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101406001A true CN101406001A (zh) | 2009-04-08 |
CN101406001B CN101406001B (zh) | 2011-04-20 |
Family
ID=37398269
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2007800094149A Active CN101406001B (zh) | 2006-03-13 | 2007-03-07 | 用于传输数据分组的方法和设备 |
Country Status (7)
Country | Link |
---|---|
US (1) | US8320251B2 (zh) |
EP (1) | EP1994695B1 (zh) |
JP (1) | JP4827933B2 (zh) |
KR (1) | KR101332279B1 (zh) |
CN (1) | CN101406001B (zh) |
FR (1) | FR2898455A1 (zh) |
WO (1) | WO2007104688A1 (zh) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9420072B2 (en) | 2003-04-25 | 2016-08-16 | Z124 | Smartphone databoost |
US8767632B2 (en) * | 2009-02-05 | 2014-07-01 | Motorola Mobility Llc | Method for uplink acknowledgement/non-acknowledgement messages in a wireless communication system |
US8751682B2 (en) * | 2010-09-27 | 2014-06-10 | Z124 | Data transfer using high speed connection, high integrity connection, and descriptor |
US8788576B2 (en) | 2010-09-27 | 2014-07-22 | Z124 | High speed parallel data exchange with receiver side data handling |
US20130076654A1 (en) | 2011-09-27 | 2013-03-28 | Imerj LLC | Handset states and state diagrams: open, closed transitional and easel |
US9774721B2 (en) | 2011-09-27 | 2017-09-26 | Z124 | LTE upgrade module |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5483518A (en) * | 1992-06-17 | 1996-01-09 | Texas Instruments Incorporated | Addressable shadow port and protocol for serial bus networks |
US6389479B1 (en) * | 1997-10-14 | 2002-05-14 | Alacritech, Inc. | Intelligent network interface device and system for accelerated communication |
US6226680B1 (en) * | 1997-10-14 | 2001-05-01 | Alacritech, Inc. | Intelligent network interface system method for protocol processing |
JP3689580B2 (ja) * | 1999-01-29 | 2005-08-31 | 株式会社日立製作所 | インタネット電話接続方法、帯域管理装置及びゲートキーパー装置 |
US6625472B1 (en) * | 1999-05-13 | 2003-09-23 | Skyworks Solutions, Inc. | Apparatus and method for connecting a cellular telephone to a universal serial bus |
EP1059589B1 (en) * | 1999-06-09 | 2005-03-30 | Texas Instruments Incorporated | Multi-channel DMA with scheduled ports |
US7023833B1 (en) * | 1999-09-10 | 2006-04-04 | Pulse-Link, Inc. | Baseband wireless network for isochronous communication |
JP2001274895A (ja) * | 2000-03-23 | 2001-10-05 | Casio Comput Co Ltd | データ転送装置及び記録媒体 |
FR2823935B1 (fr) * | 2001-04-24 | 2003-08-08 | Thomson Csf | Procede de gestion d'une liste de paquets en attente de reemission dans un port de sortie d'un commutateur de paquets |
US6795360B2 (en) * | 2001-08-23 | 2004-09-21 | Integrated Device Technology, Inc. | Fifo memory devices that support all four combinations of DDR or SDR write modes with DDR or SDR read modes |
JP2003283472A (ja) * | 2002-03-25 | 2003-10-03 | Hitachi Kokusai Electric Inc | データ転送制御方法 |
US7412536B2 (en) * | 2003-06-27 | 2008-08-12 | Intel Corporation | Method and system for a network node for attachment to switch fabrics |
JP2005229151A (ja) * | 2004-02-10 | 2005-08-25 | Murata Mach Ltd | 通信端末装置 |
US7161909B2 (en) * | 2004-04-23 | 2007-01-09 | Samsung Electronics Co., Ltd. | Method and system for acknowledging the receipt of a transmitted data stream in a wireless communication system |
JP4497299B2 (ja) * | 2004-07-01 | 2010-07-07 | 日本電気株式会社 | 移動無線通信端末装置 |
JP4369351B2 (ja) * | 2004-11-30 | 2009-11-18 | 株式会社日立製作所 | パケット転送装置 |
-
2006
- 2006-03-13 FR FR0650844A patent/FR2898455A1/fr active Pending
-
2007
- 2007-03-07 EP EP07726698.9A patent/EP1994695B1/en active Active
- 2007-03-07 WO PCT/EP2007/052145 patent/WO2007104688A1/en active Application Filing
- 2007-03-07 US US12/225,057 patent/US8320251B2/en active Active
- 2007-03-07 JP JP2008558783A patent/JP4827933B2/ja active Active
- 2007-03-07 CN CN2007800094149A patent/CN101406001B/zh active Active
- 2007-03-07 KR KR1020087020789A patent/KR101332279B1/ko active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
CN101406001B (zh) | 2011-04-20 |
FR2898455A1 (fr) | 2007-09-14 |
KR20080106203A (ko) | 2008-12-04 |
EP1994695B1 (en) | 2017-03-01 |
US8320251B2 (en) | 2012-11-27 |
WO2007104688A1 (en) | 2007-09-20 |
US20090303999A1 (en) | 2009-12-10 |
EP1994695A1 (en) | 2008-11-26 |
JP4827933B2 (ja) | 2011-11-30 |
KR101332279B1 (ko) | 2013-11-22 |
JP2009530879A (ja) | 2009-08-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101406001B (zh) | 用于传输数据分组的方法和设备 | |
US9838328B2 (en) | Radio communication apparatus | |
CN102647361A (zh) | 数据分组发送方法和接收方法、发送装置和接收装置 | |
CN101485152A (zh) | 用于高性能捆绑重排序的方法、系统及计算机程序产品 | |
CA2631140A1 (en) | Programming electronic meter settings using a bandwidth limited communications channel | |
CN103597872A (zh) | 在无线通信环境中用于发送和接收可分割数据单元的方法和系统 | |
CN102439942B (zh) | 用于支持具有可变帧大小的链路上的较高数据速率的设备和方法 | |
US20200250129A1 (en) | Rdma data sending and receiving methods, electronic device, and readable storage medium | |
CN111343148A (zh) | 一种fgpa通信数据的处理方法、系统及装置 | |
US20120112889A1 (en) | Operation method of an rfid tag, operation method of an rfid reader, rfid tag, and rfid reader | |
KR100631742B1 (ko) | Ack 프레임 전송 방법 및 장치 | |
CN108632302B (zh) | 一种信息传输方法及装置 | |
JP5185920B2 (ja) | データパケット組み立て方法及びデバイス | |
US6493764B1 (en) | Data communications apparatus, method and computer program product implementing data communications protocol with efficient packing of datagrams | |
JP5454545B2 (ja) | 無線受信装置 | |
US20070140281A1 (en) | Network communication apparatus with shared buffers | |
US20060004926A1 (en) | Smart buffer caching using look aside buffer for ethernet | |
CN116346806A (zh) | 基于modbus协议的文件传输方法、装置及介质 | |
JPH0784821A (ja) | 並列プロセッサの競合動作試験方式 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CP02 | Change in the address of a patent holder |
Address after: I Si Eli Murli Nor, France Patentee after: THOMSON LICENSING Address before: French Boulogne - Billancourt Patentee before: THOMSON LICENSING |
|
CP02 | Change in the address of a patent holder | ||
TR01 | Transfer of patent right |
Effective date of registration: 20190527 Address after: Paris France Patentee after: Interactive digital CE patent holding Co. Address before: I Si Eli Murli Nor, France Patentee before: THOMSON LICENSING |
|
TR01 | Transfer of patent right |