CN101405702A - 用于在存储器系统组件之间重新路由信号的系统及方法 - Google Patents
用于在存储器系统组件之间重新路由信号的系统及方法 Download PDFInfo
- Publication number
- CN101405702A CN101405702A CNA2007800101053A CN200780010105A CN101405702A CN 101405702 A CN101405702 A CN 101405702A CN A2007800101053 A CNA2007800101053 A CN A2007800101053A CN 200780010105 A CN200780010105 A CN 200780010105A CN 101405702 A CN101405702 A CN 101405702A
- Authority
- CN
- China
- Prior art keywords
- bit
- lane terminal
- memory
- coupled
- lane
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 7
- 239000000758 substrate Substances 0.000 claims description 12
- 230000006870 function Effects 0.000 claims description 7
- 238000013500 data storage Methods 0.000 claims description 3
- 238000011144 upstream manufacturing Methods 0.000 description 10
- 230000008878 coupling Effects 0.000 description 7
- 238000010168 coupling process Methods 0.000 description 7
- 238000005859 coupling reaction Methods 0.000 description 7
- 230000004044 response Effects 0.000 description 6
- 230000004048 modification Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 238000004891 communication Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000012790 confirmation Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 230000000712 assembly Effects 0.000 description 1
- 238000000429 assembly Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229920002457 flexible plastic Polymers 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
- G06F11/2002—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where interconnections or communication control functionality are redundant
- G06F11/2007—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where interconnections or communication control functionality are redundant using redundant communication media
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Multi Processors (AREA)
- Hardware Redundancy (AREA)
Abstract
本发明揭示用于计算机系统中的多个存储器模块，所述存储器模块中的每一者均包含连接到多个存储器装置的存储器集线器。所述存储器模块以串联方式彼此连接，以使得信号通过任何中间存储器模块被耦合在所述存储器模块与所述存储器集线器控制器之间。所述信号通过高速位通道被耦合到所述存储器模块及从所述存储器模块中耦合出。如果连接到所述存储器集线器中的任一者的位通道不工作，则所述存储器集线器会把将通过所述不工作的位通道耦合的信号重新路由到相邻位通道。当所述信号到达其中所述位通道不再不工作的存储器集线器时，所述存储器集线器将所述信号路由回原始的位通道。以此方式，可使用信号额外位通道适应多个位通道失效。
Description
技术领域
本发明涉及存储器系统，且更特定来说涉及一种具有耦合到几个存储器模块的存储器控制器等，所述存储器模块中的每一者均可具有存储器集线器架构。
背景技术
计算机系统使用存储器装置，例如动态随机存取存储器(“SDRAM”)装置来存储处理器所存取的指令及数据。在典型的计算机系统中，处理器通过处理器总线及存储器控制器与系统存储器通信。处理器发布命令(例如读取命令)及指明将从哪个位置读取数据或指令的地址。存储器控制器使用所述命令及地址来产生适当的命令信号以及行与列地址，将所述命令信号及地址施加于系统存储器。响应于命令及地址在系统存储器与处理器之间传送数据。存储器控制器通常为系统控制器的一部分，所述系统控制器还包含用于将处理器总线耦合到扩充总线(例如PCI总线)的总线桥接器电路。
虽然存储器装置的操作速度已持续增大，但此操作速度的增大还不及处理器操作速度的增大。将处理器耦合到存储器装置的存储器控制器的操作速度的增大更为缓慢。存储器控制器及存储器装置相对较低的速度限制了处理器与存储器装置之间的通信带宽。
一种增大存储器带宽的方法是使用通过存储器控制器等耦合到处理器的多个存储器模块。所述存储器模块中的每一者均可具有存储器集线器架构，其中存储器集线器耦合到几个存储器装置，例如DRAM装置。所述存储器模块中的每一者中的存储器集线器可通过多个高速位通道耦合到存储器控制器。采用此架构的计算机系统可具有较高带宽，因为处理器可存取一个存储器装置而另一存储器装置响应于现有存储器存取。例如，所述处理器可将写入数据输出到系统中的存储器装置中的一者，而系统中的另一存储器装置正准备向处理器提供读取数据。
图1中显示具有存储器集线器架构的常规计算机系统100。计算机系统100包含用于实施各种计算功能的处理器104，例如执行特定软件以实施特定计算或任务。处理器104包含处理器总线106，处理器总线106通常包含地址总线、控制总线及数据总线。处理器总线106通常耦合到高速缓存存储器108，如先前提到的高速缓存存储器108通常为静态随机存取存储器(“SRAM”)。最后，处理器总线106耦合到系统控制器110，系统控制器110有时也可称作“北桥”。
系统控制器110为各种其它组件充当通向处理器104的通信路径。更具体地说，系统控制器110包含通常耦合到图形控制器112的图形端口，图形控制器112又耦合到视频终端114。系统控制器110还耦合到一个或一个以上输入装置118(例如，键盘或鼠标)以允许操作员与计算机系统100介接。通常，计算机系统100还包含通过系统控制器110耦合到处理器104的一个或一个以上输出装置120，例如打印机。一个或一个以上数据存储装置124还通常通过系统控制器110耦合到处理器104以允许处理器104存储数据或从内部或外部存储媒体(未显示)检索数据。典型存储装置124的实例包含硬磁盘及软磁盘、盒式磁带及光盘只读存储器(CD-ROM)。
系统控制器110还包含用于控制到几个系统存储器模块130a-n的存取的存储器集线器控制器128。存储器模块130a-d中的每一者均包含衬底134，其上安装有存储器集线器140及多个存储器装置148。存储器装置148可以是SDRAM装置或某一其它类型的存储器装置。存储器装置148通过总线系统150耦合到存储器集线器140，总线系统150通常包含命令总线、地址总线及数据总线。存储器集线器控制器128通过几条高速下游位通道162及几条高速上游位通道164耦合到相应的存储器模块130a-d中的存储器集线器140。下游位通道162中的每一者均包含信号线，所述信号线将来自存储器集线器控制器128的信号耦合到存储器模块130a-n中的存储器集线器140。类似地，上游位通道164中的每一者均包含信号线，所述信号线将来自存储器模块130a-n中的存储器集线器140的信号耦合到存储器集线器控制器128。在图1的计算机系统100实例中，通过位通道162、164耦合的信号呈包的形式。通过下游位通道162耦合的包通常包含存储器命令、地址及写入数据。通过下游位通道164耦合的包通常包含读取数据及确认信号。然而，如果存储器集线器140包含从其它存储器模块130a-n读取数据或将数据写入到其它存储器模块130a-n的能力，则通过位通道162、164中的任一者耦合的包可包含存储器命令、地址、写入数据、读取数据及确认信号。然而，在存储器集线器控制器128与存储器模块130a-n之间耦合信号的其它手段包含专用命令、地址、写入数据及读取数据线。在图1所显示的计算机系统100中，存在10个下游位通道162a-j及14个上游位通道164a-n。然而，可使用不同数目的位通道162、164。然而，在下文描述的几个实例中，出于清晰及简明的目的仅显示及描述4个位通道162a-d。
位通道162、164在相应的存储器模块130a-n之间分为若干区段。更具体地说，存储器集线器控制器128通过位通道162、164的第一区段170且通过衬底134上的连接器190耦合到第一存储器模块130a中的存储器集线器140。第二存储器模块130b中的存储器集线器140通过第一存储器模块130a中的存储器集线器140的第二组位通道终端连接到存储器集线器控制器128，所述终端连接到衬底134上的第二连接器192。由此使用位通道190、192的第一区段170以及位通道190、192的第二区段172在第二存储器模块130b中的存储器集线器140之间耦合信号。类似地，剩余的N-2个存储器模块130中的存储器集线器140分别通过第一及第二存储器模块130a、b、第一及第二位线区段170、172且通过任何中间存储器模块130及位线区段以相同方式连接到存储器集线器控制器128。
在操作中，存储器模块130a-c中的每一者中的存储器集线器140可以两种方式中的一者处理通过位通道160-166耦合的信号。首先，如果从存储器模块130向“下游”发出的信号耦合到存储器集线器控制器128或来自存储器集线器控制器128的信号耦合到下游存储器模块130，则存储器模块中的存储器集线器140仅将所述信号从一个区段中的位通道162、164中的每一者传递到另一区段中的相应位通道162、164。然而，如果通过位通道162、164耦合的信号用于存取存储器模块130上的存储器装置148中的一者或一者以上，则所述信号反复耦合到所述模块130的存储器集线器140。然后，存储器集线器140使用从存储器集线器控制器128接收的信号来产生用于存取存储器装置148的信号。
计算机系统100中所使用的存储器集线器架构允许处理器104更有效地向存储器装置148中的每一者写入数据及从存储器装置148中的每一者读取数据。例如，处理器104可向存储器模块130a中的存储器装置148中的地址发布读取命令。在存储器模块130a中的存储器集线器140向存储器模块130a中的已寻址存储器装置148发布对应读取命令及存储器装 置148响应所述读取命令的时间期间，处理器104可向不同的存储器模块130发布存储器命令，或者其可实施与存取存储器装置不同的功能。当读取数据准备就绪将从存储器模块130a发送时，处理器可再次与存储器模块中的存储器集线器140通信。
使用存储器集线器架构的基于处理器的系统可具有与图1所显示的配置不同的配置。例如，与处理器104不同的装置可通过存储器集线器控制器128存取存储器模块130。同样，存储器集线器控制器128可以是独立的单元，或可作为与系统控制器110不同的电子系统的组件的一部分被物理地包含。其它修改及变化对所属技术领域的技术人员来说是显而易见的。
下游位通道162中的每一者或上游位通道164中的每一者可分别经指派以传递特定信号，例如包的特定位。然而，有时也可灵活地指派位通道162、164，因而当整个或部分位通道损坏时，另一位通道可取代所述损坏的位通道。事实上，在某些系统中，可出于此目的特别地提供额外的位通道。灵活指派位通道的一个实例示意性地图解说明于图2中显示的计算机系统100部分中。如图2中所显示，第一区段170中的位通道162c已由于各种原因中的一个而损坏。用于位通道162c的导体可能已经断路或短路，或者存储器集线器控制器128中或存储器模块130a中的存储器集线器140中的连接到位通道162c的电组件可能已损坏。在这种情况下，存储器集线器控制器128重新路由信号，所述信号在通常情况下通过位通道162c被传递到额外的位通道162d。因此，计算机系统100可继续运行，尽管第一位线区段170中存在不可操作的位通道162c。
用额外的位通道162d来取代损坏的位通道162c在仅有一个不可操作的位通道的情况下是有效的。然而，如果两个或两个以上位通道变得不可操作，则此取代程序是不够的，除非已提供两个额外的位通道。例如，如图3所示，位通道162c在第一位线区段170中已变得不可操作，且位通道162b在第二位线区段172中已变得不可操作。在这种情况下，虽然三个位通道保持可操作以从存储器模块130a传递信号，但仅有两个位通道162a、162d保持可操作以从存储器模块130b-c传递信号。然而，图3中显示的系统通常在任何区段170-176中的两个或两个以上位通道162变得不可操作的情况下变得不可操作。
因此，需要一种允许存储器系统即使在多个位通道中失效也可通过位通道取代而修复的存储器系统架构。
发明内容
可使用一种耦合到存储器模块中的多个存储器装置的存储器集线器。所述存储器集线器包含多个位通道终端，所述位通道终端用于耦合到存储器集线器控制器或另一存储器模块的存储器集线器。所述存储器集线器还包含第二多个位通道终端，所述位通道终端可耦合到另一存储器模块中的第一多个存储器集线器中的位通道终端。所述存储器集线器包含开关，所述开关耦合到第一及第二多个位通道终端且耦合到至少一个存储器装置接口。所述开关包含转换电路，所述转换电路可操作以当位通道到存储器集线器控制器或到另一存储器集线器的连接可操作时将第一多个位通道终端中的至少一些终端耦合到第二多个位通道终端中的相应终端。如果位通道到存储器集线器控制器或到另一存储器集线器的连接不可操作，则转换电路可操作以将对应的第一多个位通道终端耦合到第二多个至少一个其它位通道终端。
附图说明
图1是能够使用根据本发明一个实例的存储器系统的常规计算机系统的方块图。
图2是图1的计算机系统的一部分的方块图，其显示计算机系统以常规方式在存储器模块之间耦合信号的方式。
图3是图1的计算机系统的一部分的方块图，其显示以常规方式操作的计算机系统在多次位通道失效的情况下不能在存储器模块之间耦合信号的方式。
图4是图1的计算机系统的一部分的方块图，其显示计算机系统在根据本发明一个实例的在存储器模块之间耦合信号的方式。
图5是图1的计算机系统的一部分的方块图，其显示根据本发明一个实例操作的计算机系统在多次位通道失效的情况下能够在存储器模块之间耦合信号的方式。
图6是图1的计算机系统的一部分的方块图，其显示根据本发明另一实例操作的计算机系统在多次位通道失效的情况下能够在存储器模块之间耦合信号的方式。
图7是显示根据本发明一个实例的可用于图1的计算机系统的存储器集线器的方块图。
图8是显示可用于图7的存储器集线器中的开关下游位通道的转换电路的一个实例的逻辑图。
图9是显示可用于图7的存储器集线器中的开关上游位通道的转换电路的一个实例的逻辑图。
具体实施方式
图4中显示具有存储器集线器架构的计算机系统200的一部分的一个实例，计算机系统200可在多个位通道损坏的情况下继续操作。计算机系统200可具有大量的下游位通道162及大量的上游位通道164，但出于清晰及简明的目的，在图4中仅显示4个下游位通道162a-d。如图4中所显示，第一位线区段170中的位通道162c已损坏。这与图2中显示的计算机系统100中的损坏相同。如图2中显示的计算机系统中，存储器集线器控制器128向第一位线区段170中的位通道162c反复重新路由信号以便使其穿过位通道162d。然而，第一存储器模块130a中的存储器集线器140不仅仅将位通道162d的第一区段170耦合到位通道162d的第二区段172。替代地，第一存储器模块130a中的存储器集线器140将位通道162d的第一区段170耦合到位通道162c的第二区段172。随后，通过剩余位线区段172、174中的位通道162c重新路由信号。
从图5中显示的实例可明显看出将位通道的失效区段路由回原始位通道的优点。如图中所显示，位通道162c的第一区段170不可操作，且位通道162b的第二区段172不可操作。因此，此位通道失效的模式与图3中显示的情形相同。然而，与图3中显示的计算机系统不同的是，在图3中仅存储器集线器控制器128重新路由信号，而图5中显示的计算机系统中的存储器集线器140还通过位通道162a-d重新路由信号。更具体地说，存储器集线器控制器128通过位通道162d路由将通过位通道162c的第一区段170被耦合的信号。存储器模块130a中的存储器集线器140将位通道162d的第一区段170耦合到位通道162d的第二区段172。第一存储器模块130a中的存储器集线器140将位通道162b的第一区段170耦合到位通道162c的第二区段172。因此，通过位通道162b的第一区段170耦合的信号不是通过位通道162b的损坏的第二区段172而耦合。
进一步参照图5，在从损坏的位通道162b、162c的下游的存储器模块130b、c中，存储器集线器140将位通道162c、162d的第二区段172分别耦合到位通道162b、162c的第三区段174。因此，以其正确次序将信号耦合到存储器模块130c中的存储器集线器140且从存储器模块130c中的存储器集线器140中耦合出。
在图6中显示的实例中进一步图解说明使用本发明各种实例重新路由信号以修复多个位通道失效的灵活性。如图中所显示，位通道162a-d中的每一者均具有至少一个不操作区段，且位通道162a、162c中的两者在两个区段中不操作。特定来说，位通道162a在区段176及178中不可操作，位通道162b在区段174中不可操作，位通道162c在区段172及180中不可操作，且位通道162d在区段170中不可操作。然而，因为存储器模块130a-f中的存储器集线器140能够将信号重新路由到相邻的位通道，所以图6中显示的系统保持可操作。
图7中显示在图4-6中显示的计算机系统中的一者中可用作存储器集线器140的存储器集线器204的实例。存储器集线器204在图7中显示为耦合到存储器装置的四个不同存储体240a-d，所述存储体在本实例中为常规的SDRAM装置。进一步包含在存储器集线器204中的是用于将存储器集线器204耦合到一个区段中的相应的位通道162a-d的链路接口210a-d。第二组链路接口212a-d将存储器集线器204耦合到另一位线区段中的相应的位通道162a-d。链路接口210a-d、212a-d可包含所属技术领域中已知的常规传输器及接收器逻辑。应了解，所属技术领域的技术人员可充分地了解以修改将用于特定类型的通信路径的链路接口210a-d、212a-d，且可对链路接口210a-d、212a-d做出此类修改而不背离本发明的范围。
链路接口210a-d、212a-d通过相应的信号线214耦合到开关260。链路接口210a-d、212a-d允许存储器集线器204在系统存储器中以点对点配置连接，如图4-6所示。然而，链路接口210a-d及212a-d还可用于允许以各种其它配置耦合到存储器集线器204。开关260进一步耦合到四个存储器接口270a-d，所述存储器接口又分别耦合到系统存储器装置的存储体240a-d。通过为系统存储器装置的每一存储体240a-d分别提供单独的及独立的存储器接口270a-d，存储器集线器204避免单个信道存储器架构中通常会发生的总线或存储器存储体冲突。开关260通过多条总线及信号线(由总线274表示)耦合到每一存储器接口。总线274可包含写入数据总线、读取数据总线及请求线。然而，应了解，可另外地使用单个双向数据总线来代替单独的写入数据总线及读取数据总线。此外，总线274可包含比先前描述的信号线更多或更少数目的信号线。
耦合链路接口210a-d、212a-d与存储器接口270a-d的开关260可以是各种常规开关或下文中阐述的开关中的任一者。开关260可以是交叉开关，其可同时地使链路接口210a-d、212a-d与存储器接口270a-d以各种布置相互耦合。开关260还可以是一组多路复用器，其不提供与交叉开关相同等级的连接性，然而却可将链路接口210a-d耦合到链路接口212a-d中的任一者，且其可将链路接口210a-d、212a-d耦合到存储器接口270a-d中的每一者。开关260还可包含仲裁逻辑(未显示)以确定哪些存储器存取应获得其它存储器存取以上的优先级。实施此功能的总线仲裁对所属技术领域的技术人员来说是众所周知的。
进一步参照图7，存储器接口270a-d中的每一者均包含相应的存储器控制器280、相应的写入缓冲器282及相应的高速缓存存储器单元284。存储器控制器280通过向其耦合到的系统存储器装置240a-d提供控制、地址及数据信号并从其耦合到的系统存储器装置240a-d接收数据信号来实施与常规的存储器控制器相同的功能。写入缓冲器282及高速缓存存储器单元284包含缓冲器及高速缓存存储器的一般组件，其中包含所属技术领域中已知的标记存储器、数据存储器、比较器等。写入缓冲器282及高速缓存存储器单元284中使用的存储器装置可以是DRAM装置、静态随机存取存储器(“SRAM”)装置、其它类型的存储器装置或所有这三者的组合。此外，任何或所有这些存储器装置以及高速缓存存储器单元284中使用的其它组件均可以是嵌入式或独立装置。
每一存储器接口270a-d中的写入缓冲器282均可在正服务于写入请求时用于存储写入请求。在这一系统中，处理器104可向系统存储器装置240a-d发布写入请求，即使写入请求所指向的存储器装置正忙于提供现有的写入或读取请求。通过使用此方法，由于当正在服务于随后的写入请求时可将先前的写入请求存储在写入缓冲器282中，可不按次序地服务于存储器请求。由于可不考虑时间先后顺序而赋予读取请求第一优先级，因而缓冲写入请求以允许服务于读取请求的能力可极大地减小存储器读取等待时间。例如，可将散布于读取请求中的一连串写入请求存储在写入缓冲器282中以允许以管线方式服务于读取请求，随后以管线方式服务于存储的写入请求。因此，可避免交替的写入与读取请求的情况下将写入请求耦合到存储器装置270a-d与随后将读取请求耦合到存储器装置270a-d之间漫长的稳定时间。
在刚刚从存储器装置240a-d读取数据或将数据写入到存储器装置240a-d的情况下，在每一存储器接口270a-d中使用高速缓存存储器单元284可允许处理器104响应于指向相应的系统存储器装置240a-d的读取命令接收数据，而无需等待存储器装置240a-d提供这一数据。由此，高速缓存存储器单元284减小系统存储器装置240a-d的读取等待时间以使计算机系统的存储器带宽最大化。类似地，处理器104可将写入数据存储在高速缓存存储器单元284中且然后实施其它功能，同时相同存储器接口270a-d中的存储器控制器280将写入数据从高速缓存存储器单元284传送到其耦合到的系统存储器装置240a-d。
进一步包含在存储器集线器200中的是通过总线288耦合到开关260的DMA引擎286。DMA引擎286使存储器集线器200能够将数据块从系统存储器中的一个位置移动到系统存储器中的另一位置而没有处理器104(图1)干预。总线288包含用于处理系统存储器中的数据传送的多条常规总线及信号线，例如地址、控制、数据总线等。所属技术领域的技术人员众所周知的常规DMA操作可由DMA引擎286来实施。DMA引擎286能够读取系统存储器中的链路列表以执行DMA存储器操作而没有处理器干预，从而使处理器104及受带宽限制的系统总线免于执行存储器操作。DMA引擎286还可(例如)针对存储体240a-d中的系统存储器装置中的每一者包含适应多个信道上的DMA操作的电路。此多信道DMA引擎在所属技术中是众所周知的且可使用常规的技术来实施。
图8中显示可用于开关260(图7)中以将一个区段中的下游位通道162a-d中的任一者耦合到另一位线区段中的相邻下游位通道162a′-d′的多路复用器300的一个实例。多路复用器系统300包含接收器310、312、314、316，其输入耦合到一个区段305的相应的下游位通道162a-d。接收器310、312、314、316的输出耦合到相应的多路复用器320、322、324、326的一个输入。后三个接收器312、314、316的输出还耦合到前三个多路复用器320、322、324中相应的一者的一个输入。因此，例如，接收器312的输出耦合到多路复用器322及多路复用器320两者。多路复用器320、322、324、326的输出耦合到控制逻辑328，控制逻辑328又耦合到相同存储器模块130上的存储器装置148(图1)。控制逻辑128用于将本地存储器请求(即，命令、地址且有时是写入数据)路由到相同模块中的存储器装置148。多路复用器320、322、324、326的输出还耦合到第二组相应的多路复用器330、332、334、336的一个输入以用于将存储器请求耦合到下游存储器模块130。前三个多路复用器320、322、324的输出还耦合到后三个多路复用器332、334、336的一个输入。多路复用器330、332、334、336的输出耦合到相应的传输器340、342、344、346的输入，所述传输器的输出连接到另一区段315的相应位通道162a′、162b′、162c′、162d′。
在操作中，多路复用器320、322、324、326中的每一者均由合适的控制电路(未显示)控制以通过其相应的位通道或相邻的较高位通道。类似地，多路复用器330、332、334、336由合适的控制电路(未显示)控制以通过其相应的位通道或相邻的较低位通道。因此，多路复用器系统可将区段305的位通道162a-d中的任一者耦合到区段315的相邻位通道162a′-d′中的任一者。
进一步参照图9，使用类似的多路复用器系统350来将上游位线164的一个区段315耦合到上游位线164的另一区段305。所述多路复用系统包含接收器360、362、364、366，其输入耦合到一个区段315的相应的上游位通道164a′-d′。接收器360、362、364、366的输出耦合到相应的多路复用器370、372、374、376的一个输入。后三个接收器362、364、366的输出还耦合到前三个多路复用器370、372、374中的相应的一者的一个输入。多路复用器370、372、374、376的输出耦合到第二组多路复用器380、382、384、386。这些多路复用器380、382、384、386中的每一者的第二输入连接到控制逻辑388，控制逻辑388又耦合到相同存储器模块130上的存储器装置148(图1)。控制逻辑128用于从相同模块中的存储器装置148路由本地存储器响应(即，读取数据)。多路复用器380、382、384、386的输出耦合到第二组相应的多路复用器390、392、394、396的一个输入以用于将存储器响应耦合到存储器集线器控制器128(图1)或上游存储器模块130。前三个多路复用器390、392、394的输出耦合到后三个多路复用器392、394、396的一个输入。多路复用器390、392、394、396的输出耦合到相应的传输器400、402、404、406的输入，所述传输器的输出连接到另一区段305的相应的位通道164a、164b、164c、164d。
在操作中，多路复用器350以与图8的多路复用器系统300基本相同的方式操作以将区段315的位通道164a′-d′中的任一者耦合到区段305的相邻位通道164a-d中的任一者。
根据前述内容将了解，虽然出于说明的目的已经描述了本发明的特定实施例，但可作出各种修改而不偏离本发明的精神及范围。因此，本发明仅由所附权利要求书限定。
Claims (32)
1、一种存储器集线器，其包括：
第一多个位通道终端；
第二多个位通道终端；
至少一个存储器装置接口；及
开关，其耦合到所述第一及第二多个位通道终端中的所述位通道终端且耦合到所述至少一个存储器装置接口，所述开关包含转换电路，所述转换电路可操作以将所述第一多个位通道终端中的至少一些所述位通道终端耦合到所述第二多个位通道终端中的所述位通道终端中的相应一者或所述第二多个位通道终端中的至少一个其它位通道终端，所述转换电路进一步可操作以将所述第一多个位通道终端中的至少一些所述位通道终端耦合到所述至少一个存储器装置接口。
2、如权利要求1所述的存储器集线器，其中所述转换电路进一步可操作以将所述第二多个位通道终端中的至少一些所述位通道终端耦合到所述至少一个存储器装置接口。
3、如权利要求1所述的存储器集线器，其中所述开关可操作以将所述第一多个位通道终端中的至少一些所述位通道终端耦合到的所述第二多个位通道终端中的所述至少一个其它位通道终端包括所述第二多个位通道终端中的一相应位通道终端，所述相应位通道终端邻近于所述第一第二多个位通道终端中与所述第一多个位通道终端中的所述相应位通道终端对应的所述位通道终端。
4、如权利要求1所述的存储器集线器，其中所述第一多个位通道终端中的所述位通道终端包括相应的双向位通道终端。
5、如权利要求4所述的存储器集线器，其中所述第二多个位通道终端中的所述位通道终端包括相应的双向位通道终端。
6、如权利要求1所述的存储器集线器，其中所述第一多个位通道终端中的所述位通道终端在数目上包括四个位通道终端。
7、一种存储器模块，其包括：
衬底，其具有第一连接器及第二连接器；
多个存储器装置，其安装在所述衬底上；
存储器集线器，其安装在所述衬底上且耦合到所述多个存储器装置，所述存储器集线器包括：
第一多个位通道终端，其连接到所述第一连接器；
第二多个位通道终端，其连接到所述第二连接器；
至少一个存储器装置接口；及
开关，其耦合到所述第一及第二多个位通道终端中的所述位通道终端且耦合到所述至少一个存储器装置接口，所述开关包含转换电路，所述转换电路可操作以将所述第一多个位通道终端中的至少一些所述位通道终端耦合到所述第二多个位通道终端中的所述位通道终端中的相应一者或所述第二多个位通道终端中的至少一个其它位通道终端，所述转换电路进一步可操作以将所述第一多个位通道终端中的至少一些所述位通道终端耦合到所述至少一个存储器装置接口。
8、如权利要求7所述的存储器模块，其中所述转换电路进一步可操作以将所述第二多个位通道终端中的至少一些所述位通道终端耦合到所述至少一个存储器装置接口。
9、如权利要求7所述的存储器模块，其中所述开关可操作以将所述第一多个位通道终端中的至少一些所述位通道终端耦合到的所述第二多个位通道终端中的所述至少一个其它位通道终端包括所述第二多个位通道终端中的一相应位通道终端，所述相应位通道终端邻近于所述第一第二多个位通道终端中与所述第一多个位通道终端中的所述相应位通道终端对应的所述位通道终端。
10、如权利要求7所述的存储器模块，其中所述第一多个位通道终端中的所述位通道终端包括相应的双向位通道终端。
11、如权利要求10所述的存储器模块，其中所述第二多个位通道终端中的所述位通道终端包括相应的双向位通道终端。
12、如权利要求7所述的存储器模块，其中所述第一多个位通道终端中的所述位通道终端在数目上包括四个位通道终端。
13、如权利要求7所述的存储器模块，其中所述存储器装置包括动态随机存取存储器装置。
14、一种存储器系统，其包括：
多个存储器模块，所述存储器模块中的每一者均包括：
衬底，其具有第一连接器及第二连接器；
多个存储器装置，其安装在所述衬底上；
存储器集线器，其安装在所述衬底上且耦合到所述多个存储器装置，所述存储器集线器包括：
第一多个位通道终端；
第二多个位通道终端；
至少一个存储器装置接口；及
开关，其耦合到所述第一及第二多个位通道终端中的所述位通道终端且耦合到所述至少一个存储器装置接口，所述开关包含转换电路，所述转换电路可操作以将所述第一多个位通道终端中的至少一些所述位通道终端耦合到所述第二多个位通道终端中的所述位通道终端中的相应一者或所述第二多个位通道终端中的至少一个其它位通道终端，所述转换电路进一步可操作以将所述第一多个位通道终端中的至少一些所述位通道终端耦合到所述至少一个存储器装置接口；
存储器集线器控制器，其具有多个位通道终端；及
多个位通道，其将所述存储器集线器控制器的所述位通道终端连接到所述存储器模块中的一者中的所述存储器集线器的所述第一多个位通道中的所述位通道，所述其它存储器模块中的所述存储器集线器的所述第一多个位通道终端通过相应的位通道连接到所述存储器模块中的另一者中的所述存储器集线器的所述第二多个位通道终端中的相应位通道终端。
15、如权利要求14所述的存储器系统，其中所述转换电路进一步可操作以将所述第二多个位通道终端中的至少一些所述位通道终端耦合到所述至少一个存储器装置接口。
16、如权利要求14所述的存储器系统，其中所述开关可操作以将所述第一多个位通道终端中的至少一些所述位通道终端耦合到的所述第二多个位通道终端中的所述至少一个其它位通道终端包括所述第二多个位通道终端中的一相应位通道终端，所述相应位通道终端邻近于所述第一第二多个位通道终端中与所述第一多个位通道终端中的所述相应位通道终端对应的所述位通道终端。
17、如权利要求14所述的存储器系统，其中所述第一多个位通道终端中的所述位通道终端包括相应的双向位通道终端。
18、如权利要求17所述的存储器系统，其中所述第二多个位通道终端中的所述位通道终端包括相应的双向位通道终端。
19、如权利要求14所述的存储器系统，其中所述第一多个位通道终端中的所述位通道终端在数目上包括四个位通道终端。
20、如权利要求14所述的存储器系统，其中所述存储器装置包括动态随机存取存储器装置。
21、如权利要求14所述的存储器系统，其中所述存储器模块中的每一者中的所述存储器集线器中的所述转换电路可操作以将所述第一多个位通道终端中的所述位通道终端耦合到所述第二多个位通道终端中的相应位通道终端，所述相应位通道终端对应于只要将所述第二多个位通道终端中的所述相应通道终端连接到另一存储器模块中的所述存储器集线器中的所述第一多个位通道终端中的相应位通道终端的所述位通道可操作则所述第一多个位通道终端中的所述相应位通道终端即耦合到的所述存储器集线器控制器中的所述第一多个位通道终端中的所述相应位通道终端。
22、一种基于处理器的系统，其包括：
处理单元，其可操作以执行计算功能；
系统控制器，其耦合到所述处理单元；
至少一个输入装置，其通过所述系统控制器耦合到所述处理单元；
至少一个输出装置，其通过所述系统控制器耦合到所述处理单元；
至少一个数据存储装置，其通过所述系统控制器耦合到所述处理单元；
多个存储器模块，所述存储器模块中的每一者均包括：
衬底，其具有第一连接器及第二连接器；
多个存储器装置，其安装在所述衬底上；
存储器集线器，其安装在所述衬底上且耦合到所述多个存储器装置，所述存储器集线器包括：
第一多个位通道终端；
第二多个位通道终端；
至少一个存储器装置接口；及
开关，其耦合到所述第一及第二多个位通道终端中的所述位通道终端且耦合到所述至少一个存储器装置接口，所述开关包含转换电路，所述转换电路可操作以将所述第一多个位通道终端中的至少一些所述位通道终端耦合到所述第二多个位通道终端中的所述位通道终端中的相应一者或所述第二多个位通道终端中的至少一个其它位通道终端，所述转换电路进一步可操作以将所述第一多个位通道终端中的至少一些所述位通道终端耦合到所述至少一个存储器装置接口；
存储器集线器控制器，其具有多个位通道终端，所述存储器集线器控制器通过所述系统控制器耦合到所述处理单元；及
多个位通道，其将所述存储器集线器控制器的所述位通道终端连接到所述存储器模块中的一者中的所述存储器集线器的所述第一多个位通道中的所述位通道，所述其它存储器模块中的所述存储器集线器的所述第一多个位通道终端通过相应的位通道连接到所述存储器模块中的另一者中的所述存储器集线器的所述第二多个位通道终端中的相应位通道终端。
23、如权利要求22所述的基于处理器的系统，其中所述转换电路进一步可操作以将所述第二多个位通道终端中的至少一些所述位通道终端耦合到所述至少一个存储器装置接口。
24、如权利要求22所述的基于处理器的系统，其中所述开关可操作以将所述第一多个位通道终端中的至少一些所述位通道终端耦合到的所述第二多个位通道终端中的所述至少一个其它位通道终端包括所述第二多个位通道终端中的一相应位通道终端，所述相应位通道终端邻近于所述第一第二多个位通道终端中与所述第一多个位通道终端中的所述相应位通道终端对应的所述位通道终端。
25、如权利要求22所述的基于处理器的系统，其中所述第一多个位通道终端中的所述位通道终端包括相应的双向位通道终端。
26、如权利要求25所述的基于处理器的系统，其中所述第二多个位通道终端中的所述位通道终端包括相应的双向位通道终端。
27、如权利要求22所述的基于处理器的系统，其中所述第一多个位通道终端中的所述位通道终端在数目上包括四个位通道终端。
28、如权利要求22所述的基于处理器的系统，其中所述存储器装置包括动态随机存取存储器装置。
29、如权利要求22所述的基于处理器的系统，其中所述存储器模块中的每一者中的所述存储器集线器中的所述转换电路可操作以将所述第一多个位通道终端中的所述位通道终端耦合到所述第二多个位通道终端中的相应位通道终端，所述相应位通道终端对应于只要将所述第二多个位通道终端中的所述相应通道终端连接到另一存储器模块中的所述存储器集线器中的所述第一多个位通道终端中的相应位通道终端的所述位通道可操作则所述第一多个位通道终端中的所述相应位通道终端即耦合到的所述存储器集线器控制器中的所述第一多个位通道终端中的所述相应位通道终端。
30、如权利要求22所述的基于处理器的系统，其中所述存储器集线器控制器集成在所述系统控制器内。
31、一种在具有多个存储器模块的存储器系统中在所述控制器与存储器模块之间耦合信号的方法，所述存储器模块中的每一者均包含一存储器集线器及多个存储器装置，所述存储器系统进一步具有通过第一多个位通道连接到所述存储器模块中的一者中的所述存储器集线器的控制器，所述其它存储器模块中的每一者中的所述存储器集线器耦合到所述存储器模块中的另一者中的所述存储器集线器中的一者，所述方法包括：
如果连接在所述存储器模块中的一者中的所述存储器集线器与所述存储器模块中的另一者中的所述存储器集线器之间的所述位通道中的每一者均可操作，则使用所述一个存储器模块在其上接收所述相应信号的相同位通道将信号通过所述相应位通道从所述一个存储器模块耦合到所述另一存储器模块，且使用所述一个存储器模块在其上传输所述相应信号的相同位通道将信号通过所述相应位通道从所述另一存储器模块耦合到所述一个存储器模块；及
如果连接在所述存储器模块中的一者中的所述存储器集线器与所述存储器模块中的另一者中的所述存储器集线器之间的所述位通道中的任一者不可操作，则使用与所述一个存储器模块在其上接收所述相应信号的所述位通道不同的位通道将信号通过所述相应位通道从所述一个存储器模块耦合到所述另一存储器模块，且使用与所述一个存储器模块在其上传输所述相应信号的所述位通道不同的位通道将信号通过所述信应位通道从所述另一存储器模块耦合到所述一个存储器模块。
32、如权利要求31所述的方法，其中如果连接在所述一个存储器模块中的所述存储器集线器控制器与所述存储器集线器之间的所述位通道中的任一者不可操作，则使用与所述不可操作的位通道不同的位通道将信号通过所述相应位通道从所述存储器集线器控制器耦合到所述一个存储器模块，且使用与所述不可操作的位通道不同的位通道将信号通过所述相应位通道从所述一个存储器模块耦合到所述存储器集线器控制器。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/388,296 US7353316B2 (en) | 2006-03-24 | 2006-03-24 | System and method for re-routing signals between memory system components |
| US11/388,296 | 2006-03-24 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN101405702A true CN101405702A (zh) | 2009-04-08 |
Family
ID=38533194
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNA2007800101053A Pending CN101405702A (zh) | 2006-03-24 | 2007-02-22 | 用于在存储器系统组件之间重新路由信号的系统及方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7353316B2 (zh) |
| KR (1) | KR100985926B1 (zh) |
| CN (1) | CN101405702A (zh) |
| WO (1) | WO2007112166A2 (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012089141A1 (zh) * | 2010-12-29 | 2012-07-05 | 成都市华为赛门铁克科技有限公司 | 存储系统、设备及其连接配置方法 |
Families Citing this family (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7296129B2 (en) | 2004-07-30 | 2007-11-13 | International Business Machines Corporation | System, method and storage medium for providing a serialized memory interface with a bus repeater |
| US7299313B2 (en) * | 2004-10-29 | 2007-11-20 | International Business Machines Corporation | System, method and storage medium for a memory subsystem command interface |
| US7512762B2 (en) | 2004-10-29 | 2009-03-31 | International Business Machines Corporation | System, method and storage medium for a memory subsystem with positional read data latency |
| US7331010B2 (en) | 2004-10-29 | 2008-02-12 | International Business Machines Corporation | System, method and storage medium for providing fault detection and correction in a memory subsystem |
| DE102005046250B4 (de) * | 2005-09-27 | 2020-10-08 | Evonik Operations Gmbh | Anlage zur Abtrennung von organischen Übergangsmetallkomplexkatalysatoren |
| US7478259B2 (en) | 2005-10-31 | 2009-01-13 | International Business Machines Corporation | System, method and storage medium for deriving clocks in a memory system |
| US7685392B2 (en) | 2005-11-28 | 2010-03-23 | International Business Machines Corporation | Providing indeterminate read data latency in a memory system |
| US7669086B2 (en) * | 2006-08-02 | 2010-02-23 | International Business Machines Corporation | Systems and methods for providing collision detection in a memory system |
| US7870459B2 (en) | 2006-10-23 | 2011-01-11 | International Business Machines Corporation | High density high reliability memory module with power gating and a fault tolerant address and command bus |
| US7721140B2 (en) | 2007-01-02 | 2010-05-18 | International Business Machines Corporation | Systems and methods for improving serviceability of a memory system |
| US8131903B2 (en) * | 2007-04-30 | 2012-03-06 | Hewlett-Packard Development Company, L.P. | Multi-channel memory connection system and method |
| US20100005335A1 (en) * | 2008-07-01 | 2010-01-07 | International Business Machines Corporation | Microprocessor interface with dynamic segment sparing and repair |
| US8139430B2 (en) * | 2008-07-01 | 2012-03-20 | International Business Machines Corporation | Power-on initialization and test for a cascade interconnect memory system |
| US8082474B2 (en) * | 2008-07-01 | 2011-12-20 | International Business Machines Corporation | Bit shadowing in a memory system |
| US8245105B2 (en) * | 2008-07-01 | 2012-08-14 | International Business Machines Corporation | Cascade interconnect memory system with enhanced reliability |
| US8234540B2 (en) | 2008-07-01 | 2012-07-31 | International Business Machines Corporation | Error correcting code protected quasi-static bit communication on a high-speed bus |
| US8201069B2 (en) * | 2008-07-01 | 2012-06-12 | International Business Machines Corporation | Cyclical redundancy code for use in a high-speed serial link |
| US8082475B2 (en) * | 2008-07-01 | 2011-12-20 | International Business Machines Corporation | Enhanced microprocessor interconnect with bit shadowing |
| US7895374B2 (en) * | 2008-07-01 | 2011-02-22 | International Business Machines Corporation | Dynamic segment sparing and repair in a memory system |
| US7979759B2 (en) * | 2009-01-08 | 2011-07-12 | International Business Machines Corporation | Test and bring-up of an enhanced cascade interconnect memory system |
| US20100180154A1 (en) * | 2009-01-13 | 2010-07-15 | International Business Machines Corporation | Built In Self-Test of Memory Stressor |
| US8503211B2 (en) * | 2009-05-22 | 2013-08-06 | Mosaid Technologies Incorporated | Configurable module and memory subsystem |
| US8898511B2 (en) * | 2010-06-24 | 2014-11-25 | International Business Machines Corporation | Homogeneous recovery in a redundant memory system |
| US8549378B2 (en) | 2010-06-24 | 2013-10-01 | International Business Machines Corporation | RAIM system using decoding of virtual ECC |
| US8484529B2 (en) | 2010-06-24 | 2013-07-09 | International Business Machines Corporation | Error correction and detection in a redundant memory system |
| US8631271B2 (en) | 2010-06-24 | 2014-01-14 | International Business Machines Corporation | Heterogeneous recovery in a redundant memory system |
| US8522122B2 (en) | 2011-01-29 | 2013-08-27 | International Business Machines Corporation | Correcting memory device and memory channel failures in the presence of known memory device failures |
| WO2016122480A1 (en) * | 2015-01-28 | 2016-08-04 | Hewlett-Packard Development Company, L.P. | Bidirectional lane routing |
Family Cites Families (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01171194A (ja) | 1987-12-25 | 1989-07-06 | Nec Ic Microcomput Syst Ltd | 半導体記憶装置 |
| US5276834A (en) | 1990-12-04 | 1994-01-04 | Micron Technology, Inc. | Spare memory arrangement |
| US5530814A (en) | 1991-10-30 | 1996-06-25 | I-Cube, Inc. | Bi-directional crossbar switch with control memory for selectively routing signals between pairs of signal ports |
| JPH0729373A (ja) | 1993-07-08 | 1995-01-31 | Mitsubishi Electric Corp | 半導体記憶装置 |
| KR100254568B1 (ko) | 1997-06-25 | 2000-05-01 | 윤종용 | 반도체 독출 전용 메모리 장치 |
| US6314500B1 (en) | 1999-01-11 | 2001-11-06 | International Business Machines Corporation | Selective routing of data in a multi-level memory architecture based on source identification information |
| US7245663B2 (en) * | 1999-07-06 | 2007-07-17 | Koninklijke Philips Electronis N.V. | Method and apparatus for improved efficiency in transmission of fine granular scalable selective enhanced images |
| US7069394B2 (en) | 2002-12-05 | 2006-06-27 | International Business Machines Corporation | Dynamic data routing mechanism for a high speed memory cloner |
| US7200787B2 (en) * | 2003-06-03 | 2007-04-03 | Intel Corporation | Memory channel utilizing permuting status patterns |
| US7127629B2 (en) | 2003-06-03 | 2006-10-24 | Intel Corporation | Redriving a data signal responsive to either a sampling clock signal or stable clock signal dependent on a mode signal |
| US7194581B2 (en) * | 2003-06-03 | 2007-03-20 | Intel Corporation | Memory channel with hot add/remove |
| US7340537B2 (en) | 2003-06-04 | 2008-03-04 | Intel Corporation | Memory channel with redundant presence detect |
| US7165153B2 (en) | 2003-06-04 | 2007-01-16 | Intel Corporation | Memory channel with unidirectional links |
| US7386768B2 (en) | 2003-06-05 | 2008-06-10 | Intel Corporation | Memory channel with bit lane fail-over |
| US7088134B1 (en) | 2003-11-06 | 2006-08-08 | Lattice Semiconductor Corporation | Programmable logic device with flexible memory allocation and routing |
| US7447953B2 (en) | 2003-11-14 | 2008-11-04 | Intel Corporation | Lane testing with variable mapping |
| US7219294B2 (en) * | 2003-11-14 | 2007-05-15 | Intel Corporation | Early CRC delivery for partial frame |
| US7162567B2 (en) * | 2004-05-14 | 2007-01-09 | Micron Technology, Inc. | Memory hub and method for memory sequencing |
| US7212423B2 (en) * | 2004-05-31 | 2007-05-01 | Intel Corporation | Memory agent core clock aligned to lane |
| US20050268061A1 (en) * | 2004-05-31 | 2005-12-01 | Vogt Pete D | Memory channel with frame misalignment |
| US20060004953A1 (en) * | 2004-06-30 | 2006-01-05 | Vogt Pete D | Method and apparatus for increased memory bandwidth |
| US7383399B2 (en) * | 2004-06-30 | 2008-06-03 | Intel Corporation | Method and apparatus for memory compression |
| US7412642B2 (en) | 2005-03-09 | 2008-08-12 | Sun Microsystems, Inc. | System and method for tolerating communication lane failures |
| US7516349B2 (en) * | 2005-12-29 | 2009-04-07 | Intel Corporation | Synchronized memory channels with unidirectional links |
-
2006
- 2006-03-24 US US11/388,296 patent/US7353316B2/en active Active
-
2007
- 2007-02-22 CN CNA2007800101053A patent/CN101405702A/zh active Pending
- 2007-02-22 KR KR1020087023388A patent/KR100985926B1/ko active IP Right Grant
- 2007-02-22 WO PCT/US2007/062583 patent/WO2007112166A2/en active Application Filing
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012089141A1 (zh) * | 2010-12-29 | 2012-07-05 | 成都市华为赛门铁克科技有限公司 | 存储系统、设备及其连接配置方法 |
| US9170959B2 (en) | 2010-12-29 | 2015-10-27 | Huawei Technologies Co., Ltd. | Method and device for configuring storage system connection |
| US10203963B2 (en) | 2010-12-29 | 2019-02-12 | Huawei Technologies Co., Ltd. | Method for configuring storage system connection, device and storage system |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2007112166A2 (en) | 2007-10-04 |
| KR20080097486A (ko) | 2008-11-05 |
| WO2007112166A3 (en) | 2008-04-24 |
| US7353316B2 (en) | 2008-04-01 |
| KR100985926B1 (ko) | 2010-10-06 |
| US20070223263A1 (en) | 2007-09-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101405702A (zh) | 用于在存储器系统组件之间重新路由信号的系统及方法 | |
| JP4568290B2 (ja) | ハブベースのメモリサブシステムにおける、双方向データバスに対するデータバイパスの装置および方法 | |
| JP4274140B2 (ja) | ホットスワップ機能付きメモリシステム及びその障害メモリモジュールの交換方法 | |
| CN100595720C (zh) | 用于基于集线器的存储系统中直接存储器访问的设备和方法 | |
| KR100840140B1 (ko) | 메모리 허브 메모리 모듈들을 사용하여 데이터 전송들을조직화하는 시스템 및 방법 | |
| US6850998B2 (en) | Disk array system and a method for controlling the disk array system | |
| US20240020043A1 (en) | Memory system including a memory controller | |
| KR100968636B1 (ko) | 메모리 칩 및 이를 포함하는 시스템 | |
| CN101656096A (zh) | 已注册dimm存储器系统 | |
| JPH11203201A (ja) | キャッシュメモリの配置方法およびデータ記憶システム | |
| US7404055B2 (en) | Memory transfer with early access to critical portion | |
| US11803323B2 (en) | Cascaded memory system | |
| US7716392B2 (en) | Computer system having an I/O module directly connected to a main storage for DMA transfer | |
| US20070198764A1 (en) | Semiconductor arrangement and method for operating a semiconductor arrangement | |
| CN103226529A (zh) | 基于Nandflash的双端口存储器电路 | |
| US20240029783A1 (en) | Semiconductor device having buffer circuit | |
| KR100779723B1 (ko) | 아이디이 컨트롤 시스템 | |
| JPH09326813A (ja) | 通信端末装置 | |
| CN112148653A (zh) | 数据传输装置、数据处理系统、数据处理方法和介质 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20090408 |