CN101393868A - 半导体晶圆制造中金属间介质填充方法 - Google Patents

半导体晶圆制造中金属间介质填充方法 Download PDF

Info

Publication number
CN101393868A
CN101393868A CNA2007100940873A CN200710094087A CN101393868A CN 101393868 A CN101393868 A CN 101393868A CN A2007100940873 A CNA2007100940873 A CN A2007100940873A CN 200710094087 A CN200710094087 A CN 200710094087A CN 101393868 A CN101393868 A CN 101393868A
Authority
CN
China
Prior art keywords
silicon dioxide
sacvd
transition zone
thickness
sacvd silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007100940873A
Other languages
English (en)
Other versions
CN100590811C (zh
Inventor
甄永泰
张慧君
陈建维
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Hua Hong NEC Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Hua Hong NEC Electronics Co Ltd filed Critical Shanghai Hua Hong NEC Electronics Co Ltd
Priority to CN200710094087A priority Critical patent/CN100590811C/zh
Publication of CN101393868A publication Critical patent/CN101393868A/zh
Application granted granted Critical
Publication of CN100590811C publication Critical patent/CN100590811C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本发明公开了一种半导体晶圆制造中金属间介质填充方法，通过在O3TEOS SACVD二氧化硅主沉积层的上下两处，分别使用SACVD方法在同一反应腔内沉积一层张应力和厚度均小于所述主沉积层的过渡层二氧化硅(buffer layer)，从而得到从压应力到张应力的柔性过渡，使得不同层的应力在多个交界面之间缓慢释放，从而达到在不同应力类型的交界面处的作用力累计成倍减少，最终保证整个二氧化硅薄膜的连续性。因此，本发明所述方法不仅满足了对IMD填充能力的要求，而且有效消除了交界面处的孔洞，而且该方法也不会额外增加制造成本。

Description

半导体晶圆制造中金属间介质填充方法
技术领域
本发明涉及半导体晶圆制造工艺，尤其涉及一种半导体晶圆制造中金属间电介质(IMD)的填充方法。
背景技术
在传统的0.25um以上半导体晶圆制造工艺中，一般都是只单纯采用O3TEOS SACVD(Sub-Atmospheric Chemical Vapor Deposition，次大气压化学气相沉积)的方法来实现后段IMD(Inter Metal Dielectric，金属间电介质)的填充。这种方法虽然考虑到了对IMD填充能力的要求，但却忽视了SACVD所沉积出的二氧化硅绝缘薄膜102与其顶层及底层PECVD(等离子体增强化学气相淀积)所沉积出的二氧化硅绝缘薄膜101、103之间的匹配问题，从而导致在SACVD所沉积出二氧化硅电介质102和PECVD所沉积出的二氧化硅电介质101、103之间遗留下了孔洞(voids)104，相关金属间介质(即上述两种二氧化硅绝缘膜)的填充结构如图1所示。这主要是由于SACVD O3TEOS所沉积出的二氧化硅薄膜102和PECVD所沉积出的二氧化硅薄膜101、103之间的应力不匹配所造成的，因为一般SACVD所沉积出的二氧化硅薄膜102的应力为张应力，而PECVD所沉积出的二氧化硅薄膜101、103的应力为压应力。因此，由于这种两种二氧化硅薄膜间应力不匹配，造成其交界面处易被撕裂从而产生孔洞104(这些孔洞104可通过电子显微镜观察到)，进而影响了整个金属间介质填充结构的强度，而且由于这种填充结构上的不完整可能在后续CMP(化学机械研磨)工艺中造成研磨液残留、过腐蚀等一系列严重问题，因此最终很可能会导致半导体器件失去电性或可靠性大打折扣。
而且，通过实验可以发现，即使用张应力较小的O3TEOS SACVD薄膜(沉积4000A厚度后测量)一次沉积完成O3TEOS SAVCD二氧化硅薄膜102，也有很大几率在SACVD102和PECVD二氧化硅薄膜101、103的交界处产生孔洞104，而且此时的IMD填充能力将受到很大限制。因此，对于这种现象可给出如下定性解释，即在进行金属间介质填充时，如果O3TEOS SACVD二氧化硅薄膜102的一次成膜厚度达到4000A或以上，则即使成膜应力较小，但由于连续成膜，所以在整个块体薄膜内部应力将完全累积到薄膜表面释放，这样就在SACVD二氧化硅薄膜102和PECVD二氧化硅薄膜101、103的交界面处形成了很强大的相互作用力，从而致使将较为疏松的SACVD二氧化硅薄膜扯断，形成孔洞104。
发明内容
本发明要解决的技术问题是提供一种半导体晶圆制造中金属间介质填充方法，可在满足对IMD填充能力要求的同时，还可消除SACVD所沉积出的二氧化硅薄膜与PECVD沉积出的二氧化硅薄膜之间所形成的孔洞。
为解决上述技术问题，本发明提供了一种半导体晶圆制造中金属间介质填充方法，包括以下步骤：
(1)通过反应腔体，在底层PECVD二氧化硅薄膜(301)上沉积第一SACVD二氧化硅过渡层(302)；
(2)在所述反应腔体内不破真空的情况下，在所述第一二氧化硅过渡层(302)上，沉积SACVD二氧化硅主沉积层(303)；
(3)同样在所述反应腔体内不破真空情况下，在所述SACVD二氧化硅主沉积层(303)上，再沉积一层第二SACVD二氧化硅过渡层(304)；
(4)在所述第二SACVD二氧化硅过渡层(304)上，使用PECVD方法，淀积顶层PECVD二氧化硅薄膜(305)；
其中，所述第一SACVD二氧化硅过渡层(302)和第二SACVD二氧化硅过渡层(304)的张应力和厚度均小于所述SACVD二氧化硅主沉积层(303)的张应力和厚度，且所述SACVD二氧化硅主沉积层(303)厚度在
Figure A200710094087D00061
范围内。
其中，在所述步骤(1)中，所沉积的第一SACVD二氧化硅过渡层(302)的张应力控制在150Mpa～250Mpa范围内，且厚度在
Figure A200710094087D00062
范围内。
在所述步骤(2)中，在沉积所述SACVD二氧化硅主沉积层(303)时，应根据金属间沟道的高宽比增大所述反应腔内部的压力，以得到张应力在350Mpa～450Mpa的范围内、厚度在
Figure A200710094087D00063
范围内的SACVD二氧化硅主沉积层(303)。
在所述步骤(3)中，在沉积所述第二SACVD二氧化硅过渡层(304)时，应根据金属间沟道的高宽比，降低所述反应腔内部的压力，以得到张应力在200Mpa～250Mpa的范围内、厚度在
Figure A200710094087D00064
范围内的第二SACVD二氧化硅过渡层(304)。
本发明由于采用了上述技术方案，具有这样的有益效果，即通过在O3TEOS SACVD二氧化硅主沉积层的上下两处，分别使用SACVD方法在同一反应腔内沉积一层张应力和厚度均小于所述主沉积层的过渡层二氧化硅(buffer layer)，从而得到从压应力到张应力的柔性过渡，使得不同层的应力在多个交界面之间缓慢释放，从而达到在不同应力类型的交界面处的作用力累计成倍减少，最终保证整个二氧化硅薄膜的连续性。因此，本发明所述方法不仅满足了对IMD填充能力的要求，而且有效消除了交界面处的孔洞，从而增加了金属间介质填充结构的强度，提高了半导体器件的可靠性；另外，该方法易于实现，不会额外增加制造成本。
附图说明
下面结合附图与具体实施方式对本发明作进一步详细的说明：
图1为现有的0.25微米及以上晶圆制造技术中金属间介质填充结构的局部示意图；
图2为本发明所述方法的流程示意图；
图3a-3e为本发明所述方法的一个实施例的中间过程局部结构示意图。
具体实施方式
为避免产生孔洞，本发明所述方法通过在原SACVD O3TEOS的上下两处分别用不同压力和气体流量的SACVD在同一反应腔内(如AppliedMaterials公司的Centura Giga fill CxZ chamber)，在O3TEOS SACVD二氧化硅主沉积层的上下两处，分别沉积一层厚度较薄且张应力在150Mpa～250Mpa之间的过渡二氧化硅，并相应地将SACVD二氧化硅主沉积层的厚度从传统一次沉积的
Figure A200710094087D00071
减少至
Figure A200710094087D00072
之间，其张应力范围与传统成膜方法一致取350Mpa～450Mpa。从而得到从底部压应力薄膜(PECVD二氧化硅)到中间填充层张应力薄膜(即SACVD二氧化硅主沉积层)再到顶部压应力薄膜(PECVD二氧化硅)的柔性过渡，从而既能最大限度地满足IMD填充的要求(目前最大可以做到的金属间沟道的高宽比为高：宽＝2：1)，又在两个二氧化硅界面处有效消除了孔洞104。
下面通过一个具体的实施例来对本发明所述金属间介质填充方法进行进一步详细描述，具体参考图2和图3a-3e所示：
首先，用SACVD O3TEOS方法，在底层PECVD二氧化硅薄膜301(一般情况下，该层薄膜301的压应力为-160Mpa左右，厚度范围一般为
Figure A200710094087D00082
)上沉积一层张应力在150Mpa～250Mpa范围内，且厚度在
Figure A200710094087D00083
Figure A200710094087D00084
范围内，优选厚度为
Figure A200710094087D00085
的第一SACVD二氧化硅过渡层302，以实现从所述底层PECVD二氧化硅薄膜301到该第一SACVD二氧化硅过渡层302的应力过渡。该第一SACVD二氧化硅过渡层302的厚度可根据填孔要求在上述范围内(即
Figure A200710094087D00086
的范围内)进行调节。为了得到良好的填充能力，在一优选实施例中，可使用应用材料公司(Applied Materials)的Centura Giga fill CxZ反应腔(chamber)中来进行该第一SACVD二氧化硅过渡层302的沉积，这时芯片的局部结构如图3b所示。
然后，在反应腔体内不破真空的情况下，通过迅速增加所述反应腔内部的压力，并同时调节反应气体流量(具体调节量根据不同腔体结构的不同而不同，这对于本领域的一般技术人员来说应该是熟悉的)，以得到张应力在350Mpa～450Mpa的范围内，厚度在
Figure A200710094087D00087
范围(可依填充条件调节)的二氧化硅介质薄膜，这层薄膜沉积在所述第一SACVD二氧化硅过渡层302之上，并作为实现金属间沟槽填充(IMD)的主沉积层303。在沉积过程中，所述反应腔内部压力的具体取值应根据金属间沟道的高宽比而定，如对于金属间沟道的高宽比为高：宽＝2：1的情况，应将反应腔的压力增加至500torr，这对于本领域的一般技术人员来说，根据金属间沟道的高宽比以及成膜的厚度、张应力等要求是可以作出适当的选择的。优选地所述SACVD二氧化硅主沉积层303的沉积厚度为
Figure A200710094087D00091
为了实现大高宽比(aspect ratio)条件下的IMD填充，该层的张应力会较前层和之后沉积的顶层大很多，而且本层是实现IMD填充的主结构。这时形成如图3c所示的结构。
第三步，同样在反应腔体内不破真空情况下，通过降低所述反应腔内部的压力，在所述SACVD二氧化硅主沉积层303上沉积一层张应力在200Mpa～250Mpa的范围内，厚度在
Figure A200710094087D00092
范围(视实际条件可调)内的第二SACVD二氧化硅过渡层304。沉积过程中，所述反应腔内部压力的具体取值应根据金属间沟道的高宽比而定，如对于金属间沟道的高宽比为高：宽＝2：1的情况，应将所述反应腔内的压力降低至100torr以下，这对于本领域的一般技术人员来说，根据金属间沟道的高宽比以及成膜的厚度、张应力等要求是可以作出适当的选择的。该第二SACVD二氧化硅过渡层304主要用于实现与顶层PECVD二氧化硅薄膜305的应力过渡。这时的结构图如图3d所示。
第四步，在所述第二SACVD二氧化硅过渡层304上，使用PECVD方法，淀积顶层PECVD二氧化硅薄膜305，一般情况下，淀积后的该顶层PECVD二氧化硅薄膜305的压应力应为-160Mpa左右，厚度应在为
Figure A200710094087D00093
范围内。优选地，可选择利用诺发系统公司(Novellus)的Sequel C2反应腔来完成上述淀积过程。这时的结构图如图3e所示。

Claims (7)

1、一种半导体晶圆制造中金属间介质填充方法，其特征在于，包括以下步骤：
(1)通过反应腔体，在底层PECVD二氧化硅薄膜(301)上沉积第一SACVD二氧化硅过渡层(302)；
(2)在所述反应腔体内不破真空的情况下，在所述第一二氧化硅过渡层(302)上，沉积SACVD二氧化硅主沉积层(303)；
(3)同样在所述反应腔体内不破真空情况下，在所述SACVD二氧化硅主沉积层(303)上，再沉积一层第二SACVD二氧化硅过渡层(304)；
(4)在所述第二SACVD二氧化硅过渡层(304)上，使用PECVD方法，淀积顶层PECVD二氧化硅薄膜(305)；
其中，所述第一SACVD二氧化硅过渡层(302)和第二SACVD二氧化硅过渡层(304)的张应力和厚度均小于所述SACVD二氧化硅主沉积层(303)的张应力和厚度，且所述SACVD二氧化硅主沉积层(303)厚度在1500
Figure A200710094087C0002142657QIETU
～3000
Figure A200710094087C0002142657QIETU
范围内。
2、根据权利要求1所述的半导体晶圆制造中金属间介质填充方法，其特征在于，在所述步骤(1)中，所沉积的第一SACVD二氧化硅过渡层(302)张应力应控制在150Mpa～250Mpa范围内，且厚度在500
Figure A200710094087C0002142657QIETU
～1200
Figure A200710094087C0002142657QIETU
范围内。
3、根据权利要求2所述的半导体晶圆制造中金属间介质填充方法，其特征在于，所沉积的第一SACVD二氧化硅过渡层(302)的厚度为700
Figure A200710094087C0002142657QIETU
。
4、根据权利要求1至3中任一项所述的半导体晶圆制造中金属间介质填充方法，其特征在于，在所述步骤(2)中，在沉积所述SACVD二氧化硅主沉积层(303)时，应根据金属间沟道的高宽比增大所述反应腔内部的压力，以得到张应力在350Mpa～450Mpa的范围内、厚度在1500
Figure A200710094087C0002142657QIETU
～3000
Figure A200710094087C0002142657QIETU
范围内的SACVD二氧化硅主沉积层(303)。
5、根据权利要求4所述的半导体晶圆制造中金属间介质填充方法，其特征在于，所沉积的SACVD二氧化硅主沉积层(303)的厚度为2000
Figure A200710094087C0002142657QIETU
。
6、根据权利要求1、2、3或5中任一项所述的半导体晶圆制造中金属间介质填充方法，其特征在于，在所述步骤(3)中，在沉积所述第二SACVD二氧化硅过渡层(304)时，应根据金属间沟道的高宽比，降低所述反应腔内部的压力，以得到张应力在200Mpa～250Mpa的范围内、厚度在500
Figure A200710094087C0002142657QIETU
～1000
Figure A200710094087C0002142657QIETU
范围内的第二SACVD二氧化硅过渡层(304)。
7、根据权利要求4所述的半导体晶圆制造中金属间介质填充方法，其特征在于，在所述步骤(3)中，沉积所述第二SACVD二氧化硅过渡层(304)时，应根据金属间沟道的高宽比，降低所述反应腔内部的压力，以得到张应力在200Mpa～250Mpa的范围内，且厚度在500
Figure A200710094087C0002142657QIETU
～1000
Figure A200710094087C0002142657QIETU
范围内的第二SACVD二氧化硅过度层(304)。
CN200710094087A 2007-09-18 2007-09-18 半导体晶圆制造中金属间介质填充方法 Active CN100590811C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN200710094087A CN100590811C (zh) 2007-09-18 2007-09-18 半导体晶圆制造中金属间介质填充方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN200710094087A CN100590811C (zh) 2007-09-18 2007-09-18 半导体晶圆制造中金属间介质填充方法

Publications (2)

Publication Number Publication Date
CN101393868A true CN101393868A (zh) 2009-03-25
CN100590811C CN100590811C (zh) 2010-02-17

Family

ID=40494091

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200710094087A Active CN100590811C (zh) 2007-09-18 2007-09-18 半导体晶圆制造中金属间介质填充方法

Country Status (1)

Country Link
CN (1) CN100590811C (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102446839A (zh) * 2011-10-21 2012-05-09 上海华力微电子有限公司 一种前金属介电质层的淀积方法
CN102610556A (zh) * 2012-01-18 2012-07-25 上海华力微电子有限公司 减小双层前金属介电质层开裂现象的方法
CN103183307A (zh) * 2011-12-28 2013-07-03 中国科学院微电子研究所 张应力 LPCVD SiO2膜的制造方法
CN111554576A (zh) * 2020-05-18 2020-08-18 中国科学院微电子研究所 一种平坦化方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102446839A (zh) * 2011-10-21 2012-05-09 上海华力微电子有限公司 一种前金属介电质层的淀积方法
CN103183307A (zh) * 2011-12-28 2013-07-03 中国科学院微电子研究所 张应力 LPCVD SiO2膜的制造方法
CN103183307B (zh) * 2011-12-28 2016-04-20 中国科学院微电子研究所 张应力LPCVD SiO2膜的制造方法
CN102610556A (zh) * 2012-01-18 2012-07-25 上海华力微电子有限公司 减小双层前金属介电质层开裂现象的方法
CN111554576A (zh) * 2020-05-18 2020-08-18 中国科学院微电子研究所 一种平坦化方法
CN111554576B (zh) * 2020-05-18 2022-08-26 中国科学院微电子研究所 一种平坦化方法

Also Published As

Publication number Publication date
CN100590811C (zh) 2010-02-17

Similar Documents

Publication Publication Date Title
CN100590811C (zh) 半导体晶圆制造中金属间介质填充方法
US20140213065A1 (en) Method for Forming Layer Constituted by Repeated Stacked Layers
JPS595629A (ja) 二重層表面安定化方法
US20040229452A1 (en) Densifying a relatively porous material
CN110459464B (zh) 一种厚膜氮化硅的区域挖槽制备方法
CN101635274A (zh) 一种消除金属间隙填充物中空洞的方法
CN108766953B (zh) 半导体器件及其形成方法
US20230343733A1 (en) Wafer bonding structure, wafer bonding method and chip bonding structure
CN101017794A (zh) 一种密封大马士革结构中多孔低介电材料小孔的方法
CN103165483A (zh) 一种减少铝衬垫表面缺陷的方法
CN103066014A (zh) 一种铜/空气隙的制备方法
CN103378060A (zh) 硅通孔及其填充方法
US7985696B2 (en) Method of manufacturing semiconductor device
JPH01256152A (ja) 半導体装置における多層構造
CN103094202A (zh) 半导体器件及其钨塞填充方法
US20120288984A1 (en) Method for operating a vacuum Coating apparatus
CN101546707B (zh) 一种可提高质量的介质隔离结构制作方法
US20160204066A1 (en) Semiconductor device and fabrication method thereof
US6506690B1 (en) Method for forming dielectric stack including second dielectric layer with lower undoped portion and upper doped portion
CN102543849A (zh) 一种刻蚀第一金属层的方法
CN113517287A (zh) 一种半导体结构及其制备方法
CN111326426A (zh) 用于沟槽填充和控制硅片翘曲度的方法和半导体器件
JPH056886A (ja) 半導体装置のパツシベーシヨン膜形成方法
CN102446839A (zh) 一种前金属介电质层的淀积方法
CN212609552U (zh) 一种基于绝缘体上硅的低应力硅基厚膜

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI

Effective date: 20131216

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI

TR01 Transfer of patent right

Effective date of registration: 20131216

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Patentee after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge

Patentee before: Shanghai Huahong NEC Electronics Co., Ltd.