CN101388662A - 电平转换电路 - Google Patents

电平转换电路 Download PDF

Info

Publication number
CN101388662A
CN101388662A CNA2008100030622A CN200810003062A CN101388662A CN 101388662 A CN101388662 A CN 101388662A CN A2008100030622 A CNA2008100030622 A CN A2008100030622A CN 200810003062 A CN200810003062 A CN 200810003062A CN 101388662 A CN101388662 A CN 101388662A
Authority
CN
China
Prior art keywords
nmos pass
pass transistor
oxide layer
thick oxide
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2008100030622A
Other languages
English (en)
Inventor
林育信
廖学坤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MediaTek Inc
Original Assignee
MediaTek Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MediaTek Inc filed Critical MediaTek Inc
Publication of CN101388662A publication Critical patent/CN101388662A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356104—Bistable circuits using complementary field-effect transistors
    • H03K3/356113—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/012—Modifications of generator to improve response time or to decrease power consumption
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/037—Bistable circuits
    • H03K3/0375—Bistable circuits provided with means for increasing reliability; for protection; for ensuring a predetermined initial state when the supply voltage has been applied; for storing the actual state when the supply voltage fails

Landscapes

  • Logic Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种电平转换电路，所述电平转换电路包含：反相器，其输入端连接输入电压，用来输出反相输入电压；第一NMOS晶体管，其栅极连接所述输入电压，源极接地；第一厚氧化层NMOS晶体管，其栅极连接第一参考电压，源极耦接所述第一NMOS晶体管的漏极；第二NMOS晶体管，其栅极连接所述反相输入电压，源极接地；第二厚氧化层NMOS晶体管，其栅极连接所述第一参考电压，源极耦接所述第二NMOS晶体管的漏极；第一厚氧化层PMOS晶体管；第二厚氧化层PMOS晶体管；第三厚氧化层PMOS晶体管；以及第四厚氧化层PMOS晶体管。本发明的电平电路可用于低电压核心电路中，且能防止崩溃。

Description

电平转换电路
技术领域
本发明是有关于电压电平转换，尤其是有关于可避免晶体管崩溃的电平转换电路。
背景技术
超深亚微米(Ultra deep submicron)的CMOS技术可用来制造高晶体管密度且切换快速的数字集成电路，特别是薄栅氧化层的设计可以达到低临界电压值。为了使超深亚微米CMOS工艺容易实现，高密度核心电路的供应电压必须降低来增进元件的可靠性。现有技术的CMOS逻辑元件使用的供应电压范围介于2.5伏特到3.3伏特之间，必须降低到大约0.9伏特至2.5伏特之间才能使用于核心电路。随着核心电路的电压下降，集成电路的输入/输出端需要更高的供应电压来维持足够的信噪比(signal to noise ratio)以及和其它元件的兼容性。为了转换低电压核心的数字信号的电压范围，就需要应用电平转换电路。电平转换电路是用来提高低电压信号从低电压转换为高电压的电压上限(upper voltage swing)。
图1是现有技术的电平转换电路的示意图，包含了四个晶体管和一个反相器102。第一厚氧化层N型金属氧化物半导体(NMOS)晶体管NG1和第二厚氧化层NMOS晶体管NG2是厚氧化层NMOS晶体管，其临界电压的范围介于0.4伏特和0.7伏特之间。第一厚氧化层P型金属氧化物半导体(PMOS)晶体管PG1和第二厚氧化层PMOS晶体管PG2是厚氧化层PMOS晶体管，临界电压在-0.4伏特至-0.7伏特之间。一般来说，低供应电压VCCL介于0.9伏特到2.5伏特之间，而高供应电压VCCH介于3伏特至5伏特之间。电平转换电路可以将介于0伏特到低供应电压VCCL之间的Vin转换为介于0伏特到高供应电压VCCH之间的输出电压Vout。由于高供应电压VCCH是使用于第一厚氧化层PMOS晶体管PG1，第二厚氧化层PMOS晶体管PG2，第一厚氧化层NMOS晶体管NG1和第二厚氧化层NMOS晶体管NG2上，所以不需要考虑厚氧化层元件的可靠度问题。然而当应用在低电压核心电路中时，厚氧化层元件的临界电压值相对于低电压核心电路的低电压是过高的。在低电压的核心电路中，第一厚氧化层NMOS晶体管NG1和第二厚氧化层NMOS晶体管NG2可能会开关不完全，致使电平切换的效能受到影响。
发明内容
为了克服现有技术电路中元件的可靠度较低的技术问题，本发明提供一种可提高电路中元件的可靠度的电平转换电路。
在电平转换电路的实施方式中，包含四个NMOS晶体管及一个反相器。反相器的输入端连接输入电压，用来输出反相输入电压，而输入电压的范围介于低供应电压和零电平之间。第一NMOS晶体管的栅极连接输入电压，而源极接地。第一厚氧化层NMOS晶体管的栅极连接第一参考电压，而源极耦接第一NMOS晶体管的漏极。第二NMOS晶体管的栅极连接反相输入电压，而源极接地。第二厚氧化层NMOS晶体管的栅极连接第一参考电压，而源极耦接第二NMOS晶体管的漏极。第二厚氧化层NMOS晶体管的漏极输出输出电压，范围介于高供应电压和零电平之间。
所述电平转换电路中进一步包含四个PMOS晶体管。第一厚氧化层P型金属氧化物半导体(PMOS)晶体管的栅极连接第二厚氧化层NMOS晶体管的漏极，而源极连接第一厚氧化层NMOS晶体管的漏极。第二厚氧化层PMOS晶体管的栅极连接第一厚氧化层NMOS晶体管的漏极，而源极连接第二厚氧化层NMOS晶体管的漏极。第三厚氧化层PMOS晶体管的栅极连接输入电压，源极连接第一厚氧化层PMOS晶体管的漏极，而漏极连接高供应电压。第四厚氧化层PMOS晶体管的栅极连接反相输入电压，源极连接第二厚氧化层PMOS晶体管的漏极，而漏极连接高供应电压。
第一NMOS晶体管和第二NMOS晶体管是薄氧化层NMOS晶体管。
所述电平转换电路中可进一步包含两个NMOS晶体管。第三NMOS晶体管的栅极连接至第二参考电压，源极连接至第一NMOS晶体管的漏极，而漏极连接至第一厚氧化层NMOS晶体管的源极。第四NMOS晶体管的栅极连接至第二参考电压，源极连接至第二NMOS晶体管的漏极，而漏极连接至第二厚氧化层NMOS晶体管的源极。第三NMOS晶体管和第四NMOS晶体管是薄氧化层NMOS晶体管。
输入电压的范围介于0.5伏特至2.5伏特之间。输出电压的范围介于3伏特至10伏特之间。在本发明的另一种电平转换电路中，包含：反相器，其输入端连接输入电压，用来输出反相输入电压，其中输入电压的范围介于低供应电压和零电平之间；第一NMOS晶体管，其栅极连接输入电压，源极接地；第一厚氧化层NMOS晶体管，其栅极连接输入电压，源极耦接第一NMOS晶体管的漏极；第二NMOS晶体管，其栅极连接反相输入电压，源极接地；第二厚氧化层NMOS晶体管，其栅极连接反相输入电压，源极耦接第二NMOS晶体管的漏极，其中第二厚氧化层NMOS晶体管的漏极输出输出电压，输出电压的范围介于高供应电压和零电平之间；第一厚氧化层PMOS晶体管，其栅极连接第二厚氧化层NMOS晶体管的漏极，源极连接第一厚氧化层NMOS晶体管的漏极；第二厚氧化层PMOS晶体管，其栅极连接第一厚氧化层NMOS晶体管的漏极，源极连接第二厚氧化层NMOS晶体管的漏极；第三厚氧化层PMOS晶体管，其栅极连接输入电压，源极连接第一厚氧化层PMOS晶体管的漏极，漏极连接高供应电压；以及第四厚氧化层PMOS晶体管，栅极连接反相输入电压，源极连接第二厚氧化层PMOS晶体管的漏极，漏极连接高供应电压。
本发明能应用于低电压核心电路中，提供相应的电平转换电路，利用薄氧化层元件来降低临界电压，利用厚氧化层元件来避免元件崩溃，具有比现有技术更高的可靠性。
附图说明
图1是一个现有技术的电平转换电路。
图2是本发明的电平转换电路的实施方式的示意图。
图3是本发明的电平转换电路的另一实施方式的示意图。
图4是本发明的电平转换电路的又一实施方式的示意图。
图5是本发明的电平转换电路的另一实施方式的示意图。
具体实施方式
在说明书及权利要求当中使用了某些词汇来称呼特定的元件。本领域的技术人员应可理解，硬件制造商可能会用不同的名词来称呼同一个元件。本说明书及权利要求并不以名称的差异来作为区分元件的方式，而是以元件在功能上的差异来作为区分的准则。在通篇说明书及权利要求当中所提及的“包含”是开放式的用语，故应解释成“包含但不限定于”。此外，“耦接”一词在此是包含任何直接及间接的电气连接手段。因此，若文中描述第一装置耦接于第二装置，则代表第一装置可直接电气连接于第二装置，或通过其它装置或连接手段间接地电气连接到第二装置。
图2是本发明电平转换电路的实施方式的示意图，使用了一对薄氧化层元件，第一NMOS晶体管N1和第二NMOS晶体管N2，其栅极分别耦接到输入电压Vin以及反相输入电压Vin’。由于薄氧化层元件具有较低的临界电压，介于0.2伏特和0.35伏特之间，所以电平转换电路在低电压的核心电路中仍然能够充分的切换开关。第一厚氧化层NMOS晶体管NG1和第二厚氧化层NMOS晶体管NG2的栅极都耦接到第一参考电压Vref，这样端点A和B的电压可以保持在既定电平之下，保护第一NMOS晶体管N1和第二NMOS晶体管N2的跨电压Vgd/Vds/Vgs不会崩溃。如此一来，薄氧化层元件受到第一参考电压Vref的保护，使电平转换电路可在极低核心电压下正常运作。第一NMOS晶体管N1和第二NMOS晶体管N2可以是经过特别设计的低临界电压元件。第一厚氧化层NMOS晶体管NG1和第二厚氧化层NMOS晶体管NG2可以是耗尽型元件(depletioncomponent)，例如零临界电压元件或负临界电压元件。在本实施方式中，第一厚氧化层NMOS晶体管NG1和第二厚氧化层NMOS晶体管NG2是厚氧化层NMOS晶体管，而第一厚氧化层PMOS晶体管PG1和第二厚氧化层PMOS晶体管PG2，第三厚氧化层PMOS晶体管PG3和第四厚氧化层PMOS晶体管PG4都是厚氧化层PMOS晶体管。
图3是本发明的电平转换电路的另一实施方式示意图，是根据图2的设计进一步修改而得。其中包含第三NMOS晶体管N3和第四NMOS晶体管N4，其栅极都耦接到第二参考电压Vref2。第三NMOS晶体管N3的源极连接到第一NMOS晶体管N1的漏极，而第三NMOS晶体管N3的漏极连接到第一厚氧化层NMOS晶体管NG1的源极。第四NMOS晶体管N4的源极连接到第二NMOS晶体管N2的漏极，而第四NMOS晶体管N4的漏极连接到第二厚氧化层NMOS晶体管NG2的源极。第二参考电压Vref2基本上设定为低供应电压VCCL，所以第三NMOS晶体管N3和第四NMOS晶体管N4会一直保持开启状态。因为本实施方式中的第一NMOS晶体管N1，第二NMOS晶体管N2，第三NMOS晶体管N3和第四NMOS晶体管N4都是薄氧化层元件，所以会有可靠度的考虑。第一参考电压Vref的值经过仔细设定，在耦接到第一厚氧化层NMOS晶体管NG1和第二厚氧化层NMOS晶体管NG2的栅极后，可保护第一NMOS晶体管N1，第二NMOS晶体管N2，第三NMOS晶体管N3和第四NMOS晶体管N4不至于崩溃。通过第一参考电压Vref和第二参考电压Vref2的设定，第一NMOS晶体管N1，第二NMOS晶体管N2，第三NMOS晶体管N3和第四NMOS晶体管N4的跨电压Vgd/Vds/Vgs可保持在远低于崩溃电压的安全范围。在本实施方式中，第三NMOS晶体管N3和第四NMOS晶体管N4是薄氧化层NMOS晶体管，而崩溃电压基本上等于低供应电压VCCL。
图4是本发明电平转换电路的又一实施方式的示意图，其中第一厚氧化层NMOS晶体管NG1和第二厚氧化层NMOS晶体管NG2改成耗尽元件，例如零临界电压元件或负临界电压元件。第一厚氧化层NMOS晶体管NG1和第二厚氧化层NMOS晶体管NG2的栅极分别耦接输入电压Vin和反相输入电压Vin’。当输入电压Vin为高电平时，第一厚氧化层NMOS晶体管NG1和第一NMOS晶体管N1的栅极为低供应电压VCCL，因此第一厚氧化层NMOS晶体管NG1和第一NMOS晶体管N1开启，使第一厚氧化层NMOS晶体管NG1的源极和漏极电压降为低电平。正因为第一NMOS晶体管N1的源极和漏极电压同时为低电平，所以第一NMOS晶体管N1不会发生崩溃。同时，因为反相输入电压Vin’是零电平，所以第二NMOS晶体管N2和第二厚氧化层NMOS晶体管NG2是关闭的，因此第二NMOS晶体管N2也不会发生崩溃。反过来说，当输入电压Vin为低电平时，同样的情况也适用于所述多个晶体管，使整体的可靠度受到保障。在本实施方式中，第一NMOS晶体管N1和第二NMOS晶体管N2是薄氧化层NMOS晶体管，而第一厚氧化层NMOS晶体管NG1和第二厚氧化层NMOS晶体管NG2是耗尽型NMOS晶体管，具有不大于零的临界电压值。第一厚氧化层PMOS晶体管PG1，第二厚氧化层PMOS晶体管PG2，第三厚氧化层PMOS晶体管PG3和第四厚氧化层PMOS晶体管PG4是厚氧化层PMOS晶体管。
图5是本发明电平转换电路的另一实施方式的示意图，进一步改良图4的实施方式。其使用了一对第三NMOS晶体管N3和第四NMOS晶体管N4，其栅极都耦接到第一参考电压Vref。第三NMOS晶体管N3的源极连接到第一NMOS晶体管N1的漏极，而第三NMOS晶体管N3的漏极连接到第一厚氧化层NMOS晶体管NG1的源极。第四NMOS晶体管N4的源极连接到第二NMOS晶体管N2的漏极，而第四NMOS晶体管N4的漏极连接到第二厚氧化层NMOS晶体管NG2的源极。第一参考电压Vref设定在低供应电压VCCL，所以第三NMOS晶体管N3和第四NMOS晶体管N4会一直保持开启。当输入电压Vin为高电平时，第一厚氧化层NMOS晶体管NG1和第一NMOS晶体管N1被开启，端点A和C的电压变为零电平，使第一NMOS晶体管N1和第三NMOS晶体管N3的跨电压Vgd/Vds/Vgs保持在不会崩溃的安全范围。同时，第二厚氧化层NMOS晶体管NG2和第二NMOS晶体管N2是关闭的，其跨电压都不会崩溃。
关于所述崩溃电压的值，基本上等于低供应电压VCCL。第一NMOS晶体管N1，第二NMOS晶体管N2，第三NMOS晶体管N3和第四NMOS晶体管N4为薄氧化层NMOS晶体管。在本实施方式中，输入电压Vin的范围大致上介于0.5伏特和2.5伏特之间，而输出电压Vout的范围介于3伏特到10伏特之间。
本发明虽用较佳实施方式说明如上，然而其并非用来限定本发明的范围，任何本领域中技术人员，在不脱离本发明的精神和范围内，做的任何更动与改变，都在本发明的保护范围内，具体以权利要求的界定为准。

Claims (12)

1.一种电平转换电路，其特征在于，所述电平转换电路包含：
反相器，其输入端连接输入电压，用来输出反相输入电压，其中所述输入电压的范围介于低供应电压和零电平之间；
第一NMOS晶体管，其栅极连接所述输入电压，源极接地；
第一厚氧化层NMOS晶体管，其栅极连接第一参考电压，源极耦接所述第一NMOS晶体管的漏极；
第二NMOS晶体管，其栅极连接所述反相输入电压，源极接地；
第二厚氧化层NMOS晶体管，其栅极连接所述第一参考电压，源极耦接所述第二NMOS晶体管的漏极，其中所述第二厚氧化层NMOS晶体管的漏极输出输出电压，所述输出电压的范围介于高供应电压和零电平之间；
第一厚氧化层PMOS晶体管，其栅极连接所述第二厚氧化层NMOS晶体管的漏极，源极连接所述第一厚氧化层NMOS晶体管的漏极；
第二厚氧化层PMOS晶体管，其栅极连接所述第一厚氧化层NMOS晶体管的漏极，源极连接所述第二厚氧化层NMOS晶体管的漏极；
第三厚氧化层PMOS晶体管，其栅极连接所述输入电压，源极连接所述第一厚氧化层PMOS晶体管的漏极，漏极连接所述高供应电压；以及
第四厚氧化层PMOS晶体管，其栅极连接所述反相输入电压，源极连接所述第二厚氧化层PMOS晶体管的漏极，漏极连接所述高供应电压。
2.如权利要求1所述的电平转换电路，其特征在于，所述第一NMOS晶体管和第二NMOS晶体管是薄氧化层NMOS晶体管。
3.如权利要求1所述的电平转换电路，其特征在于，所述电平转换电路进一步包含：
第三NMOS晶体管，其栅极连接至第二参考电压，源极连接至所述第一NMOS晶体管的漏极，漏极连接至所述第一厚氧化层NMOS晶体管的源极；以及
第四NMOS晶体管，其栅极连接至所述第二参考电压，源极连接至所述第二NMOS晶体管的漏极，漏极连接至所述第二厚氧化层NMOS晶体管的源极。
4.如权利要求3所述的电平转换电路，其特征在于，所述第三NMOS晶体管和第四NMOS晶体管是薄氧化层NMOS晶体管。
5.如权利要求1所述的电平转换电路，其特征在于，所述输入电压的范围介于0.5伏特至2.5伏特之间。
6.如权利要求1所述的电平转换电路，其特征在于，所述输出电压的范围介于3伏特至10伏特之间。
7.一种电平转换电路，其特征在于，所述电平转换电路包含：
反相器，其输入端连接输入电压，用来输出反相输入电压，其中所述输入电压的范围介于低供应电压和零电平之间；
第一NMOS晶体管，其栅极连接所述输入电压，源极接地；
第一厚氧化层NMOS晶体管，其栅极连接所述输入电压，源极耦接所述第一NMOS晶体管的漏极；
第二NMOS晶体管，其栅极连接所述反相输入电压，源极接地；
第二厚氧化层NMOS晶体管，其栅极连接所述反相输入电压，源极耦接所述第二NMOS晶体管的漏极，其中所述第二厚氧化层NMOS晶体管的漏极输出输出电压，所述输出电压的范围介于高供应电压和零电平之间；
第一厚氧化层PMOS晶体管，其栅极连接所述第二厚氧化层NMOS晶体管的漏极，源极连接所述第一厚氧化层NMOS晶体管的漏极；
第二厚氧化层PMOS晶体管，其栅极连接所述第一厚氧化层NMOS晶体管的漏极，源极连接所述第二厚氧化层NMOS晶体管的漏极；
第三厚氧化层PMOS晶体管，其栅极连接所述输入电压，源极连接所述第一厚氧化层PMOS晶体管的漏极，漏极连接所述高供应电压；以及
第四厚氧化层PMOS晶体管，栅极连接所述反相输入电压，源极连接所述第二厚氧化层PMOS晶体管的漏极，漏极连接所述高供应电压。
8.如权利要求7所述的电平转换电路，其特征在于：
所述第一NMOS晶体管和第二NMOS晶体管是薄氧化层NMOS晶体管；以及
所述第一厚氧化层NMOS晶体管和第二厚氧化层晶体管是耗尽型NMOS晶体管，具有不大于零的临界电压值。
9.如权利要求7所述的电平转换电路，其特征在于，所述电平转换电路进一步包含：
第三NMOS晶体管，其栅极连接至第一参考电压，源极连接至所述第一NMOS晶体管的漏极，漏极连接至所述第一厚氧化层NMOS晶体管的源极；以及
第四NMOS晶体管，其栅极连接至所述第一参考电压，源极连接至所述第二NMOS晶体管的漏极，漏极连接至所述第二厚氧化层NMOS晶体管的源极。
10.如权利要求9所述的电平转换电路，其特征在于，所述第三NMOS晶体管和第四NMOS晶体管是薄氧化层NMOS晶体管。
11.如权利要求7所述的电平转换电路，其特征在于，所述输入电压的范围介于0.5伏特至2.5伏特之间。
12.如权利要求7所述的电平转换电路，其特征在于，所述输出电压的范围介于3伏特至10伏特之间。
CNA2008100030622A 2007-09-11 2008-01-18 电平转换电路 Pending CN101388662A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/853,053 2007-09-11
US11/853,053 US20090066396A1 (en) 2007-09-11 2007-09-11 Level shifting circuit

Publications (1)

Publication Number Publication Date
CN101388662A true CN101388662A (zh) 2009-03-18

Family

ID=40431210

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2008100030622A Pending CN101388662A (zh) 2007-09-11 2008-01-18 电平转换电路

Country Status (3)

Country Link
US (1) US20090066396A1 (zh)
CN (1) CN101388662A (zh)
TW (1) TW200913446A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102208909A (zh) * 2010-03-31 2011-10-05 上海宏力半导体制造有限公司 电平转换电路
CN109314498A (zh) * 2016-06-09 2019-02-05 高通股份有限公司 具有轨到轨输出摆幅的源极退化的放大级
CN112201189A (zh) * 2020-09-10 2021-01-08 天钰科技股份有限公司 电位平移电路及具有电位平移电路的显示装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI539751B (zh) 2014-08-19 2016-06-21 聯詠科技股份有限公司 位準轉換器

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0727717B2 (ja) * 1988-07-13 1995-03-29 株式会社東芝 センス回路
US5457420A (en) * 1993-03-26 1995-10-10 Nec Corporation Inverter circuit and level shifter circuit for providing a high voltage output
US6414534B1 (en) * 2001-02-20 2002-07-02 Taiwan Semiconductor Manufacturing Company Level shifter for ultra-deep submicron CMOS designs
US6556061B1 (en) * 2001-02-20 2003-04-29 Taiwan Semiconductor Manufacturing Company Level shifter with zero threshold device for ultra-deep submicron CMOS designs
JP2002300025A (ja) * 2001-03-30 2002-10-11 Fujitsu Ltd レベルシフト回路
JP4327411B2 (ja) * 2001-08-31 2009-09-09 株式会社ルネサステクノロジ 半導体装置
US6700407B1 (en) * 2001-12-04 2004-03-02 National Semiconductor Corporation Extended voltage range level shifter
US6642769B1 (en) * 2002-07-23 2003-11-04 Faraday Technology Corporation High speed voltage level shifter with a low input voltage
US6650168B1 (en) * 2002-09-30 2003-11-18 Taiwan Semiconductor Manufacturing Company High-speed level shifter using zero-threshold MOSFETS
US7151400B2 (en) * 2004-07-13 2006-12-19 Taiwan Semiconductor Manufacturing Company, Ltd. Boost-biased level shifter
US7511552B2 (en) * 2006-06-15 2009-03-31 Texas Instruments Incorporated Method and apparatus of a level shifter circuit having a structure to reduce fall and rise path delay

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102208909A (zh) * 2010-03-31 2011-10-05 上海宏力半导体制造有限公司 电平转换电路
CN102208909B (zh) * 2010-03-31 2015-10-21 上海华虹宏力半导体制造有限公司 电平转换电路
CN109314498A (zh) * 2016-06-09 2019-02-05 高通股份有限公司 具有轨到轨输出摆幅的源极退化的放大级
CN112201189A (zh) * 2020-09-10 2021-01-08 天钰科技股份有限公司 电位平移电路及具有电位平移电路的显示装置
CN112201189B (zh) * 2020-09-10 2024-05-24 天钰科技股份有限公司 电位平移电路及具有电位平移电路的显示装置

Also Published As

Publication number Publication date
TW200913446A (en) 2009-03-16
US20090066396A1 (en) 2009-03-12

Similar Documents

Publication Publication Date Title
US7683668B1 (en) Level shifter
JP3562725B2 (ja) 出力バッファ回路、および入出力バッファ回路
US9479154B2 (en) Semiconductor integrated circuit
JP2006121654A (ja) レベル変換回路
US7425845B2 (en) Semiconductor integrated circuit
JP2012514379A (ja) 電圧レベル変換回路
US7554361B2 (en) Level shifter and method thereof
US20090021292A1 (en) Reliable level shifter of ultra-high voltage device used in low power application
US6670841B2 (en) Level shifting circuit
US20050275444A1 (en) HIgh voltage level converter using low voltage devices
JP3701942B2 (ja) レベル変換回路
CN101207380B (zh) 单井电压的电压电平转换器
US7956641B1 (en) Low voltage interface circuit
CN101388662A (zh) 电平转换电路
US7746145B2 (en) Level shift circuit capable of preventing occurrence of malfunction when low power supply fluctuates, and semiconductor integrated circuit including the circuit
KR20040002722A (ko) 레벨 시프터, 반도체 집적 회로 및 정보 처리 시스템
US7358790B2 (en) High performance level shift circuit with low input voltage
KR970067344A (ko) 레벨 변환 회로 및 반도체 집적회로
JP2012170034A (ja) レベルシフト回路
US6388475B1 (en) Voltage tolerant high drive pull-up driver for an I/O buffer
TW202147778A (zh) 轉壓器
JP2010166457A (ja) レベルシフト回路およびそれを備えた半導体装置
US6269042B1 (en) I/O circuit of semiconductor integrated device
US20090002028A1 (en) Mixed-voltage i/o buffer to limit hot-carrier degradation
US6236235B1 (en) Output circuit

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20090318