CN101379705A - 用于连接双导线全双工总线和双向单导线总线的电平移动多路复用电路 - Google Patents

用于连接双导线全双工总线和双向单导线总线的电平移动多路复用电路 Download PDF

Info

Publication number
CN101379705A
CN101379705A CNA2007800049887A CN200780004988A CN101379705A CN 101379705 A CN101379705 A CN 101379705A CN A2007800049887 A CNA2007800049887 A CN A2007800049887A CN 200780004988 A CN200780004988 A CN 200780004988A CN 101379705 A CN101379705 A CN 101379705A
Authority
CN
China
Prior art keywords
voltage
bus
single conductor
circuit
resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007800049887A
Other languages
English (en)
Other versions
CN101379705B (zh
Inventor
约翰·飞利浦·泰勒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Wireless Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Wireless Corp filed Critical Kyocera Wireless Corp
Publication of CN101379705A publication Critical patent/CN101379705A/zh
Application granted granted Critical
Publication of CN101379705B publication Critical patent/CN101379705B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/01759—Coupling arrangements; Interface arrangements with a bidirectional operation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4072—Drivers or receivers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/002—Switching arrangements with several input- or output terminals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00—Arrangements affording multiple use of the transmission path
    • H04L5/14—Two-way operation using the same type of signal, i.e. duplex
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00—Arrangements affording multiple use of the transmission path
    • H04L5/14—Two-way operation using the same type of signal, i.e. duplex
    • H04L5/1461—Suppression of signals in the return path, i.e. bidirectional control circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00—Arrangements affording multiple use of the transmission path
    • H04L5/14—Two-way operation using the same type of signal, i.e. duplex
    • H04L5/16—Half-duplex systems; Simplex/duplex switching; Transmission of break signals non-automatically inverting the direction of transmission

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Logic Circuits (AREA)
  • Dc Digital Transmission (AREA)

Abstract

当双导线总线(102)工作在第一电源电压(VDD1)且单导线总线(106)工作在第二电源电压(VDD2)时，电平移动多路复用电路在双导线全双工总线(双导线总线102)和单导线双向半双工总线(单导线总线106)之间提供了接口。当高于第一开关电压阈值时，连接在单导线总线(105)和双导线总线(102)的接收导线(112)之间的第一开关电路(116)配置为向接收导线(112)提供低逻辑信号，否则提供高逻辑信号。当发送导线(110)的电压高于第二开关电压阈值时，除非单导线总线(106)接收到高逻辑信号，否则连接在单导线总线(106)和双导线总线(102)的发送导线(110)之间的第二开关电路(118)配置为提供低于第二开关电压阈值的电压。当发送导线电压高于第二开关电压阈值时，除非单导线总线(106)上接收到低逻辑信号，第二开关电路(118)进一步配置为提供高于第一开关电压的电压。

Description

用于连接双导线全双工总线和双向单导线总线的电平移动多路复用电路
技术领域
本发明一般涉及无线通信系统，更具体地涉及用于连接双导线全双工总线和双向单导线总线的电平移动多路复用电路。
背景技术
处理器通过总线交换数据从而与其它装置和其它处理器进行通信。通常的配置包括利用通用异步收发机(UART)与一个或多个装置(例如从属处理器)进行通信的双线装置。总线允许多个装置通过一根或多根导线(例如电线)进行通信。由于与尺寸、电源和其它因素有关的设计局限，限制封装的电子装置上的管脚数量、以及限制电线和其它导线的数量常常是有利的。与多导线总线相比，单导线总线允许较少的管脚和导线。然而，利用单导线总线的传统设计的局限性在于连接到单导线总线的装置的工作电压必须和该装置与双导线总线通信时的工作电压相同。
因此，迫切需要用于连接双导线全双工总线和双向单导线总线的电平移动多路复用电路。
发明内容
电平移动多路复用电路在双导线全双工总线(双导线总线)和单导线双向半双工总线(单导线总线)之间提供了接口，其中，双导线总线工作在第一电源电压下而单导线总线工作在第二电源电压下。当超过第一开关电压阈值时，连接在单导线总线和双导线总线的接收导线之间的第一开关电路配置为向接收导线提供低逻辑信号，否则提供高逻辑信号。当发送导线的电压超过第二开关电压阈值时，除非单导线总线接收到低逻辑信号，否则连接在单导线总线和双导线总线的发送导线之间的第二开关电路配置为提供低于第一开关电压阈值的电压。当发送导线电压超过第二开关电压阈值时，第二开关电路进一步配置为提供高于第一开关电压的电压，除非在单导线总线上接收到低逻辑信号。
附图说明
图1是根据本发明示例性实施方式的电平移动多路复用电路的框图；
图2是根据本发明示例性实施方式连接双线装置和单线装置的电平移动多路复用电路的框图。
具体实施方式
图1是根据本发明示例性实施方式连接双导线全双工总线(twoconductor full duplex bus)102和单导线双向总线(single conductorbidirectional bus)106的电平移动多路复用电路的框图。如图1所示的框图的功能和操作可以以任意数量的装置、电路或元件来实现。两个或多个功能块可集成在单个装置中且所述的功能可在任何单个装置中实现，也可在几个装置中实现。在示例性实施方式中，开关电路包括N-沟道金属氧化物半导体场效应晶体管(MOSFET)和电阻器。虽然在图1中开关电路由电平移动多路复用电路100内的两块表示，但是作为开关电路116、118的一部分描述的开关电路116、118的一些组件可实现为连接到总线102和106之一的装置的一部分。如下所述，例如，在示例性实施方式中，第二开关电路118的电阻器实现为连接到单导线总线106的单总线装置的一部分。
电平移动多路复用电路100对从双导线全双工总线(双导线总线)102到单导线双向总线(单导线总线)106的信号进行复用，其中，双导线总线102参考第一电源104的第一电源电压(VDD1)，单导线总线106参考第二电源108的第二电源电压(VDD2)。连接到双导线总线102的装置在发送(TX)导线110上发送数据并在接收(RX)导线112上接收数据。在双导线总线102上通信的装置连接到第一电源104。因此，双导线总线上的信号在地电位或接近地电位的低电压与第一电源104的第一电源电压或接近第一电源电压的高电压之间变化。在单导线总线106上通信的装置连接到第二电源108。单导线114上的信号在地电位或接近地电位的低电压与第二电源108的第二电源电压或接近第二电源电压的高电压之间变化。
电平移动多路复用电路100包括第一开关电路116和第二开关电路118，以便根据发送导线110上的数据和在单导线总线106上通信的单总线装置(图1未示出)所发送的数据，在接收导线112和单导线114上建立并呈现数据。除非数据由在单导线总线106上通信的单总线装置发送，否则开关电路116和118进一步被配置为呈现单导线总线106和接收总线112上的TX数据。由在单导线总线106上通信的单导线装置发送的数据出现在接收导线112上。因此，由在单导线总线106上通信的单导线装置发送的数据覆盖在发送导线110上发送的数据，以便将单总线数据呈现给接收导线112。进一步的详情如下所述，在示例性实施方式中，接收导线112上的数据相对于单导线总线106上的数据进行反转，而发送导线110上的数据相对于单导线总线106进行反转。因此，在示例性实施方式中，单导线装置发送和接收极性反转的数据。
当第一开关电路116的栅极120的电压超过第一开关电压阈值时，第一开关电路116被激活且传导电流。当第二开关电路118的栅极122的电压超过第二开关电压阈值时，第二开关电路118被激活且传导电流。如果未超过阈值，则只有少量电流或无电流流过装置。
当在单导线总线106上通信的装置未发送数据时，单导线总线106具有高阻抗值。在该状态中，在单导线总线106上通信的装置处于接收状态(或休眠状态)，发送导线110上的数据出现在接收导线112上。当发送导线110上的电压高于第二开关电压阈值时，第二开关电路118被激活以允许电流流经电路118，这将导致第一开关电路116的输入为低逻辑电平。参考图2更为详细的描述如下，在示例性实施方式中，电流流经电阻器时形成压降以降低单导线总线106的电压，使其低于第一开关电路116的开关电压阈值。结果是，第一开关电路116未被激活或“打开”，且接收端口112保持在高电平。在示例性实施方式中，上拉电阻器将电压保持在第一电源电压或接近第一电源电压。
在单导线总线106上通信的装置未发送数据的情形继续存在，当低逻辑电压出现在发送导线110上时，高逻辑电压出现在单导线总线106上。当发送导线110上的电压低于第二开关电压阈值时，第二开关电路118保持在未激活状态或“关”状态，且无电流流动。在示例性实施方式中，电阻上无压降且单导线总线106上的电压保持在第二电源108的第二电源电压或接近第二电源电压。结果是，超过第一开关电路116的第一开关电压阈值且第一开关电路116处于允许电流流经第一开关电路116的“开”状态。进一步的详情如下所述，电流导致上拉电阻器上产生压降，从而使接收导线112处呈现逻辑低。
在示例性实施方式中，在单导线总线106上通信的装置接收和发送极性反转的数据。在大多数情况下，所述装置能够被配置为使通信反转。在一些情况下可能需要额外的逻辑器件来反转数据。当在双导线总线102上通信的装置处于空闲状态时，发送导线110具有高逻辑电平，从而具有第一电源电压或接近第一电源电压。如上所述，在单导线总线106上通信的装置发送的任何数据覆盖发送导线110上的数据。当发送导线110具有高逻辑电压且在单导线总线106上通信的装置发送低逻辑值时，第一开关电路116保持在关状态且接收导线112处于高逻辑电平。第二开关电路118以这样的方式配置，即，当在单导线总线106上通信的装置发送高逻辑信号时，单导线上的电压上升并高于第一开关阈值电压。结果是，该高逻辑电平覆盖单导线总线106上的低值，其中单导线总线106上的低值由发送导线110上的高逻辑电平产生。
当发送导线110具有低逻辑电平时，除非在单导线总线106上通信的装置发送低逻辑信号，否则单导线总线106保持高逻辑电平。第二开关电路118以这样的方式配置，即，当在单导线总线106上通信的装置发送低逻辑信号时，甚至当发送导线110具有低逻辑电压时，单导线总线106上的电压下降至第一开关电路116的第一开关电压阈值以下。如下所述，在示例性实施方式中，在第二开关电路118中由电阻器构成的分压器允许单导线114上的低电压覆盖由发送导线110上的低逻辑电压产生的其它高电压。
图2是根据本发明示例性实施方式连接双线装置202和单线装置204的电平移动多路复用电路100的框图，其中，双线装置202在双导线总线102上通信，单线装置204在单导线总线106上通信。第一开关电路116和第二开关电路118能够使用电器件的任意组合来实现，以方便如上所述的开关电路116、118的操作。在示例性实施方式中，开关电路116、118包括场效应晶体管(FET)和电阻器，其中至少一些组件可以是分立器件。然而，某些器件可以以单个器件来实现。例如，组件可作为特定用途集成电路(ASIC)的一部分实现。本领域的技术人员会很容易地将下面针对N-沟道FET的讨论应用到其它类型的晶体管和开关器件，例如双极性晶体管(BJT)。下文中提到的FET的栅极、源极和漏极能够分别与BJT的基极、集电极和发射极相互关联。
在示例性实施方式中，第一开关电路116包括第一晶体管206和第一电阻器208，第二开关电路118包括第二晶体管210、第二电阻器212、第三电阻器214、第四电阻器216和第五电阻器218。在某些情况下可以省略某些组件，而某些组件可作为其它器件的一部分实现。例如，虽然第四电阻器216被作为第二开关电路118的一部分描述，但是第四电阻器也可作为单线装置204的一部分实现。因此，当单线装置204包括第四电阻器216时，电平移动多路复用电路100不包括第四电阻器216。虽然在图2中将第一电阻器208和第四电阻器216作为分立块进行了说明，但是在某些情况下，第一电阻器208和第四电阻器216可分别作为双线装置202的一部分和单线装置204的一部分实现。
虽然在某些情况下可使用其它类型的晶体管，但是晶体管206、210是N-沟道金属氧化物半导体场效应晶体管(MOSFET)。如上所述，晶体管206、210例如可包括其它类型的场效应晶体管(FET)或双极性晶体管(BJT)。而且，在某些情况下，根据相对于地面的电压参考值，FET可以是P-沟道晶体管。在下面的讨论中，参考名称的选择，例如第一、第二等，仅仅是用作参考和说明目的的，这种命名并不暗含操作的任何顺序以及组件的相对重要性。
在工作过程中，第一开关电路116和第二开关电路118将双导线总线102上的双线装置202所发送和接收的信号和单导线总线106上的单线装置204所接收的信号进行复用。由于双线装置202连接到第一电源104且单线装置连接到第二电源108，因此开关电路116、118将信号进行电平移动，以便在双导线总线102和单导线总线106之间提供接口。在参考图2讨论的实施例中，双线装置202中的通用异步收发机(URAT)220在双导线总线102上通信。
第一晶体管206和第二晶体管210分别具有栅极224、栅极226，漏极228、漏极230以及源极232、源极234。如果漏极228、230连接到正电源，当栅极224、栅极226的电压高于开关电压阈值时，电流流经晶体管206、210。因此，第一晶体管206的第一开关电压阈值对应于第一开关电路116的第一开关电压阈值，且第二晶体管210的第二开关电压阈值对应与第二开关电路118的第二开关电压阈值。因此，在示例性实施方式中，第一晶体管206的Vgs阈值是第一开关电压阈值而第二晶体管210的Vgs阈值是第二开关电压阈值。以这样的方式选择第二晶体管210，即，漏极230的最大允许电压与第二电源108的最大可能电压相适合。虽然在某些情况下晶体管206、晶体管210的Vgs阈值可以是不同的，但是在示例性实施方式中它们是相同的。
第一晶体管的漏极228连接到接收导线212并通过第一电阻器208连接到第一电源104。栅极224连接到单导线总线106。进一步的详情如下所述，在示例性实施方式中，源极232连接到双线装置202的RX使能输出端口238，以对单导线114和接收导线112的连接进行控制。在一些情况下，源极232可接地。第二晶体管的漏极230通过第二电阻器212连接到单导线总线106。第二晶体管210的栅极226连接到发送导线110并通过第三电阻器214接地。源极234接地。如本文所述，第二开关电路118包括第四电阻器216和第五电阻器218，其中，第四电阻器216连接单导线114和第二电源108(VDD2)，第五电阻器218连接单导线114和地。在很多情况下，由于在单导线总线106上通信的装置附近最容易接近第二电源108，所以第四电阻器216定位于单线装置216附近。例如，当双线装置202是工作在蜂窝通信装置内的处理器而单线装置204作为可分离的电池的一部分实现时，电池和蜂窝装置之间的连接包括单管脚，即单导线114。因此，通常更易于在电路内靠近单线导线装置204连接第四电阻器216。由于不同的电池和装置可以以不同的第二电源电压工作，因此对于不同的单导线装置，电阻器值可以是不同的值。然而，所选的值必须满足当第二晶体管210导通且第二电源位于其最大电压时，第二电阻器和第四电阻器的比率分配建立了一个足够低的电压，从而不能激活第一晶体管。
单线装置204通过通用输入输出(GPIO)端口236连接到单导线总线106。当单线装置204处于监听状态时，GPIO端口236被设置为导致高阻抗的开路。在发送过程中，在低电平可解释为接地的低阻抗而高电平可解释为连接到第二电源108的低阻抗的情况下，GPIO端口236时而为所述低电平，时而为所述高电平。
在工作过程中，发送导线110上的信号在高低电平之间切换栅极。当双线装置202空闲时，发送导线110保持在高电平状态。在该状态中，在栅极226处超过第二开关电压阈值，因此第二晶体管的漏极230被构成分压器的第二电阻器212和第四电阻器216拉低。第二电阻器212的值和第四电阻器216的值以这样的方式选择，即当第二电源108具有最大可能电压时，第一晶体管206的栅极224的电压比第一晶体管206的第一开关电压阈值低足够的余量(margin)。第二电阻器212和第四电阻器216的电阻值的合适比率的实施例是1/10。在示例性实施方式中，第二电阻器212的阻值是3.3KΩ而第四电阻器216的阻值是33KΩ。当发送导线110上的电压降到低于第二开关电压阈值(Vgs阈值)时，第二晶体管210处于关闭状态，无电流流动且单导线总线106上的电压上升到(或接近)第二电源电压。当单导线总线106上的电压超过第一晶体管的第一开关电压阈值(Vgs)时，第一晶体管206导通，且由于第一电阻器208的压降，漏极的电压被拉低。因此，发送导线110上的数据在接收导线112上通过UART220进行接收。由于通过开关电路116、118的双反转，数据的极性仍保持不变。除了上述要求之外，第二电阻器212的阻值必须足够低以充分释放由于单导线总线106上的电容而积聚的任何电荷。单导线总线106上的电容包括第二晶体管210的电容。第二晶体管210的阻值应该足够低以处理下降沿，且当将第一电阻器208和第四电阻器216的阻值分别应用到连接到导线112、导线114的装置的寄生电容时，第一电阻器208和第四电阻器216的阻值应该足够低以提供与波特率相适应的上升沿。
在接收模式中，单线装置204可使用单导线总线106上的转换(transition)而从休眠模式中醒来或读取由双线装置202发送的串行数据。当一个以上的单线装置在单导线总线106上通信时，可使用用于在单导线总线106上管理多个装置的众所周知的技术。例如，寻址可应用于数据流以从单导线总线106上的多个装置中选择目标装置。
单线装置204通过使GPIO端口236在低值和高值之间切换而发送数据。因此，GPIO端口236从接收模式下的高阻抗变化到发送模式下的低阻抗。由单线装置204发送的数据覆盖由双线装置202发送的任何数据。
由于只要栅极224上的电压高于第一开关电压阈值(Vgs阈值)，第一晶体管206的漏极228就被拉低，因此开关电压阈值决定数据的最小电压，其中所述数据可由所述双线装置通过第四电阻器216的上拉动作发送和接收，或者在设置为输出模式时由GPIO端口236发送和接收。第一电阻器208为双线装置202的接收端口提供正偏置，且具有能够使接收端口112上的高比特的上升沿的速度与数据的波特率相适应的阻值。当发送导线110为低电平、第二晶体管210关闭且第一晶体管206导通时，基于期望的电流消耗来选择第一电阻器208的阻值。在示例性实施方式中，第一电阻器208的阻值是100K欧姆。
如果单线装置上的GPIO端口236被设置为逻辑“低”且发送导线110为“低”，则由于第四电阻器216通过GPIO端口236接地，因此单导线114不能达到逻辑高值而保持低值。如果GPIO端口236被设置为高逻辑电压且发送导线110通过主处理器被设置为高，则单导线总线106保持在高电平。在该状态中，第二晶体管210导通且电流流经第二电阻器210。然而，由于GPIO端口236被设置为第二电源电压108或接近第二电源电压108，因此单导线总线106上的电压保持为逻辑高。如上所述，在示例性实施方式中，单线装置204发送和接收极性反转的数据。
如果关闭双线装置202，则第三电阻器214将以这样的方式下拉电压，即，发送导线110上的电压将不会高于第二晶体管的第二开关电压阈值，单导线总线106的电势将上升到第二电源电压，且只从第二电源通过第五电阻器218供给相对小的电流。
当单线装置204和第二电源108与单导线总线106断开时，第五电阻器218提供下拉阻抗。在示例性实施方式中，第五电阻器为1MΩ并且是根据以下标准进行选择的，即，与第四电阻器216相比，第五电阻器218的阻值提供可以忽略不计的分压。当未连接单线装置204和第四电阻器216时，断开双导线总线102的接收导线112，以允许另一装置通过双导线总线102连接到双线装置202并提供发送给单导线总线106并可被单线装置204忽略的数据。由于接收导线112上存在寄生电容，该寄生电容增大了接收导线112对从其它导线或能量源耦合的噪声的抗扰度，因此第一电阻器208为接收导线112提供了上拉阻抗，从而提供了更快的上升时间。
双线装置202可通过几种技术中的任何一种检测到单线装置204的存在。在示例性实施方式中，由于单线装置204的内部电路或外部电路包括第四电阻器216，因此当发送导线110上发送的数据没有被接收导线112接收到且接收导线112保持在高逻辑电平时，双线装置202可检测到未连接单线装置202。由于不存在上拉电阻器，因此第一晶体管的栅极224保持在低电平。
当连接到单导线总线106的装置包括第四电阻器216但双线装置202未接收到发送命令的响应时，双线装置202确定未连接单线装置204。例如，该情况可发生在装置包括电阻器216但不含处理器时。
当单线装置204已连接或未连接而双线装置202正在工作时，双线装置202检测接收导线212上的电压转变。当单线装置204已连接且发送导线110为低电平时，单导线总线106从低电平转变到高电平且接收导线212从高电平转变到低电平。在连接过程中，第四电阻器216将该电压从先前由起到下拉作用的第五电阻器218而导致的低电压进行提升。当单线装置204未连接时，双线装置202检测到接收导线112从低电平到高电平的转变。
通过将晶体管206的源极232连接到双线装置202的RX使能端口238，可控制接收导线112和单导线114之间的连接。当RX使能端口112输出为低时，源极232有效接地且多路复用电路100如上所述那样工作。然而，如果RX使能端口被设置为高，由于不考虑栅极224的电压的情况下无电流流动，所以第一晶体管被有效地关闭。该控制允许与如前所述连接到双导线装置102的其它装置进行通信。
因此，示例性开关电路在标准UART220和单导线双向总线106之间提供了接口。主装置的双线装置202使用标准双线RS串行接口与从装置的单线装置204进行通信。当双线装置202被停用或断电时，单线装置204的电流消耗达到最小。由于通过提供命令响应交易序列以及通过消除重要的时间需求而使流控制最小化，所以当双线装置202通过单导线总线106与单线装置204进行通信时，处理开销达到最小。由于外围装置或从装置的接口被限制为单管脚，因此降低了利用电平移动多路复用电路100的许多应用的成本。而且，利用单管脚更容易控制静电放电问题。示例性电路100允许双线装置202检测单线装置的存在。另外，当去除从装置时，第二RS232装置可连接到双导线总线102。
明显地，通过以上教导，本发明的其它实施方式和修改对本领域技术人员来说是显而易见的。上述的描述是说明性的而非限制性的。本发明只由权利要求来限制，在结合上述说明书和附图浏览本发明时，权利要求中包括所有这些实施方式和修改。因此，本发明的范围不应该由上述说明书确定，而应该由权利要求及其等同的全部范围确定。

Claims (19)

1.一种用于连接双导线全双工总线与单导线双向半双工总线的电平移动多路复用电路，其中，所述双导线全双工总线参考第一电源电压，所述单导线双向半双工总线参考第二电源电压，所述电路包括:
第一开关电路，其配置为连接双导线全双工总线的接收导线和单导线双向总线并具有第一开关电压阈值，当连接到所述单导线总线的第一栅极电压超过所述第一开关电压阈值时，所述第一开关电路使得所述接收导线具有低逻辑电平；
第二开关电路，其配置为连接所述双导线全双工总线的发送导线和所述单导线双向总线，所述第二开关电路被配置为:
当所述发送导线上的发送导线电压低于所述第二开关电路的第二电压阈值时，使得第一栅极具有超过所述第一开关电路的所述第一开关电压阈值的高电压，除非在所述单导线总线上接收到低逻辑信号；以及
当所述发送导线电压高于所述第二开关电压阈值时，使得所述第一栅极具有低于所述第一开关电路的所述开关电压阈值的低电压，除非在所述单导线总线上接收到高逻辑信号。
2.如权利要求1所述的电路，其中，所述第一开关电路包括:
第一晶体管，所述第一晶体管具有接地的第一源极、连接到所述单导线总线的第一栅极、以及第一漏极；
连接在所述第一漏极和电源电压之间的第一电阻器；以及
其中，所述第二开关电路包括:
第二晶体管，所述第二晶体管具有接地的第二源极、连接到所述发送导线的所述第二栅极、以及第二漏极；
连接在所述第二漏极和所述第一栅极之间的第二电阻器；
连接在所述第二栅极和地之间的第三电阻器；以及
连接在所述第二电源电压和所述单导线总线之间的第四电阻器。
3.如权利要求2所述的电路，其中，所述第二开关电路包括连接在所述单导线总线和地之间的第五电阻器。
4.如权利要求2所述的电路，其中，当所述第二控制输入端出现高逻辑电平时，由所述第四电阻器和第二电阻器构成的分压器导致第一栅极电压低于所述第一开关电压阈值，除非在所述单导线总线上接收到高逻辑信号。
5.如权利要求4所述的电路，其中，当所述单导线总线上接收到所述高逻辑信号时，所述第一栅极电压高于所述第一开关电压阈值。
6.如权利要求2所述的电路，其中:
所述第一晶体管是第一场效应晶体管(FET)且所述第一栅极是所述第一FET的第一栅极，所述第一漏极是所述第一FET的第一漏极，以及所述第一源极是所述第一FET的第一源极；以及
所述第二晶体管是第二FET，且所述第二栅极是所述第二FET的第二栅极，所述第二漏极是所述第二FET的第二漏极，以及所述第二源极是所述第二FET的第二源极。
7.如权利要求6所述的电路，其中所述第一晶体管和所述第二晶体管是N-沟道金属氧化物半导体场效应晶体管(MOSFET)。
8.一种用于连接双导线全双工总线与单导线双向半双工总线的电路，其中，所述双导线全双工总线参考第一电源电压，所述单导线双向半双工总线参考第二电源电压，所述电路包括:
第一场效应晶体管(FET)，所述FET具有通过第一电阻器连接到所述第一电源电压的第一漏极、接地的第一源极和配置为连接到所述单导线双向半双工总线的第一栅极，所述第一漏极配置为连接到所述双导线全双工总线的接收导线；以及
第二FET，所述第二FET具有通过第二电阻器连接到所述第一栅极的第二漏极、接地的第二源极和配置为连接到所述双导线全双工总线的发送导线的第二栅极。
9.如权利要求8所述的电路，其中，所述单导线双向半双工总线包括连接所述第二电源电压和所述单导线双向半双工总线的上拉电阻器。
10.如权利要求9所述的电路，其中，所述第二电阻器的阻值低于上拉电阻器的阻值。
11.如权利要求10所述的电路，其中，所述第二电阻器的所述阻值是所述上拉电阻器的阻值的十分之一。
12.如权利要求9所述的电路，进一步包括连接所述第二栅极和地的第三电阻器。
13.如权利要求12所述的电路，进一步包括连接所述单导线双向半双工总线和地的下拉电阻器。
14.如权利要求13所述的电路，其中，所述下拉电阻器的下拉阻值是所述上拉电阻器的上拉阻值的至少三十倍。
15.如权利要求13所述的电路，其中，所述第一FET具有第一栅极到源极的电压阈值(第一Vgs阈值)且所述第二FET具有第二栅极到源极的电压阈值(第二Vgs阈值)，其中，当所述第二FET的第二栅极电压低于所述第二Vgs阈值时，所述第二电阻器的阻值和所述上拉电阻器的阻值之比导致第一栅极电压高于所述第一Vgs阈值，除非连接到所述单导线双向半双工总线的装置发送低逻辑电平。
16.如权利要求13所述的电路，其中，所述第一FET具有第一栅极到源极的电压阈值(第一Vgs阈值)且所述第二FET具有第二栅极到源极的电压阈值(第二Vgs阈值)，其中，当所述第二FET的第二栅极电压低于所述第二Vgs阈值时，所述下拉电阻器的阻值与所述上拉电阻器的阻值之比导致第一栅极电压低于所述第一Vgs阈值，除非连接到所述单导线双向半双工总线的装置发送低逻辑电平。
17.如权利要求16所述的电路，其中，当所述第二栅极电压高于所述第二Vgs阈值时，所述比值导致第一栅极电压低于所述第一Vgs阈值，除非连接到所述单导线双向半双工总线的所述装置发送高逻辑电平。
18.一种用于连接双导线全双工总线到单导线双向半双工总线的电平移动多路复用电路，其中，所述双导线全双工总线参考第一电压，所述单导线双向半双工总线参考第二电压，所述电路包括:
当所述单导线双向总线上高于第一开关电压阈值时，第一开关装置将所述双导线全双工总线切换到低逻辑电平，且当所述单导线双向总线上未高于所述第一电压阈值时，所述第一开关意味着为所述双导线全双工总线打开高逻辑电平。
第二开关装置，基于所述双导线全双工总线的发送导线电压和连接到所述单导线双向总线的装置发送的逻辑电平，打开相对于所述单导线双向总线的所述第一开关电压阈值的低电压和高电压。
19.如权利要求18所述的电路，其中，所述第二开关装置是指:
当所述发送导线上的所述发送导线电压低于所述第二开关电路的第二开关电压阈值时，除非所述单导线总线接收到低逻辑信号，打开的所述高电压高于所述第一开关电路的所述第一开关电压阈值；以及
当所述发送导线电压高于所述第二开关电压阈值时，除非所述单导线总线接收到高逻辑信号，打开的所述低电压低于所述第一开关电路的所述开关电压阈值。
CN2007800049887A 2006-02-08 2007-02-07 用于连接双导线全双工总线和双向单导线总线的电平移动多路复用电路 Expired - Fee Related CN101379705B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/350,597 US7288962B2 (en) 2006-02-08 2006-02-08 Level shifting multiplexing circuit for connecting a two conductor full duplex bus to a bidirectional single conductor bus
US11/350,597 2006-02-08
PCT/US2007/003349 WO2007092548A1 (en) 2006-02-08 2007-02-07 Level shifting multiplexing circuit for connecting a two conductor full duplex bus to a bidirectional single conductor bus

Publications (2)

Publication Number Publication Date
CN101379705A true CN101379705A (zh) 2009-03-04
CN101379705B CN101379705B (zh) 2012-07-04

Family

ID=38180223

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007800049887A Expired - Fee Related CN101379705B (zh) 2006-02-08 2007-02-07 用于连接双导线全双工总线和双向单导线总线的电平移动多路复用电路

Country Status (6)

Country Link
US (1) US7288962B2 (zh)
EP (1) EP1982416B9 (zh)
JP (1) JP5037533B2 (zh)
KR (1) KR101057518B1 (zh)
CN (1) CN101379705B (zh)
WO (1) WO2007092548A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103645689A (zh) * 2013-11-26 2014-03-19 合肥卓远电子科技有限公司 一种基于差分信号的单总线传输装置
CN108566191A (zh) * 2018-04-03 2018-09-21 擎先电子科技（苏州）有限公司 一种通用管脚复用电路
CN114244390A (zh) * 2021-12-10 2022-03-25 深圳市精泰达科技有限公司 一种双线数据与单线数据通讯转换电路

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8176310B2 (en) * 2009-06-19 2012-05-08 Phoenix Technologies Ltd. Debugger application configured to communicate with a debugger module via a GPIO
US8766221B1 (en) * 2010-04-30 2014-07-01 Power-One, Inc. Isolation system for a bi-directional communication bus line
CN106301337B (zh) * 2015-05-13 2019-12-06 恩智浦有限公司 双向通信的方法和系统
KR102424434B1 (ko) 2015-10-30 2022-07-25 삼성디스플레이 주식회사 타이밍 컨트롤러를 포함하는 표시 장치 및 타이밍 컨트롤러의 양방향 통신 방법
US11144493B1 (en) 2018-05-02 2021-10-12 Ecosense Lighting Inc. Composite interface circuit
US11031776B2 (en) * 2018-11-08 2021-06-08 Nxp B.V. Overvoltage protection device and a method for operating an overvoltage protection device
US11159873B2 (en) * 2019-08-15 2021-10-26 Yealink (Xiamen) Network Technology Co., Ltd. Wireless headphone system, wireless headphone, and base

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5243623A (en) * 1990-09-25 1993-09-07 National Semiconductor Corporation Switchable multi-mode transceiver interface device
JPH0667772A (ja) * 1992-08-14 1994-03-11 Ricoh Co Ltd データ伝送装置
US5715409A (en) * 1993-05-24 1998-02-03 I-Tech Corporation Universal SCSI electrical interface system
US5838471A (en) * 1995-06-27 1998-11-17 Norand Corporation Infrared echo canceling
US5872471A (en) * 1995-12-25 1999-02-16 Hitachi, Ltd. Simultaneous bidirectional transmission circuit
GB2349286B (en) 1996-01-03 2001-03-07 Motorola Inc Bidirectional voltage translator
CA2192426C (en) * 1996-01-03 2000-08-01 Richard Ng Bidirectional voltage translator
EP0801360B1 (en) * 1996-04-10 2002-11-06 Samsung Electronics Co., Ltd. Image quality enhancing method using mean-matching histogram equalization and a circuit therefor
JP3698828B2 (ja) * 1996-08-29 2005-09-21 富士通株式会社 信号伝送システム、半導体装置モジュール、入力バッファ回路、及び半導体装置
JP3169913B2 (ja) * 1998-12-03 2001-05-28 日本電気アイシーマイコンシステム株式会社 半導体集積回路
EP1050824A3 (en) 1999-04-22 2004-01-28 Matsushita Electric Industrial Co., Ltd. Bidirectional signal transmission circuit and bus system
ES2407132T3 (es) * 2000-02-04 2013-06-11 Qualcomm Incorporated Interfaz entre módem y módulo de interfaz de abonado (SIM)
JP2001298354A (ja) * 2000-04-13 2001-10-26 Matsushita Electric Ind Co Ltd 半導体装置の高耐圧入出力回路
CN1168021C (zh) * 2001-11-05 2004-09-22 清华同方股份有限公司 与现场控制机内部模块通讯的设备及实现方法
US7519005B2 (en) * 2002-05-08 2009-04-14 Semtech Corp. Single-wire communication bus for miniature low-power systems
JP4878971B2 (ja) * 2006-09-25 2012-02-15 シナノケンシ株式会社 オープンコレクタ型入出力インターフェース回路及びモータ駆動装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103645689A (zh) * 2013-11-26 2014-03-19 合肥卓远电子科技有限公司 一种基于差分信号的单总线传输装置
CN103645689B (zh) * 2013-11-26 2016-08-17 合肥卓远电子科技有限公司 一种基于差分信号的单总线传输装置
CN108566191A (zh) * 2018-04-03 2018-09-21 擎先电子科技（苏州）有限公司 一种通用管脚复用电路
CN108566191B (zh) * 2018-04-03 2022-05-27 擎先电子科技（苏州）有限公司 一种通用管脚复用电路
CN114244390A (zh) * 2021-12-10 2022-03-25 深圳市精泰达科技有限公司 一种双线数据与单线数据通讯转换电路

Also Published As

Publication number Publication date
JP2009526481A (ja) 2009-07-16
WO2007092548A1 (en) 2007-08-16
CN101379705B (zh) 2012-07-04
US20070182449A1 (en) 2007-08-09
KR20080098505A (ko) 2008-11-10
EP1982416B9 (en) 2013-01-09
JP5037533B2 (ja) 2012-09-26
US7288962B2 (en) 2007-10-30
EP1982416B1 (en) 2012-09-26
EP1982416A1 (en) 2008-10-22
KR101057518B1 (ko) 2011-08-17

Similar Documents

Publication Publication Date Title
CN101379705B (zh) 用于连接双导线全双工总线和双向单导线总线的电平移动多路复用电路
CN105191221B (zh) 双向总线系统和操作双向总线的方法
US9430438B2 (en) Communication bus with zero power wake function
CN103066988B (zh) 一种限制输出端电压摆率的接口电路及其实现方法
CN201114602Y (zh) 适用于双工作平台的功耗控制电路及具有所述电路的手机
CN105898493A (zh) 异步收发传输器和通用串行总线接口复用电路及电路板
CN201557127U (zh) 一种rs485半双工收发自动切换电路
CN102820847B (zh) 一种适用于变频电机的控制通讯装置以及方法
CN105656176A (zh) 一种高可靠电源切换电路和电子设备
CN110618958A (zh) Gpio电路及芯片
CN206991300U (zh) 一种复用usb接口
CN109739801A (zh) 一种mcu芯片与soc芯片之间的串口电平转换电路
CN214479786U (zh) 一种能区分有线与无线充电管理电流的电路及耳机盒
CN208888807U (zh) 一种串行总线的自动编址系统
CN213402972U (zh) 一种电平转换电路及用电设备
CN206610993U (zh) 一种具有控制开关的usb电路及其集线器
CN218124699U (zh) 一种单线串行收发电路
CN214409977U (zh) 一种usb自动切换电路
CN203326981U (zh) 一种兼容boot芯片启动配置选项和电平转换的gpio复用系统
CN208922247U (zh) 一种抗干扰电路、接口电路和主从通信系统
CN104375966A (zh) 处理器接口的隔离控制装置及方法
CN219246042U (zh) 清除主控芯片cmos的复位电路及装置
CN215496830U (zh) 通讯电路、电子系统、电池包及用电装置
CN216649688U (zh) Ttl信号远距离传输电路
CN210836270U (zh) 一种门禁控制器的输出控制电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: KYOCERA CORP.

Free format text: FORMER OWNER: KYOCERA WIRELESS CORP.

Effective date: 20110620

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: CALIFORNIA, THE USA TO: KYOTO, JAPAN

TA01 Transfer of patent application right

Effective date of registration: 20110620

Address after: Kyoto Japan

Applicant after: Kyocera Corp.

Address before: American California

Applicant before: Kyocera Wireless Corp.

C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120704

Termination date: 20130207