CN101373970A - 鉴相器电路及其实现方法 - Google Patents

Abstract

本发明公开了一种鉴相器电路及其实现方法，所述的鉴相器电路包括电流源、开关和输出端，每路输入信号均为一对差分信号；电流源通过两级开关连接到输出端，其中每级开关由两个开关组成；所述的两级开关分别由两路输入差分信号控制。所述的鉴相器电路的实现方法包括如下步骤：首先将每路输入信号均以一对差分信号的形式表示；然后将两路输入差分信号分别控制两级开关，电流源的信号通过所述的两级开关输出到输出端；最后输出端的输出信号即与两路输入信号的相位差成正比。本发明采用差分形式的输入信号，提高了鉴相器的输入信号的抗干扰能力；同时仅使用级连的开关即实现鉴相逻辑，简化了电路结构，有效避免了电路内部信号间的干扰。

Description

鉴相器电路及其实现方法

技术领域

本发明涉及一种鉴相器电路。

背景技术

锁相环电路在调制、解调、频率合成、载波同步等很多方面具有广泛的应用。鉴相器是锁相环中的一个重要模块，其功能是比较两个输入信号之间的相位差，产生一个正比于该相位差的信号。

传统鉴相器电路请参阅图1。图1(a)中两个输入信号V_ref和V_div连接到两个D触发器和一个与非门组成的逻辑电路，得到两个中间信号Up和Dn，这两个中间信号Up和Dn均为脉冲信号，通过控制电流源与输出信号间开关的启闭，得到输出信号Vcp，输出信号Vcp与两个输入信号相位差成正比。图1(b)中两个输入信号V_ref和V_div连接到两个D触发器和一个与非门组成的逻辑电路，得到两个中间信号Up和Upb，这两个中间信号Up和Upb均为脉冲信号，用以控制电流源I_D给电容C_load充电，从而得到与两个输入信号相位差成正比的输出信号Vcp。

传统的鉴相器电路存在两个问题：一是输入信号是单端的，抗干扰能力差；二是输入信号通过逻辑电路比较产生中间脉冲信号进而控制电流源，电路结构较繁琐，在实际应用中容易造成电路内部信号之间的相互干扰。

发明内容

本发明所要解决的技术问题是提供一种鉴相器电路，该鉴相器电路可以提高鉴相器的输入信号的抗干扰能力，同时简化电路结构，有效避免电路内部信号间的干扰；本发明还要提供一种所述鉴相器电路的实现方法。

为解决上述技术问题，本发明鉴相器电路，包括电流源、开关和输出端，每路输入信号均为一对差分信号；电流源通过两级开关连接到输出端，其中每级开关由两个开关组成；所述的两级开关分别由两路输入差分信号控制。

作为本发明的进一步改进，所述的鉴相器电路的输出端有两个；电流源通过两级开关连接到每一个输出端；电流源连接到两个输出端的两级开关中，第一级开关是相同的，第二级开关是不同的。

所述的两级开关中，第二级开关中的两个开关均与第一级开关中的一个开关级联，电流源通过第一级开关中的一个开关与第二级开关中的一个开关所形成的两个级联开关连接到输出端。

所述的两级开关中，第二级开关中的两个开关均连接到中间电路，该中间电路再连接到第一级开关中的一个开关，该中间电路将第一级开关中的一个开关的输出信号成正比改变倍率和/或正负极性后再连接到第二级开关中的两个开关，电流源通过第一级开关中的一个开关、中间电路和第二级开关中的一个开关所形成的通路连接到输出端。

所述的开关为MOS管或双极型晶体管。

所述的鉴相器电路的实现方法包括如下步骤：首先将每路输入信号均以一对差分信号的形式表示；然后将两路输入差分信号分别控制两级开关，电流源的信号通过所述的两级开关输出到输出端；最后输出端的输出信号即与两路输入信号的相位差成正比。

该方法中，电流源的信号通过第一级开关中的一个开关与第二级开关中的一个开关所形成的两个级联开关输出到输出端。

该方法中，电流源的信号通过第一级开关中的一个开关、中间电路和第二级开关中的一个开关所形成的通路输出到输出端，该中间电路将第一级开关中的一个开关的输出信号成正比改变倍率和/或正负极性后再输入到第二级开关中的两个开关。

本发明采用差分形式的输入信号，提高了鉴相器的输入信号的抗干扰能力；同时仅使用级连的开关即实现鉴相逻辑，简化了电路结构，有效避免了电路内部信号间的干扰。

附图说明

下面结合附图和实施例对本发明作进一步详细的说明：

图1是传统的鉴相器的示意图；

图2是本发明鉴相器电路的示意图一；

图3是本发明鉴相器电路的示意图二；

图4是本发明鉴相器电路实施例的示意图一；

图5是本发明鉴相器电路实施例的示意图二。

图中附图标记为：V_ref、V_div—输入信号；V_dd—电源；Up、Dn、Upb—中间信号；I_D—电流源；C_load—电容；Vcp—输出信号；clk1_p—第一路输入差分信号的正信号；clk1_n—第一路输入差分信号的负信号；clk2_p—第二路输入差分信号的正信号；clk2_n—第二路输入差分信号的负信号；S1、S2、S3、S4-开关；M1、M2、M3、M4、M5、M6—PMOS管；N3、N4、N5、N6—NMOS管；Out、Out1、Out2—输出端。

具体实施方式

请参阅图2，图2是本发明鉴相器电路的示意图一。本发明鉴相器电路包括电流源I_D，开关S1、S2、S3、S4和输出端Out。其中，每路输入信号均为一对差分信号，即两个等值、反相的信号。例如，第一路输入差分信号clk1为正信号clk1_p和负信号clk1_n的形式，第二路输入差分信号clk2为正信号clk2_p和负信号clk2_n的形式。

图2所示的鉴相器电路中，电流源I_D通过开关S1、S2组成的第一级开关和开关S3、S4组成的第二级开关连接到输出端Out。具体地说，第二级开关中的开关S3和S4均与第一级开关中的开关S1级联，电流源I_D通过第一级开关中的开关S1和第二级开关中的开关S4所组成的两个级联开关连接到输出端Out。第一级开关(S1、S2)由第一路输入差分信号(clk1_p，clk1_n)控制，第二级开关(S3，S4)由第二路输入差分信号(clk2_p，clk2_n)控制。

图2所示的鉴相器电路在实现时，首先将两路输入信号都以差分对的形式表示，然后将两路输入差分信号分别控制两级级联的开关。这样，只在第一路输入差分信号的正信号clk1_p和第二路输入差分信号的负信号clk2_n均为高的时间段内才有电流输出，即只有在相邻的两路输入信号clk1和clk2的上升沿(或下降沿)的间隔内才有电流输出，两路输入信号clk1和clk2的上升沿(或下降沿)的间隔即代表他们的相位差，相位差越大，电流输出的时间越长，输出的电荷量越多，从而完成了相位到电荷量的转化，实现了鉴相功能。本发明通过级连的开关直接实现鉴相逻辑并直接控制电流源，而不需先通过额外的逻辑电路产生中间脉冲信号。

请参阅图3，图3是本发明鉴相器电路的示意图二。电流源I_D通过开关S1、S2组成的第一级开关和开关S3、S4组成的第二级开关连接到输出端Out。具体地说，第二级开关中的开关S3和S4均与中间电路相连接，该中间电路再与第一级开关中的开关S1级联，电流源I_D通过第一级开关中的开关S1、中间电路和第二级开关中的开关S4所组成的通路连接到输出端Out。该中间电路在图3中没有给出详细的电路，只是限定了该中间电路将第一级开关中的一个开关S1的输出信号成正比改变倍率和/或正负极性后再连接到第二级开关中的开关S3和S4。第一级开关(S1、S2)由第一路输入差分信号(clk1_p，clk1_n)控制，第二级开关(S3，S4)由第二路输入差分信号(clk2_p，clk2_n)控制。

本发明鉴相器电路的实施例一请参阅图4(a)，电流源I_D通过PMOS管M1、M2所组成的第一级开关和PMOS管M3、M4所组成的第二级开关连接到输出端Out。具体地说，第二级开关中的开关M3和M4均与第一级开关中的开关M1级联，电流源I_D通过第一级开关中的开关M1和第二级开关中的开关M4所组成的两个级联开关连接到输出端Out。第一级开关(M1、M2)由第一路输入差分信号(clk1_p，clk1_n)控制，第二级开关(M3，M4)由第二路输入差分信号(clk2_p，clk2_n)控制。PMOS管M1在clk1_p为高时导通、为低时截止，PMOS管M4在clk2_p为低时导通为高时截止，所以只有在clk1_p为高且clk2_p为低时的时间内输出信号out才有电流输出，这段时间即两路输入信号clk1和clk2上升沿(或下降沿)的间隔。clk1和clk2上升沿(或下降沿)的间隔(即clk1和clk2的相位差)越大，输出的电荷量也就越多(电流源电流值固定)。

运用同样的原理还可以方便的实现双沿检测(既检测上升沿又检测下降沿)，请参阅图4(b)所示的实施例。图4(b)所示的电路实际上就是两个图4(a)电路的叠加，电流源I_D通过PMOS管M1、M2所组成的第一级开关和PMOS管M3、M4所组成的第二级开关连接到输出端Out1，电流源I_D通过PMOS管M1、M2所组成的第一级开关和PMOS管M5、M6所组成的第二级开关连接到输出端Out2。

图4(b)所示的电路中，具体地说，电流源I_D连接第一个输出端Out1的两级级联的开关中，第二级开关中的开关M3和M4均与第一级开关中的开关M1级联，电流源I_D通过第一级开关中的开关M1和第二级开关中的开关M4所组成的两个级联开关连接到第一个输出端Out1。第一级开关(M1、M2)由第一路输入差分信号(clk1_p，clk1_n)控制，第二级开关(M3，M4)由第二路输入差分信号(clk2_p，clk2_n)控制。

图4(b)所示的电路中，具体地说，电流源I_D连接第二个输出端Out2的两级级联的开关中，第二级开关中的开关M5和M6均与第一级开关中的开关M2级联，电流源I_D通过第一级开关中的开关M2和第二级开关中的开关M6所组成的两个级联开关连接到第一个输出端Out2。第一级开关(M1、M2)由第一路输入差分信号(clk1_p，clk1_n)控制，第二级开关(M5，M6)由第二路输入差分信号(clk2_p，clk2_n)控制。

本发明鉴相器电路的实施例三请参阅图5，电流源I_D通过PMOS管M1、M2所组成的第一级开关、NMOS管N5、N6所组成的中间电路和NMOS管N3、N4所组成的第二级开关连接到输出端Out。具体地说，电流源I_D连接输出端Out的两级开关中还包括一中间电路，该中间电路由NMOS管N5、N6所组成。第二级开关中的开关N3和N4均连接到中间电路，中间电路再与第一级开关中的开关M1相连接。电流源I_D通过第一级开关中的开关M1、中间电路和第二级开关中的开关N4所组成的通路连接到输出端Out。中间电路中，NMOS管N6的电流受到NMOS管N5的控制，即中间电路可以实现对第一级开关中的开关M1的输出信号进行成正比的倍率改变和/或正负极性改变后再连接到第二级开关中的开关N4。第一级开关(M1、M2)由第一路输入差分信号(clk1_p，clk1_n)控制，第二级开关(M3，M4)由第二路输入差分信号(clk2_p，clk2_n)控制。

以上各图的电路既可以采用PMOS管实现，也可以采用NMOS管或双极器件(如PNP型晶体管或NPN型晶体管)实现。以上各图所示的电路仅为示例，将clk1_p、clk1_n、clk2_p、clk2_n简单地调换所引起的电路变化亦属于本发明的保护范围，本发明的保护范围应以权利要求书为准。

Claims (8)

1.一种鉴相器电路，包括电流源、开关和输出端，其特征是：

每路输入信号均为一对差分信号；

电流源通过两级开关连接到输出端，其中每级开关由两个开关组成；

所述的两级开关分别由两路输入差分信号控制。

2.根据权利要求1所述的鉴相器电路，其特征是：

输出端有两个；

电流源通过两级开关连接到每一个输出端；

电流源连接到两个输出端的两级开关中，第一级开关是相同的，第二级开关是不同的。

3.根据权利要求1或2所述的鉴相器电路，其特征是：所述的两级开关中，第二级开关中的两个开关均与第一级开关中的一个开关级联，电流源通过第一级开关中的一个开关与第二级开关中的一个开关所形成的两个级联开关连接到输出端。

4.根据权利要求1或2所述的鉴相器电路，其特征是：所述的两级开关中，第二级开关中的两个开关均连接到中间电路，该中间电路再连接到第一级开关中的一个开关，该中间电路将第一级开关中的一个开关的输出信号成正比改变倍率和/或正负极性后再连接到第二级开关中的两个开关，电流源通过第一级开关中的一个开关、中间电路和第二级开关中的一个开关所形成的通路连接到输出端。

5.根据权利要求1或2所述的鉴相器电路，其特征是：所述的开关为MOS管或双极型晶体管。

6.根据权利要求1所述的鉴相器电路的实现方法，其特征是：该方法包括如下步骤：

首先将每路输入信号均以一对差分信号的形式表示；

然后将两路输入差分信号分别控制两级开关，电流源的信号通过所述的两级开关输出到输出端；

最后输出端的输出信号即与两路输入信号的相位差成正比。

7.根据权利要求6所述的鉴相器电路的实现方法，其特征是：该方法中，电流源的信号通过第一级开关中的一个开关与第二级开关中的一个开关所形成的两个级联开关输出到输出端。

8.根据权利要求6所述的鉴相器电路的实现方法，其特征是：该方法中，电流源的信号通过第一级开关中的一个开关、中间电路和第二级开关中的一个开关所形成的通路输出到输出端，该中间电路将第一级开关中的一个开关的输出信号成正比改变倍率和/或正负极性后再输入到第二级开关中的两个开关。

Images