CN101373400B - 接口电路、包括该电路的集成电路设备以及记录设备 - Google Patents
接口电路、包括该电路的集成电路设备以及记录设备 Download PDFInfo
- Publication number
- CN101373400B CN101373400B CN2008101475125A CN200810147512A CN101373400B CN 101373400 B CN101373400 B CN 101373400B CN 2008101475125 A CN2008101475125 A CN 2008101475125A CN 200810147512 A CN200810147512 A CN 200810147512A CN 101373400 B CN101373400 B CN 101373400B
- Authority
- CN
- China
- Prior art keywords
- unit
- circuit
- order
- terminal
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0008—Arrangements for reducing power consumption
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Abstract
本发明涉及一种接口电路、包括该电路的集成电路设备以及记录设备。所述接口电路设置有分别访问外部设备的第一输入/输出单元和第二输入/输出单元,其中通过不同的供电线从电源向所述外部设备供电,该接口电路包括:获取单元,用于基于来自外部的命令,获取是否向各外部设备供电的信息;选择电路,用于基于由获取单元获取的信息,从第一输入/输出单元和第二输入/输出单元选择与被供电的外部设备相对应的输入/输出单元;以及控制电路,用于通过选择电路选择的输入/输出单元,将与该命令相对应的指示输出到被供电的所述外部设备。
Description
技术领域
本发明涉及一种接口电路、包括该接口电路的集成电路设备以及包括该接口电路的电子设备。
背景技术
近年来,随着电子设备的尺寸和厚度的缩小,已经使控制该电子设备的电路板小型化。用于实现使这种电路板小型化的方法包括将多个功能装配在单个集成电路设备上的片上系统(system-on-chip)技术。特别地,在专用集成电路(applicationspecific integrated circuit,ASIC)中常常使用该片上系统技术。通过片上系统技术并入集成电路内的功能包括例如模拟/数字转换、特定的逻辑运算、通信控制以及由中央处理单元(CPU)进行的序列控制等。作为各种功能的集成化提高的结果,ASIC的尺寸也随之增大。为了应对该问题,设计一种使得能够将ASIC中具有特定功能的电路用于多个用途的ASIC。
特别地,在ASIC用于与多个元件(例如,电可擦除可编程只读存储器(EEPROM)等的存储器)进行通信的情况下,传统上已经考虑了利用ASIC内部的一个通信数据生成电路与多个元件进行通信的方法。
例如,存在这样一种方法:该方法用于在电路板上彼此并行地布置连接多个元件的通信信号线,从而可以通过控制片选信号(chip select signal)来选择用于通信的目标元件。然而,当多个元件中的每个元件为其运行接收具有不同电压的电力(由不同的电力系统供给的电力)时,出现问题。
该问题是:对没有被供电的元件输入应输入到被供电的元件的通信信号。该信号的输入可能导致没有接收到电力供给的元件出现故障或者误操作。
为了解决该问题,存在将二极管等连接至电路板上的通信信号线的传统技术。
图5是在日本特开平2-242313号公报中讨论的电路图。主设备11连接有彼此并行配置的外围设备21和22。外围设备21和22分别提供有不同的电压,即,VCC1和VCC2。
外围设备21和22的每个输入端子被各自的电压上拉。日本特开平2-242313号公报讨论了即使电压VCC1和VCC2不同,当关断晶体管11a时,也可以通过二极管41或42防止电压信号的蔓延(come-around)。
图6是在日本特开2002-132401号公报中讨论的电路图。通过不同的电源系统MVC C和SVCC来分别运行微处理器单元(MPU)30和数据处理随机存取存储器(DPRAM)40。二极管D1和二极管D2彼此反极性相连接。例如,当切断电源系统SVCC时,通过电源系统MVCC上拉信号线S1、S2和S3。然而,可以通过添加二极管D2防止电压信号向电源系统SVCC侧蔓延。
然而,在日本特开平2-242313号公报和日本特开2002-132401号公报中讨论的传统电路中,需要在电路板上安装附加的组件(二极管)。这导致组件数量和制造成本的增加。此外,组件数量的增加限制了电路布线的图案设计并且不利于电子电路板的小型化。
为了避免附加的组件,存在一种用于在执行与元件的通信时向并行连接的所有元件供电的方法。在该方法中,向包括没有得到访问的元件在内的所有元件供电。
例如,在电子设备中,为了降低待机期间的电力消耗,仅在得到访问前后供电。然而,在用于向所有元件供电的上述方法中,尽管没有访问元件,仍供给并终止电力,因此电力的供给和停止的频率增加。这种增加的频率可能缩短元件的寿命。
此外,在向所有元件供电的方法中,当供电系统出现故障时,不能保护元件。
发明内容
本发明涉及一种防止元件的故障或误操作并且降低功耗的接口电路和集成电路设备。
根据本发明的一个方面,一种接口电路,包括分别访问外部设备的第一输入/输出单元和第二输入/输出单元,其中通过不同的供电线从电源向所述外部设备供电,所述接口电路包括:获取单元,用于基于来自外部的命令,获取是否向各所述外部设备供电的信息;选择电路,用于基于由所述获取单元获取的所述信息,从所述第一输入/输出单元和所述第二输入/输出单元选择与被供电的外部设备相对应的输入/输出单元;以及控制电路,用于通过由所述选择电路选择的输入/输出单元,将与所述命令相对应的指示输出到被供电的所述外部设备。
根据本发明的另一方面,一种集成电路设备,包括分别访问元件的第一输入/输出单元和第二输入/输出单元,其中通过不同的供电线从电源向所述元件供电,所述集成电路设备包括:获取单元,用于基于来自外部的命令,获取是否向各所述元件供电的信息;生成电路,用于基于来自外部的所述命令,生成命令和数据的至少一个;选择电路,用于基于由所述获取单元获取的信息,从所述第一输入/输出单元和所述第二输入/输出单元选择与被供电的元件相对应的输入/输出单元;以及控制电路,用于通过由所述选择电路选择的所述输入/输出单元,将由所述生成电路生成的所述命令和所述数据输出到被供电的所述元件。
根据本发明的又一个方面,一种记录设备,包括:集成电路,包括分别访问元件的第一输入/输出单元和第二输入/输出单元,其中通过不同的供电线从电源向所述元件供电,所述集成电路进一步包括:获取单元,用于基于来自外部的命令,获取是否向各所述元件供电的信息;生成电路,用于基于来自外部的所述命令,生成命令和数据的至少一个;选择电路,用于基于由所述获取单元获取的信息,从所述第一输入/输出单元和所述第二输入/输出单元选择与被供电的元件相对应的输入/输出单元;以及控制电路,用于通过由所述选择电路选择的所述输入/输出单元,将由所述生成电路生成的所述命令和所述数据输出到被供电的所述元件。
根据下面参考附图对典型实施例的详细说明,本发明的其它特征和方面将变得明显。
附图说明
包含在说明书中并构成说明书一部分的附图示出了本发明的典型实施例、特征和方面,并和说明书一起用来解释本发明的原理。
图1是示出根据本发明典型实施例的包含端子控制电路的示例性集成电路的图。
图2是示出根据本发明典型实施例的端子控制电路的示例性内部结构的图。
图3是示出根据本发明典型实施例的包括端子控制电路的示例性集成电路的图。
图4是示出根据本发明典型实施例的端子控制电路的设置和控制状态的图。
图5是示出传统电路的图。
图6是示出另一传统电路的图。
图7是示出根据本发明典型实施例的应用了端子控制电路的示例性记录设备的透视图。
图8是示出根据本发明典型实施例的示例性记录设备的框图。
具体实施方式
以下将参考附图详细说明本发明的各种典型实施例、特征和方面。
第一典型实施例
图1是示出根据本发明典型实施例的包括端子控制电路的集成电路的图。ASIC 101包括端子控制电路103。元件108a和108b通过通用信号线与端子1相连接。元件109a和109b通过通用信号线与端子2相连接。因此,ASIC(集成电路)101包括多个作为端子(端子组)1和端子(端子组)2的输入/输出单元。在本实施例中,以串行格式传送数据。
端子1和2各自包括多个(四个)端子。端子1包括输出时钟信号的端子、输入和输出数据的端子、输出闪光信号的端子以及输出片选信号的端子。这里,为了简便说明,仅将输入和输出数据的端子标识为附图标记104。端子2也包括输出时钟信号的端子、输入和输出数据的端子以及输出片选信号的端子。仅将输入和输出数据的端子标识为附图标记105。
上述元件108a、108b、109a和109b各自通过ASIC 101的端子1和2与电路板上的ASIC 101相连接。元件108a和108b以及元件109a和109b连接至不同的电源。即,元件108a和108b以及元件109a和109b连接至不同的供电线(电源系统)。
为元件108a和108b提供电压VDD1(例如,3.3伏),并为元件109a和109b提供电压VDD2(例如,3.3伏)。元件108a和108b是例如EEPROM(存储器)。ASIC 101通过多个信号线(例如,时钟信号线、数据线)连接至各个元件。ASIC 101输出与各个元件相对应的片选(CS)信号,以便选择性地进行访问。
ASIC 101除端子1和2以外还包括端子3(107)。将从端子107输入的信号连接至端子控制电路103。端子控制电路103除连接至端子107以外还连接至通信数据生成电路102、配置寄存器106以及端子104和105。
通信数据生成电路102生成用于与元件108a、108b、109a和109b进行通信的命令和数据。通信数据生成电路102包括用于保持从各元件接收到的数据的缓冲器(接收缓冲器)、以及用于保持发送到各元件的命令和数据的缓冲器(发送缓冲器)。
端子控制电路103还基于由配置寄存器106设置的信息和从端子104、105和107输入的信息,进行通信数据生成电路102与端子104和105的可用/禁用设置以及通信数据生成电路102与端子104和105的输入/输出设置。此外,当将端子用作输出端子时,端子控制电路103设置输出电平。
作为示例,将说明如下情况:从端子107输入的信息(命令或指示)表示提供了电压VDD1并且没有提供电压VDD2。在该情况下,端子控制电路103执行控制,从而访问提供有电压VDD1的元件108a和108b。
另一方面,将说明如下情况:从端子107输入的信息(命令或指示)表示提供了电压VDD2并且没有提供电压VDD1。端子控制电路103执行控制,从而访问提供有电压VDD2的元件109a和109b。因此,端子控制电路103通过端子107从外部获取信息并且基于所获取的信息来运行。
图2是示出包括在ASIC 101中的端子控制电路(接口电路)103的内部结构以及其与外部的连接的图。
端子控制电路103包括多个选择器(选择电路)202、203、204、205和206以及控制逻辑电路208。控制逻辑电路208基于端子107的输入212和配置寄存器106的输入211动作。控制逻辑电路208控制选择器202、选择器203、选择器204、选择器205和选择器206的切换(changeover)。
选择器203和选择器204连接至端子209(图1中的端子104)。类似地,选择器205和选择器206连接至端子210(图1中的端子105)。
控制逻辑电路208基于信号输入211、信号输入212、来自端子209和210的输入或者它们的组合来控制选择器202、203、204、205和206的切换。
将从通信数据生成电路102输出的信号输入至选择器203和206。
选择器203和206通过来自控制逻辑电路208的选择信号来分别切换输出状态。即,选择器203和206选择当处于输出状态时输出的内容。选择器203和206选择高电平、低电平和基于数据的输出中的任意一个。例如,如果选择器203选择了高电平,则端子209的状态变为高电平。如果选择器203选择了低电平,则端子209的状态变为低电平。如果选择器203选择了基于数据的输出,则端子209的状态(高电平的状态和低电平的状态)基于由通信数据生成电路102所生成的数据和命令而改变。选择器206的功能类似并且可以选择端子210的输出状态。
选择器204和205切换端子209和210的输入和输出。选择器204和205基于来自控制逻辑电路208的选择信号来选择输出状态或者输入状态。可以相互关联地设置或者单独地设置来自控制逻辑电路208的每个选择信号。通过信号211来进行设置。信号211是与图1中的配置寄存器106的输出值相对应的信号。
当从端子209输入数据时,将数据通过选择器202传送至通信数据生成电路102并且将其存储在设置在通信数据生成电路102上的接收缓冲器中。类似地,当从端子210输入数据时,将该数据通过选择器202传送至通信数据生成电路102。
第二典型实施例
接着,将参考图3说明第二典型实施例。
ASIC 301包括端子控制电路303、通信数据生成电路302、电源控制电路312、配置寄存器306以及端子304(端子1)、端子305(端子2)、端子307(端子3)、端子315(端子4)和端子316(端子5)。电源电路313和314连接至ASIC 301。电源控制电路312指示向元件308a、308b、309a和309b供电的输出/停止。310和311是控制信号的线。即,电源控制电路312是供电指示电路。换句话说,电源控制电路312指示允许/禁止向元件供电。因此,ASIC301用于独立地控制电压VDD1和电压VDD2的输出。
将输出/停止供电的指示通过端子315输出到电源电路313,并通过端子316输出到电源电路314。将指示的内容发送到端子控制电路303。端子控制电路303基于该指示对内部选择器和通信数据生成电路302进行设置。电源电路313将电压VDD1提供给元件308a和308b。电源电路314将电压VDD2提供给元件309a和309b。
例如,如果从配置寄存器306输入的信息是访问元件308a的指示,则电源控制电路312指示电源电路313供电。之后,端子控制电路303进行关于端子304的设置从而访问元件308a。在该情况下,由于端子控制电路303没有对端子305进行访问,因此端子控制电路303对端子305进行设置,从而使端子305处于输入状态。此外,如果从配置寄存器306输入的信息是访问元件309a的指示,则电源控制电路312向电源电路314发出用于供电的指示。之后,端子控制电路303执行控制,从而访问元件309a。
因此,电源控制电路312进行设置以使得与进行通信的元件相对应的端子能够执行通信,并且电源控制电路312进一步执行控制,从而向该元件供电。
因此,电源控制电路312向端子控制电路303通知已经执行供电。端子控制电路303将不进行通信的端子设置为处于输入状态。
通过执行这种控制,没有向不进行通信的元件发送不必要的信号,并且防止了元件的故障或误操作。
第三典型实施例
接着,将说明本发明的第三典型实施例。在第三典型实施例中,端子控制电路303(图3)判断是否基于从端子输入的状态向元件供电。
例如,端子控制电路303检测来自端子304(图3)的通信信号的电压电平,并判断是否提供了电压VDD1。即,使用设置在端子控制电路303上的电平判断电路。在该情况下,端子控制电路303判断是否供电了。如果没有供电,则端子控制电路303等待直到供电为止,然后执行控制以进行与元件308a或308b的通信。对于端子305,可以执行类似的处理。
参考图4,整理目前为止所进行的说明。图4示出了输入到端子控制电路303的信号、以及端子控制电路303利用该输入信号设置的端子304(端子1)和端子305(端子2)的状态的一个示例。在图4中没有说明关于配置寄存器306的信息。
模式1是使用元件308a或308b的情况。为了使用元件308a或308b,端子控制电路303使电源控制电路312使信号310可用(允许)。端子控制电路303将端子304与通信数据生成电路302相连接。另一方面,由于未使用端子309a和309b,端子控制电路303使电源控制电路312使信号311不可用(禁止)。端子控制电路303将端子305设置为处于输入状态。通过这种设置可以防止元件的故障或误操作。模式3是使用元件309a或309b的情况。即,模式3是与模式1相对的情况。因此,其处理相反。
模式2是使用元件308a或308b的情况。然而,端子控制电路303监视端子1的状态(VDD1的电位),并且已经判断为端子1不是处于期望的电位。根据该状态可以认定例如元件308a或308b不工作。因此,端子控制电路303将端子1设置为处于输入状态。
模式4是使用元件309a或309b的情况。然而,端子控制电路303已经判断为端子2(VDD2的电位)不是处于期望的电位。根据该状态可以认定例如元件309a或309b不工作。因此,端子控制电路303将端子2设置为处于输入状态。
模式5是使用元件308a或308b的情况。在该情况下,端子控制电路303监视端子1的状态。如果端子控制电路303可以判断为向元件308a或308b供电,则端子控制电路303将端子1与通信数据生成电路302相连接。
模式6监视端子1和端子2的状态。如果端子控制电路303判断为没有向元件308a和308b或元件309a和309b供电,则端子控制电路303将端子1和端子2设置为处于输入状态。
模式7是使用元件309a或309b的情况。在该情况下,端子控制电路303监视端子2的状态。如果端子控制电路303可以判断为向元件309a或309b供电,则端子控制电路303将端子2与通信数据生成电路302相连接。
第四典型实施例
图7是示出作为应用了根据上述典型实施例的ASIC的电子设备的记录设备的透视图。
在图7中,安装在滑架(carriage)701上的记录头704包括能够排出墨的排出口和容纳墨的墨容器。记录头704的排出口安装在滑架701上,其中该记录头704的排出口面朝下以排出墨并在位于下方的记录介质705上记录图像。记录头704设置有EEPROM(未示出)。
由两个引导轴702和703沿轴向可移动地支撑滑架701。滑架701由滑架电动机(未示出)驱动沿由箭头Q1和Q2表示的方向往返扫描包括记录区域的扫描区域。箭头Q1和Q2的方向是主扫描方向。在由滑架701完成一次主扫描之后,输送辊706在副扫描方向上将记录介质705输送一定量(与记录头704的记录宽度相对应的距离)。副扫描方向是箭头P的方向。因此,通过重复利用记录头704的扫描(操作)以及记录介质705的输送(操作)来执行一页的记录。在图7中示出了压纸部件(platen)707。
图8是示出图7中说明的记录设备的控制框图。电路块800包括记录设备和记录头。CPU 801控制记录设备的操作。ASIC802包括生成用于驱动安装在记录设备上的记录头的控制信号以及用于驱动电动机的控制信号的块。例如,在第一典型实施例中,CPU 801向端子3(附图标记107)输出命令或指示。可选择地,例如,CPU 801将命令或指示写入(存储)到配置寄存器106中。这些命令是读取存储在后面所述的EEPROM中的数据的读取命令或者将数据存储(写入)在EEPROM中的写入命令。
记录设备包括EEPROM 803a和803b以及EEPROM 804a和804b。记录设备还包括滑架电动机808、输送电动机809以及用于从商用电源生成电压的交流/直流(AC/DC)电源806。直流/直流(DC/DC)转换器805接收来自AC/D C电源806的供电以生成逻辑电压。
DC/DC转换器805还包括用于对驱动滑架电动机808和输送电动机809的电动机进行驱动的驱动块。
驱动电路807驱动安装在记录头上的记录元件。EEPROM803a和803b以及驱动电路807是安装在记录头上的电路。
当记录设备处于例如可操作模式时,记录设备基于预定事件(从主设备接收到命令和数据或者在安装在记录设备上的操作面板中执行操作),与操作模式并行地执行记录操作。在完成记录操作之后,记录设备进入可操作模式。
例如,当在预定期间内没有执行记录操作(即,如果记录设备处于可操作模式)时,则记录设备从可操作模式(可操作状态)进入待机模式(待机状态)。在该情况下,DC/DC转换器805停止向EEPROM 804a和804b的供电。记录设备可以通过执行这种控制来降低电力消耗。
在待机模式中,当再次出现预定事件(发生预定现象)时,记录设备进入可操作模式(可操作状态)。在可操作模式中,DC/DC转换器805执行向EEPROM 804a和804b的供电。因此,记录设备准备进行记录操作。
其它典型实施例
要连接到ASIC的元件可以是时钟集成电路(IC)(实时时钟)。
此外,用于将数据传送到连接至ASIC的元件的格式不限于串行格式,还可以是使用并行格式的数据传送。
在图1中,要提供给元件108a和108b的电压以及要提供给元件109a和109b的电压分别为3.3伏,但可以是不同的电压。例如,要提供给元件108a和108b的电压可以是3.3伏,并且要提供给元件109a和109b的电压可以是5伏。
此外,电压值不限于上述电压,还可以是例如1.8伏或9伏。
此外,从待机模式进入可操作模式不限于上述条件。
此外,尽管作为电子设备,在本典型实施例中说明了记录设备,但本发明还可以应用于图像读取设备或便携式终端。
尽管已经参考典型实施例说明了本发明,但是应该理解,本发明并不局限于所公开的典型实施例。所附权利要求书的范围符合最宽的解释,以包含所有这类修改、等同结构和功能。
Claims (7)
1.一种接口电路,包括分别访问外部设备的第一输入/输出单元和第二输入/输出单元以及用于输入来自外部的命令的第三输入单元,其中通过不同的供电线从电源向所述外部设备供电,所述接口电路包括:
获取单元,用于基于所述命令,获取是否向各所述外部设备供电的信息;
选择电路,用于基于由所述获取单元获取的所述信息,从所述第一输入/输出单元和所述第二输入/输出单元选择与被供电的外部设备相对应的输入/输出单元;以及
控制电路,用于通过由所述选择电路选择的输入/输出单元,将与所述命令相对应的指示输出到所述被供电的外部设备,以及禁止将与所述命令相对应的指示输出到所述第一输入/输出单元和所述第二输入/输出单元中的用于将所述指示输出到没有被供电的外部设备的另一输入/输出单元。
2.根据权利要求1所述的接口电路,其特征在于,所述选择电路进一步选择输出状态中的输出内容。
3.根据权利要求1所述的接口电路,其特征在于,所述获取单元包括判断电路,所述判断电路用于分别判断所述第一输入/输出单元和所述第二输入/输出单元的电压电平。
4.一种集成电路设备,包括分别访问元件的第一输入/输出单元和第二输入/输出单元以及用于输入来自外部的命令的第三输入单元,其中通过不同的供电线从电源向所述元件供电,所述集成电路设备包括:
获取单元,用于基于所述来自外部的命令,获取是否向各所述元件供电的信息;
生成电路,用于基于所述来自外部的命令,生成命令和数据的至少一个;
选择电路,用于基于由所述获取单元获取的信息,从所述第一输入/输出单元和所述第二输入/输出单元选择与被供电的元件相对应的输入/输出单元;以及
控制电路,用于通过由所述选择电路选择的所述输入/输出单元,将由所述生成电路生成的命令和数据输出到所述被供电的元件,以及禁止将由所述生成电路生成的命令和数据输出到所述第一输入/输出单元和所述第二输入/输出单元中的用于将由所述生成电路生成的命令和数据输出到没有被供电的元件的另一输入/输出单元。
5.根据权利要求4所述的集成电路设备,其特征在于,还包括:
供电指示电路,用于生成允许/禁止向各所述元件供电的指示。
6.根据权利要求5所述的集成电路设备,其特征在于,所述供电指示电路将所述指示的内容通知给所述控制电路。
7.一种记录设备,包括:
集成电路,包括分别访问元件的第一输入/输出单元和第二输入/输出单元以及用于输入来自外部的命令的第三输入单元,其中通过不同的供电线从电源向所述元件供电,所述集成电路进一步包括:
获取单元,用于基于所述来自外部的命令,获取是否向各所述元件供电的信息;
生成电路,用于基于所述来自外部的命令,生成命令和数据的至少一个;
选择电路,用于基于由所述获取单元获取的信息,从所述第一输入/输出单元和所述第二输入/输出单元选择与被供电的元件相对应的输入/输出单元;以及
控制电路,用于通过由所述选择电路选择的所述输入/输出单元,将由所述生成电路生成的命令和数据输出到所述被供电的元件,以及禁止将由所述生成电路生成的命令和数据输出到所述第一输入/输出单元和所述第二输入/输出单元中的用于将由所述生成电路生成的命令和数据输出到没有被供电的元件的另一输入/输出单元。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007-213827 | 2007-08-20 | ||
JP2007213827A JP2009048409A (ja) | 2007-08-20 | 2007-08-20 | インターフェース回路及び該回路を備えた集積回路装置 |
JP2007213827 | 2007-08-20 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101373400A CN101373400A (zh) | 2009-02-25 |
CN101373400B true CN101373400B (zh) | 2012-07-18 |
Family
ID=40381560
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2008101475125A Expired - Fee Related CN101373400B (zh) | 2007-08-20 | 2008-08-20 | 接口电路、包括该电路的集成电路设备以及记录设备 |
Country Status (3)
Country | Link |
---|---|
US (2) | US8108561B2 (zh) |
JP (1) | JP2009048409A (zh) |
CN (1) | CN101373400B (zh) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009048409A (ja) * | 2007-08-20 | 2009-03-05 | Canon Inc | インターフェース回路及び該回路を備えた集積回路装置 |
JP2010252090A (ja) * | 2009-04-16 | 2010-11-04 | Rohm Co Ltd | 半導体装置 |
US9502079B2 (en) | 2011-02-01 | 2016-11-22 | 3M Innovative Properties Company | Passive interface for an electronic memory device |
CN103092314A (zh) * | 2013-01-24 | 2013-05-08 | 浪潮电子信息产业股份有限公司 | 服务器合路 |
WO2019159347A1 (ja) * | 2018-02-19 | 2019-08-22 | 三菱電機株式会社 | 電子機器 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62130416A (ja) * | 1985-11-30 | 1987-06-12 | Oki Electric Ind Co Ltd | 周辺装置への出力回路 |
JPH02242313A (ja) | 1989-03-15 | 1990-09-26 | Fujitsu Ltd | インタフェース回路 |
JPH04155418A (ja) * | 1990-10-19 | 1992-05-28 | Toshiba Corp | 論理回路 |
US5461266A (en) * | 1990-11-27 | 1995-10-24 | Hitachi, Ltd. | Power consumption control system |
JPH0667774A (ja) * | 1992-08-13 | 1994-03-11 | Nec Corp | 携帯型プリンタ |
JP3307473B2 (ja) * | 1992-09-09 | 2002-07-24 | ソニー エレクトロニクス インコーポレイテッド | 半導体メモリの試験回路 |
JPH0844622A (ja) * | 1994-07-29 | 1996-02-16 | Hitachi Ltd | 情報処理装置 |
JPH08320743A (ja) * | 1995-05-25 | 1996-12-03 | Canon Inc | 情報機器 |
CN2268271Y (zh) | 1996-06-26 | 1997-11-19 | 济南运达电子有限公司 | 计算机节电保护器 |
JP2002132401A (ja) | 2000-10-30 | 2002-05-10 | Murata Mach Ltd | データ処理システム |
JP3756818B2 (ja) * | 2002-01-09 | 2006-03-15 | 株式会社メガチップス | メモリ制御回路および制御システム |
US7069117B2 (en) * | 2002-04-01 | 2006-06-27 | Programmable Control Services, Inc. | Electrical power distribution control systems and processes |
US7716536B2 (en) * | 2006-06-29 | 2010-05-11 | Intel Corporation | Techniques for entering a low-power link state |
JP2009048409A (ja) * | 2007-08-20 | 2009-03-05 | Canon Inc | インターフェース回路及び該回路を備えた集積回路装置 |
-
2007
- 2007-08-20 JP JP2007213827A patent/JP2009048409A/ja active Pending
-
2008
- 2008-08-01 US US12/184,894 patent/US8108561B2/en not_active Expired - Fee Related
- 2008-08-20 CN CN2008101475125A patent/CN101373400B/zh not_active Expired - Fee Related
-
2011
- 2011-12-28 US US13/339,296 patent/US8533364B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN101373400A (zh) | 2009-02-25 |
US8108561B2 (en) | 2012-01-31 |
US20120110362A1 (en) | 2012-05-03 |
JP2009048409A (ja) | 2009-03-05 |
US20090051404A1 (en) | 2009-02-26 |
US8533364B2 (en) | 2013-09-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101373400B (zh) | 接口电路、包括该电路的集成电路设备以及记录设备 | |
US7266709B2 (en) | Method and system for controlling an array of point-of-load regulators and auxiliary devices | |
US7750504B2 (en) | Power supply apparatus to selectively output one of a plurality of input powers | |
US7836322B2 (en) | System for controlling an array of point-of-load regulators and auxiliary devices | |
JP5099651B2 (ja) | 携帯端末 | |
US20060285395A1 (en) | Addressing, command protocol, and electrical interface for non-volatile memories utilized in recording usage counts | |
EP1722289A2 (en) | Single pin for multiple functional control purposes | |
CN1622218A (zh) | 存储器控制装置和存储器控制装置的控制方法 | |
US20180275738A1 (en) | Apparatus, method, and system for dynamically controlling ports in different system states | |
US8543856B2 (en) | Semiconductor device with wake-up unit | |
US8583345B2 (en) | Control chip for providing the basic functionality of a control unit | |
US7847441B2 (en) | Semiconductor integrated circuit | |
US7436201B2 (en) | Architecture for reducing leakage component in semiconductor devices | |
US6853221B1 (en) | Power-up detection circuit with low current draw for dual power supply circuits | |
CN102063177B (zh) | 电源管理装置及电脑主机 | |
US20030178643A1 (en) | Semiconductor device including a voltage monitoring circuit | |
EP1435621A1 (en) | Power voltage supply distribution architecture for a plurality of memory modules | |
US6930514B2 (en) | Method and apparatus for transferring data between data buses | |
CN1647337B (zh) | 用于产生dc电压的电路结构 | |
US7282984B2 (en) | Semiconductor device having an internal voltage converter, and method therefor | |
JP2002354166A (ja) | 電子装置 | |
US7831848B2 (en) | Power management system for use in laptop computer and management method thereof | |
CN220492848U (zh) | 一种电源输出转换装置 | |
CN109334261B (zh) | 指令生成电路、耗材芯片以及耗材 | |
JP2609646B2 (ja) | スイッチング電源装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20120718 Termination date: 20210820 |