CN101371347A - 大面积玻璃绝缘底半导体 - Google Patents

Abstract

方法和装置提供了：使多个施主半导体晶片的各个第一表面与玻璃衬底接触；使用电解使该多个施主半导体晶片的第一表面与玻璃衬底结合；使该多个施主半导体晶片与玻璃衬底分离，从而使各个剥落层与玻璃衬底相结合；以及在剥落层的暴露表面上沉积另一半导体层来增加剥落层的厚度。

Description

大面积玻璃绝缘底半导体

在此要求对2005年11月22日提交的美国专利申请No.60/739,631和2006年9月8日提交的美国专利申请No.11/517,908的优先权。

背景

本发明涉及诸如玻璃底或微晶玻璃底半导体的绝缘底半导体(SOI)结构及其制造方法。

迄今为止，最常用于绝缘底半导体结构的半导体材料是硅。这种结构已在文献中称为绝缘体上硅结构且缩写“SOI”已应用于这种结构。绝缘体上硅技术对高性能光伏应用(例如太阳能电池)、薄膜晶体管应用、及诸如有源矩阵显示器的显示器变得日益重要。已知绝缘体上硅晶片由在绝缘材料上的基本上为单晶硅的薄层(通常厚度为0.1微米到0.3微米，但是在某些情况下有5微米厚)构成。

为了便于陈述，以下讨论有时将按照绝缘体上硅结构进行。参考此特殊类型的绝缘底半导体结构是为了便于本发明的说明，且不是意在且并不应解释为以任何方式限制本发明的范围。在此使用SOI缩写通常指示包括但不限于绝缘体上硅结构的绝缘底半导体结构。类似地，使用SOG缩写通常指示包括但不限于玻璃体上硅结构的玻璃底半导体结构。该术语SOG也意在包括微晶玻璃底半导体结构，该微晶玻璃底半导体结构包括但不限于微晶玻璃体上硅结构。该缩写SOI包含SOG结构。

各种获得SOI结构的方法包括在晶格匹配衬底上外延生长Si。另一工艺包括将单晶硅晶片与另一其上生长有SiO₂氧化层的硅晶片结合，然后将顶层晶片抛光或蚀刻成例如0.1到0.3微米的单晶硅层。其它方法包括离子注入法，其中注入氢或氧离子以在氧离子注入的情况下在顶层有Si覆盖的硅晶片中形成掩埋氧化物层，或者在氢离子注入的情况下使要与另一Si晶片结合的薄Si层与氧化物层分离(剥落)。

以上两种方法没有产生就成本和/或结合强度和耐用性而言令人满意的结构。后面的涉及氢离子注入的方法已经受到一些关注，且已被视为优于前面的方法，因为所需注入能量比氧离子注入所需能量少50％，且所需剂量小两个数量级。

通过氢离子注入法的剥落通常包括以下步骤。热氧化物层在单晶硅晶片上生长。然后氢离子被注入此晶片以生成表面下缺陷。注入能量决定生成缺陷的深度而剂量决定缺陷密度。然后此晶片在室温下被放置成与另一硅晶片(支承衬底)接触来形成暂时结合。然后此晶片被热处理到约600℃以使得表面下缺陷生长，以供将硅薄层与硅晶片分离使用。然后所得组件被加热到1000℃以上的温度以将有SiO₂下层的Si薄膜完全结合到支承衬底，即未进行离子注入的Si晶片。因此，此工艺形成一SOI结构，其中硅薄膜与另一硅晶片结合且氧化物绝缘层处于它们之间。

成本是SOI结构商业应用的重要考虑因素。迄今为止，上述方法和结构的成本的主要部分是支承顶部由Si薄膜覆盖的氧化物层的硅晶片的成本，即该成本的主要部分是支承衬底。虽然已经在各专利(参见美国专利No.6,140,209、6,211,041、6,309,950、6,323,108、6,335,231以及6,391,740)中提出将石英用作支承衬底，但是石英本身是相对较贵的材料。在讨论支承衬底时，以上某些参考文献已经提出石英玻璃、玻璃、及微晶玻璃。在这些参考文献中列出的其它支承衬底材料包括金刚石、蓝宝石、碳化硅、氮化硅、陶瓷、金属、及塑料。

美国专利No.5,374,564公开了使用热处理在衬底上获得单晶硅薄膜的工艺。对具有平面的半导体材料晶片进行以下步骤：(i)通过离子对晶片表面的轰击进行离子注入，从而生成一层限定构成衬底的大部分的低区和构成薄膜的高区的小气泡层；(ii)使该晶片平面与至少由一个刚性材料层构成的刚性元件接触；以及(iii)在高于进行离子轰击且足以对小气泡和薄膜与衬底块之间的间隔产生压力效应的温度下对晶片和刚性元件组件执行热处理的第三阶段。由于高温步骤，此工艺不应用于较低成本的玻璃衬底或微晶玻璃衬底。

美国专利申请No.2004/0229444公开了产生SOG结构的工艺。这些步骤包括：(i)将硅晶片表面暴露于氢离子注入来生成结合表面；(ii)使该晶片的结合表面与玻璃衬底接触；(iii)将压力、温度和电压施加于该晶片和玻璃衬底以便于它们之间的结合；以及(iv)将该结构冷却到常温以便于该玻璃衬底和硅薄层与硅晶片分离。美国专利申请No.2004/0229444中公开的SOI形成技术已示出生成与玻璃衬底结合的相对较薄的半导体层(例如约1μm到5μm)。尽管此半导体厚度对于某些应用(如果不是对大多数应用)是足够的，但这种厚度在其它应用中可能不能提供令人满意的层厚度。

此外，对大面积的电或光伏应用，该所得SOG结构应大于约0.17平方米，且优选地大于约1平方米。施主半导体晶片的重新使用对制造SOG结构，尤其是大面积SOG结构的成本有相对显著的影响。施主半导体的重新使用—目前是影响该工艺成本的主要和限制因素—限定在制造SOG结构的结合工艺期间可使用给定施主半导体晶片多少次。当大面积SOG使用横向置于给定玻璃衬底上的分离半导体层结构制造时，该重新使用因素更加重要。因为这种工艺，重新使用给定施主半导体晶片至少一百次是合乎需要的。

发明概要

根据本发明的一个或多个实施方式，方法和装置提供：使多个施主半导体晶片的各个第一表面与玻璃衬底接触；使用电解使该多个施主半导体晶片的第一表面与玻璃衬底结合；使该多个施主半导体晶片与玻璃衬底分离，从而使得各个剥落层与玻璃衬底结合；以及在该剥落层的暴露表面上沉积另一半导体层以增加该剥落层的厚度。

沉积该另一半导体层的步骤可以包括使用热氧化、化学气相沉积、溶胶凝胶、以及溅镀中的至少一种来在该剥落层上沉积另一半导体层。该沉积半导体层的厚度可至少是1μm，约1μm到50μm之间，约50μm到100μm之间，或大于100μm。

相邻剥落层之间的至少一些空隙被优选地填充，以产生与玻璃衬底结合的基本上均匀的单晶半导体层。相邻剥落层之间的空隙可通过允许至少另一半导体层中的一部分通过横向外延生长来至少部分地填充这些空隙来填充。

由多个剥落层覆盖的该玻璃衬底面积可以至少是0.15平方米或更大，诸如至少是1.0平方米。

施主半导体晶片中的至少一个和另一半导体层从包括：硅(Si)、锗掺杂硅(SiGe)、碳化硅(SiC)、锗(Ge)、砷化镓(GaAs)、GaP以及InP的组中获得。

该玻璃衬底可以是微晶玻璃衬底。

结合步骤可以包括：对玻璃衬底和半导体晶片中的至少一个进行加热；施加压力来迫使玻璃衬底与施主半导体晶片直接地或间接地接触；以及在玻璃衬底和施主半导体晶片上应用电势来促使其结合。

根据本发明一个或多个其它实施方式，多个施主半导体晶片的各个第一表面在使这些施主半导体晶片与玻璃衬底结合之前可与传导载流子衬底结合。然后该施主半导体晶片新暴露的第二表面可被抛光，且各个剥落层通过执行离子注入在该新暴露的第二表面之下生成各个弱化区来形成。然后，多个施主半导体晶片的第二表面可使用电解与另一玻璃衬底结合，并分离以使相应剥落层与另一玻璃衬底结合。然后另一半导体层被放置于该剥落层的暴露表面之上以增加该剥落层的厚度。

根据本发明一个或多个其它实施方式，在玻璃结构上形成半导体的方法包括以下的至少一个：在籽晶半导体层上沉积施主半导体层，其中该施主半导体层约是0.1平方米或更大；使该施主半导体层的第一表面与玻璃衬底接触；使用电解使该施主半导体层的第一表面与玻璃衬底结合；以及使该施主半导体层与玻璃衬底分离，从而使剥落层与该玻璃衬底结合。

根据本发明的一个或多个其它实施方式，在玻璃结构上形成半导体的方法包括以下中的至少一个：使多个半导体层与衬底结合以覆盖约0.1平方米或更大的衬底；在所结合半导体层的暴露表面上沉积施主半导体层以增加其厚度；使该施主半导体层的第一表面与玻璃衬底接触；使用电解使该施主半导体层的第一表面与玻璃衬底结合；以及使该施主半导体层与玻璃衬底分离，从而使得剥落层与玻璃衬底结合。

根据本发明的一个或多个其它实施方式，在玻璃结构上形成半导体的方法包括以下中的至少一个：使多个半导体层与衬底结合以覆盖约0.1平方米或更大的衬底；在所结合半导体层的暴露表面上沉积施主半导体层以增加其厚度；使该施主半导体层的第一表面与玻璃衬底接触；使用电解使该施主半导体层的第一表面与玻璃衬底结合；以及使该施主半导体层与玻璃衬底分离，从而使得剥落层与玻璃衬底结合；在该剥落层的暴露表面上沉积另一施主半导体层以增加其厚度；使该剥落层的第一表面与另一玻璃衬底接触；使用电解使该施主半导体层的第一表面与玻璃衬底结合；以及使该另一施主半导体层与另一玻璃衬底分离，从而使得另一剥落层与该另一玻璃衬底结合。

有利地，在单个结合步骤中可实现具有均匀单晶硅薄膜的相对较大的玻璃衬底。本发明的各个实施方式可用在光伏应用中，因为这些应用中的玻璃衬底的大小通常大于1.0平方米。本发明的各个实施方式提供经济有效的工艺来获得大尺寸的SOG产品，其中该结合硅层的厚度是相对较大的，诸如10微米到100微米或更大。

当本文中对本发明的描述与附图相结合时，其它方面、特征、优点等将对本领域一技术人员是显而易见的。

附图简述

为了例示本发明的各个方面，目前较佳的形式在附图中示出，然而，可以理解本发明不限于所示的精确装置和手段。

图1是示出根据本发明一个或多个实施方式的SOI器件的结构的框图；

图2到图3是示出根据本发明一个或多个方面的可执行以制造SOI结构的至少一些工艺步骤的流程图；

图4是根据本发明一个或多个方面的可在SOI结构形成中使用的中间结构的示意图。

图5是根据本发明一个或多个方面的可在SOI结构形成中使用的另一中间结构的示意图；

图6是根据本发明一个或多个方面的可在SOI结构形成中使用的又一中间结构的示意图；

图7是根据本发明一个或多个方面的可在SOI结构形成中使用的再一中间结构的示意图；

图8是根据本发明一个或多个方面的可在SOI结构形成中使用的又一中间结构的示意图；

图9是根据图2的工艺流程的SOI结构的透视图；

图10到图13是示出根据本发明一个或多个方面的可在SOI结构形成中使用的另一中间结构的示意图；

图14是示出根据本发明一个或多个方面的可在光伏应用中使用的SOG结构的示意图；以及

图15到图17是根据本发明一个或多个方面的可在多个SOI结构形成中使用的其它中间结构的示意图。

本发明详细描述

参考附图，其中相同附图标记指示相同元件，根据本发明的一个或多个实施方式的SOG结构100在图1中示出。该SOG结构100优选地包括玻璃衬底102和半导体层104。该SOG结构100关于制造薄膜晶体管器件，例如光伏器件、集成电路、及包括有机发光二极管(OLED)显示器和液晶显示器(LCD)等的显示器应用有适合的用途。

层104的半导体材料优选地采用基本上单晶材料的形式。该词“基本上”在描述层104时用来考虑半导体材料通常至少包含一些固有的或故意添加的内部或表面缺陷，诸如晶格缺陷或一些晶粒边界的事实。该词“基本上”也反映某些掺杂剂可使体半导体的晶体结构变形或以其它方式影响体半导体的晶体结构的事实。

为了进行讨论，假定半导体层104由硅构成。然而，可以理解该半导体材料可以是基于硅的半导体或任一其它类型的半导体，诸如III-V族、II-IV族、II-IV-V族半导体等。这些材料的示例包括：硅(Si)、锗掺杂硅(SiGe)、碳化硅(SiC)、锗(Ge)、砷化镓(GaAs)、GaP、及InP。

玻璃衬底102优选地由氧化物玻璃或氧化物微晶玻璃构成。虽然未作要求，但这里所描述的实施方式优选地包括示出小于约1,000℃的应变点的氧化物玻璃或氧化物微晶玻璃。如在玻璃制造领域常见的，应变点是玻璃或微晶玻璃具有10^14.6泊(10^13.6Pa.s)粘度时的温度。由于在氧化物玻璃和氧化物微晶玻璃之间，玻璃目前是优选的，因为它们通常较容易制造，从而使它们被更广泛地使用且更便宜。

例如，玻璃衬底12可由包含碱土离子的玻璃衬底，诸如由康宁公司(CORNING INCORPORATED)玻璃合成物No.1737或康宁公司玻璃合成物No.Eagle 2000^TM制成的衬底构成。这些玻璃材料在例如液晶显示器的制造中具有特殊用途。

玻璃衬底的厚度优选地在约0.1mm到约10mm的范围，且最优选地在约0.5mm到约3mm的范围。对于一些SOI结构，厚度约大于或等于1微米的绝缘层是合乎需要的，例如来防止寄生电容效应，寄生电容效应在具有硅/二氧化硅/硅构造的标准SOI结构在高频运行时发生。在过去，这种厚度是难以实现的。根据本发明，具有大于约1微米厚度绝缘层的SOI结构通过简单地使用具有约大于或等于1微米厚度的玻璃衬底102来容易地实现。对玻璃衬底102厚度的优选下限因此约是1微米。

通常，玻璃衬底102应该足够厚以通过本发明的工艺步骤以及对SOG结构100执行的后续加工来支承半导体层104。虽然对玻璃衬底102的厚度没有理论上限，但是超过支承功能所需的或最终SOG结构100所需的厚度通常不是优选的，因为该玻璃衬底102的厚度越大，完成在形成SOG结构100中的至少一些工艺步骤就越困难。

该氧化物玻璃或氧化物微晶玻璃衬底102优选地是基于硅石的。因此，氧化物玻璃或氧化物微晶玻璃中SiO₂的摩尔百分比优选地大于30摩尔％，且最优选地大于40摩尔％。在微晶玻璃的情况下，晶相可以是莫来石、堇青石、钙长石、或其它在微晶玻璃领域所知的晶相。非基于硅石的玻璃和微晶玻璃可以用在本发明的一个或多个实施方式的实践中，但因为它们较高的成本和/或较差的性能特性而通常不是优选的。类似地，对于一些应用，例如，对于采用非基于硅的半导体材料的SOI结构，不是基于氧化物的玻璃衬底，例如非氧化物玻璃，可能是合乎需要的，但是因为它们较高的成本通常不是优选的。如以下将更详细讨论地，在一个或多个实施方式中，玻璃或微晶玻璃衬底102被设计成与结合到其上的一种或多种半导体材料(例如，硅、锗等)的热膨胀系数(CTE)相匹配。例如，半导体材料可以通过CVD生长直接或间接地沉积在玻璃衬底102上。该CTE匹配确保在沉积工艺的加热周期期间具有合乎需要的机械性能。

为了某些应用，例如光伏和/或显示应用，玻璃或微晶玻璃102优选地在可视的，接近UV，和/或IR波长范围内是透明的，例如，玻璃或微晶玻璃102在350纳米到2微米波长范围内优选地是透明的。在一个或多个实施方式中，玻璃或微晶玻璃衬底102在将对玻璃衬底102进行的半导体沉积工艺期间(具体是其加热周期)对所希望波长的光基本保持透明。以下在关于光伏应用的描述中将对此特征进行更详细的讨论。

虽然该玻璃衬底102优选地由单个玻璃或微晶玻璃层构成，但是如果需要可以使用层压结构。当使用层压结构时，层压结构中最接近该半导体层104的层优选地具有此处讨论的由单个玻璃或微晶玻璃构成的玻璃衬底102的特性。距该半导体层104较远的层也优选地具有那些特性，但是可具有弛豫特性，因为它们不直接与半导体层104相互作用。在后一情况中，当对玻璃衬底102指定的特性不再被满足时，考虑结束使用该玻璃衬底102。

现在参考图2到图8。图2到图3示出可执行以便于制造图1的SOG结构100(和/或此处公开的其它实施方式)的工艺步骤，而图3到图8示出在执行图2到3的工艺时可形成的中间结构。首先参看图2和图4，在动作202，剥落层122在多个施主半导体晶片120的相应表面上形成。为了进行讨论，该施主半导体晶片120优选地由基本上为单晶硅晶片形成，尽管如上所讨论可采用任一其它适合的半导体传导材料。为了在此进行讨论，施主半导体晶片120的半导体材料有时可称为硅。

每一剥落层122优选地是可与相关联的施主半导体晶片120(稍后将对其进行讨论)分离的相对较薄的硅层。虽然本发明的实施方式不限于任一形成该剥落层的特定方法，但是一种适合的方法包括使用离子注入来在硅晶片120的表面下生成弱化区。作为示例，可以采用氢离子注入，虽然可以采用其它离子或其多种组合，诸如硼+氢、氦+氢、或其它针对剥落的文献中已知的离子。此外，可以采用任何其它已知或以下开发的适于形成剥落层122的技术而不背离本发明的要旨和范围。

不论采用什么技术来生成该剥落层122，半导体晶片120被优选地处理以减少在其表面上的(例如，氢)离子浓度。例如，在动作204，该半导体晶片120优选地被清洗，且该剥落层122优选地进行轻度氧化。该轻度氧化处理可以包括氧等离子体中的处理，臭氧处理，用过氧化氢、过氧化氢和氨水、过氧化氢和酸的处理或这些工艺的组合。可期望在这些处理期间，氢封端表面基氧化成羟基，这又使半导体晶片120的表面亲水。该处理对于氧等离子体优选地在室温下执行，而对氨水或酸处理在温度25℃到150℃之间执行。

参考图2和图5，在动作206，多个半导体晶片120被放置在玻璃衬底102上，以使剥落层122的表面与玻璃衬底102接触。此技术在本文中可称作“平铺(tiling)”。本领域技术人员将理解本发明的各种实施方式不限于使用特定形状和大小的半导体晶片120，且该平铺工艺包括只覆盖部分而不是全部玻璃衬底102的单个半导体晶片120的情况。平铺的使用提供了生产相对较大的玻璃或微晶玻璃衬底102且基本上为单晶的半导体层104结合到其上的低成本解决方案。为了显示或光伏应用，所需玻璃衬底102的大小常比典型的300mm直径(0.07069平方米)市场上可买到的半导体晶片大很多。当然，该玻璃衬底102的大小可以超过0.07069平方米，且可以超过1.0平方米。

当多个半导体晶片120平铺在单个玻璃或微晶玻璃衬底102上时，相邻晶片120之间的空隙、沟道、间隙等(124)可通过精细加工该半导体晶片120来控制以使相邻晶片紧密配合。作为示例，相邻半导体晶片120的各个边缘可以加工以最小化它们之间的间隙或空隙。该半导体晶片120的边缘可针对伪对接(如在图5中示出)进行加工或斜切，以使相邻半导体晶片120的边缘可以相互叠加，尽管这些边缘可能或可能不相互接触。

参考图2和图6，在动作208，各个半导体晶片120，尤其其中的剥落层122，优选地使用电解工艺与玻璃衬底102结合。较佳的电解连接工艺在美国专利申请No.2004/0229444中进行描述，该整个公开特此纳入作为参考。以下将对此工艺的一部分进行描述。

可以采用机械引入压力来确保各个剥落层122的表面与玻璃衬底102之间的接触。在该接触之前或之后，半导体晶片120和玻璃衬底102在微分温度梯度下加热。优选地玻璃衬底102被加热到比半导体晶片120高的温度。作为示例，玻璃衬底102与半导体晶片120之间的温差至少是1℃，虽然该温差可高达约100℃到约150℃。此温差对具有与半导体材料(例如硅)的热膨胀系数(CTE)匹配的热膨胀系数的玻璃是合乎需要的，因为它便于由热应力引起的剥落层122与半导体晶片120后来的分离。该玻璃衬底102和半导体晶片120优选地进入玻璃衬底102的应变点的约+/-150℃内的温度。

如果玻璃衬底102和半导体晶片120在其间进行接触之前被加热，则机械压力被施加于中间部件以确保在玻璃衬底102和半导体晶片120的各个升高温度稳定后的良好接触。该较佳压力范围在约1psi到约50psi之间。较高压力，例如100psi以上压力的应用可能导致玻璃晶片的破裂。

其次，电压施加于中间部件上，且优选地半导体晶片120在正电极上且玻璃衬底102在负电极上。该电势的施加使得玻璃衬底102中的碱离子或碱土离子离开半导体/玻璃界面进一步进入玻璃衬底102。这个实现了两个功能：(i)生成无碱离子或碱土离子的界面；以及(ii)该玻璃衬底102变得非常活性且在相对较低温度热量的施加下与半导体层104强结合。

参考图2和图7，在动作210，在中间部件在该温度、电压和压力状况下保持一段时间(例如约1个小时或以下)之后，该电压被去除且中间部件被允许在室温下冷却。然后半导体晶片120和玻璃衬底102分离(基本上在剥落层122上)来获得玻璃衬底102和与之相结合的薄的剥落层122，如果半导体晶片120和玻璃衬底102尚未完全分离则可包括一些剥落层。该分离优选地通过由热应力引起的剥落层122的破裂来实现。替换地或附加地，诸如喷水切削或化学蚀刻的机械应力可用来便于该分离。

如图7所示，在分离后，所得结构可包括玻璃衬底102和与之相结合的多个剥落层122，其中这些剥落层122可包括它们之间的一些空隙124。参考图3，在动作212，在结合之前或之后，空隙124可任选地用半导体材料填充。空隙124的填充可用CVD或其它沉积工艺来实现。如果空隙124在足够高的温度下通过沉积工艺来填充，则填充空隙124的非晶半导体材料可结晶以在玻璃或微晶玻璃衬底102上产生没有任何间隙的基本上为单晶体的半导体薄膜。

在动作214，任何不需要的半导体材料可通过抛光技术，例如通过CMP或其它本领域已知技术从该剥落层122除去。此后，参考图3和图8，在动作216，另一半导体层126被放置在该剥落层122的暴露表面上以增加所结合的半导体层104的厚度。

该另一半导体层126优选地通过化学气相沉积(可以是等离子体增强工艺)、溅镀、电子束蒸镀、热蒸镀、或其它适合的工艺生成。该另一半导体层126的厚度可以在约1μm到约100μm之间，虽然可以取决于该结构100的特殊应用采用包括更大厚度的其它厚度。例如，该另一半导体层126的厚度可以是约1μm到约50μm之间、约50μm到100μm之间，或大于100μm。

如图8所示，该半导体层104的厚度由各个剥落层122和另一半导体层126组成。再参看图3，相邻剥落层122之间的空隙124的填充可在动作216(省略动作212的分离填充步骤)通过允许另一半导体层126中的至少一部分通过横向外延生长来至少部分地填充这些空隙124来实现。

如图9所示，所得SOG结构100包括其上结合有基本均匀的单晶体半导体层10的玻璃衬底102。虚线被示出以显示在填充和/或沉积另一半导体层126之前不同剥落层122定位在哪里。

注意，半导体晶片120可被重新使用以继续制造其它SOI结构100。

参考图10到图12，且根据本发明的一个或多个其它方面，重新使用工艺的效率可通过在平铺工艺中采用传导支座得以改进。如图10所示，多个施主半导体晶片120以所需图案放置且与传导支座128结合。该结合可以通过焊接、铜焊、或使用难熔的传导胶实现。该传导支座128可由金属箔或其它传导衬底形成，只要它可以承受该工艺温度即可。在结合之后，该剥落层122例如通过氢离子注入在多个半导体晶片120的各个表面上形成。参考图10，剥落层122可使用该传导支柱128与玻璃衬底102接触，以有助于将这些结构机械推到一块。

如图11所示，在离子注入之后，剥落层122可在该传导支座128的帮助下使用电解技术(如上所述)与玻璃衬底102连接。

如图12所示，在半导体晶片120与玻璃衬底102分离之后，所得结构可以包括玻璃衬底102和与之相结合的多个剥落层122，其中这些剥落层122可包括它们之间的一些空隙124。在传导支座128上的半导体晶片120的暴露表面可经抛光除去表面粗糙，并再次进行离子注入，籍此可重复与另一玻璃或微晶玻璃衬底102的结合工艺。这样，在每次制造SOG结构100的平铺工艺期间，该半导体晶片120不需要在另一玻璃衬底102上再次分别地重新定位和分别地重新集合。

参考图13，且根据本发明的一个或多个其它方面，在该平铺工艺中可使用玻璃支座129来代替传导支座128。多个施主半导体晶片120以所需图案放置且与玻璃支座129结合。如同图10的结构一样，半导体晶片120与玻璃支座129的结合可使用包括难熔的传导胶等的常规技术来实现。或者，多个施主半导体晶片120可使用以上参考图6所述的电解技术与玻璃支座129结合，除了剥落层122在这些结合位置并不是较佳的之外。在与玻璃支座129结合之后，剥落层122例如通过氢离子注入(与图10中示出的类似)在多个半导体晶片120的各个表面(和与玻璃支座结合的表面相反)上形成。然后该剥落层122可以与玻璃衬底102结合(与图11中示出的类似)且与施主半导体晶片120分离(与图12中示出的类似)，每一步骤都在玻璃支座129的帮助下进行。

为了阐明平铺的原理和本发明其它方面，100mm直径硅的施主半导体晶片用硼进行掺杂且显示出1ohm-cm到10ohm-cm的电阻率。该施主硅晶片以8×10¹⁶离子/cm²剂量和100KeV能量进行氢离子注入。然后对100mm直径的铝硼硅酸盐玻璃衬底(从康宁公司获得，代码7740)进行清洗。该施主硅晶片被刻划并分成两片。然后各个硅片在蒸馏水、氨水和过氧化氢溶液中清洗，弄干且然后在玻璃衬底上组合以最小化两个硅片之间的间隙。然后该组件被置入腾空的结合器中。玻璃衬底被加热到450℃，而硅片被加热到400℃。玻璃衬底与结合器的负电极连接，而硅片与结合器的正电极连接。在所需温度达到之后，施加10psi压力以确保结构之间良好的接触。然后将750伏特电势施加于玻璃衬底和半导体片(基本上在其中心)一分钟来开始结合工艺。然后该电压被除去且500伏特的较低电势被施加于玻璃衬底的各个表面和半导体片达十五分钟。此后，该电势被去除且该部件被冷却到室温。硅片容易从部件中除去，从而在基本整个玻璃衬底上保留各个薄的剥落硅薄膜。剥落硅薄膜之间的距离约是10μm。以上实验被重复，除了施主硅晶片被分成五片且组合于100mm玻璃衬底之上。该硅剥落层成功地与玻璃衬底结合。

参考图14，SOG结构100可用于制造光伏装置140。特别地，最接近玻璃衬底102的硅层130可用n+杂质进行掺杂，且其次的硅层132可用p+杂质进行掺杂。作为示例，硅层132可逐渐地进行硼掺杂。本领域技术人员将理解光伏结构可使用不同类型的杂质和不同类型的半导体材料来实现，所有这些都是在本文中所构想的。例如，光伏结可以是使得最接近玻璃衬底102的硅层130可用p+杂质进行掺杂且其次的硅层132可用n+杂质进行掺杂。该硅层130优选地处于约300nm厚(或更少)的数量级，而硅层132优选地处于约50μm厚(或更多)的数量级。该层132的厚度将影响由该光伏结构140产生的电流，该层132的厚度优选地处于约5μm到100μm的数量级。各个电触点(未示出)可与硅层130、132耦合来起到光伏结构140的反向电势结点的作用。层130、132的面积影响由光伏结构140产生的端电势，该光伏结构140具有超过0.07069平方米的表面积是合乎需要的，其中约一平方米或更大的面积是较佳的。与具有较小层厚和/或较小表面积的器件相反，相对较厚的层132和层130、132的相对较大面积的组合从装置140获得相当大的电流和电压(输出功率)。

在一个或多个实施方式中，超过0.07069平方米，例如0.1平方米和优选地在约一平方米或更大的数量级上的光伏表面积可使用以上讨论的平铺技术形成，以在约一平方米或更大的玻璃衬底102上产生约300nm厚的硅层130。此后，约50μm厚的硅层132可通过化学气相沉积、溅镀、电子束蒸镀、热蒸镀、或其它适合的工艺沉积在硅层130上。

值得注意的是，在一个或多个实施方式中，玻璃衬底102在层132的沉积工艺(具体是加热周期)期间对期望波长的光基本保持透明。因此，玻璃衬底102对光伏结构140的其它层130、132作为“上衬底(superstrate)”操作。此外，在一个或多个实施方式中，玻璃或微晶玻璃衬底102被设计成与层130和/或132(例如，硅、锗等)的热膨胀系数(CTE)匹配，以使要产生层132的CVD生长工艺的加热周期不会不利地影响层130、132与玻璃衬底102结合的机械特性。玻璃衬底和层130、132之间的CTE匹配还改进在室外操作中进行的热周期期间的光伏结构140的耐用性。更进一步地，该玻璃衬底102提供对室外要素(诸如雨、酸、雪等)的机械强度和抵抗力。因此，层130、132的n-p(或p-n)结在使用该光伏结构140期间得到保护。

参考图15，在一个或多个其它实施方式中，超过0.07069平方米，例如0.1平方米和优选地在约1平方米或更大的数量级上的光伏表面积可通过使用以上讨论的平铺和衬底技术产生中间或“母”结构150来形成，以制造例如在剥落层122上的有显著厚度(例如，硅层130的300nm厚度的几倍)和显著面积(例如，约1平方米或更大)的n+掺杂硅层126。如将对本领域一普通技术人员显而易见的，用于制造层126的具体掺杂材料和半导体材料可以取决于所希望的特定光伏结构而变化。母结构150用作施主来产生多个“子”结构152A、152B、...152N，相同平方面积中的每一个用作掺杂硅层126。特别地，子结构152A、152B等可通过如上参考SOG结构100所讨论的(例如，使用离子注入技术或其它技术)在硅层126中生成剥落层来形成。剥落层使用以上所讨论的电解技术与各个玻璃衬底102结合。因此，剥落层变成在子结构152A、152B等的玻璃衬底102上的各个硅层130。此工艺优选地包括重新使用n+掺杂硅层126作为施主层来产生多个子结构152A、152B、...152N。其次，约50μm厚的p+掺杂硅层132可例如通过化学气相沉积或其它适合的工艺在每个子结构152的硅层130上沉积(图14)。如将对本领域技术人员显而易见的，层126可以是p+掺杂的而层132可以是n+掺杂是，所有的都取决于设计规范。此产生多个光伏结构140，其中的一个在图14中示出。

参考图16，示出n+掺杂硅层126的各次使用，每次这种使用产生与子结构152的各个玻璃衬底102结合的各个n+掺杂硅层130。该n+掺杂硅层126的每次使用导致层126厚度的相应减少。在几次使用之后，层126的厚度将不足以将层126继续用作施主。然而，根据一个或多个实施方式，通过化学气相沉积或其它适合的工艺在层126的剩余物上沉积例如n+掺杂硅的进一步步骤可代替丢弃母结构150。此产生根据以上讨论的工艺要产生进一步子结构152的进一步可重新使用母结构152。n+掺杂硅层126可通过在层126的剩余物上沉积n+掺杂硅来重新复原任意多次。

如图17所示，根据一个或多个实施方式，可以采用子结构152A作为施主来为进一步的子结构(未示出)产生各个层130(例如，n+掺杂硅)。特别地，可使用以上讨论的沉积技术来在现有子结构152A(即由图16的母结构150产生的结构152A)的层130上产生有相当大厚度和相当大面积的层126(例如，n+掺杂硅)以产生子施主子结构152A。在这点上，现有子结构152A的层130是用于接收沉积层126的“籽晶”层。再次，如将对本领域普通技术人员显而易见的，用于产生层126的具体掺杂材料和半导体材料可取决于所期望的特定光伏结构而变化。该子施主结构152A被用作产生多个进一步“子”结构(未示出)的施主。再一次，该进一步子结构可如以上参考SOG结构100讨论地通过在硅层126中生成剥落层(例如，使用离子注入技术或其它技术)来形成。该剥落层使用以上讨论的电解技术与各个玻璃衬底102结合并分离以产生层130(例如n+掺杂硅)。

子施主结构152A的n+掺杂硅层126的每次使用导致层126厚度的相应减小。再一次，在几次使用之后，层126的厚度将不够将层126继续用作施主；然而，该层126可通过在层126的剩余物上沉积进一步的材料(例如，n+掺杂硅)来重新复原任意多次。

在一个或多个其它实施方式中，母结构150或子施主结构152A的玻璃衬底102可由非透明衬底材料，诸如陶瓷、非透明玻璃或玻璃陶瓷、半导体材料等来代替。然而，衬底的合乎需要特性是衬底被设计成与(母结构150的)剥落层122和/或(子施主结构152A的)层130的热膨胀系数(CTE)匹配，以使要产生层126的CVD生长工艺的加热周期不会不利地影响其与衬底的结合的机械特性。

虽然在本文中参照特定实施方式对本发明进行了描述，但可以理解这些实施方式只是本发明的原理和应用的示例。因此可以理解，可对所例示实施方式进行许多修改并且可设计出其它安排，而不背离本发明由所附权利要求所限定的要旨和范围。

Claims (52)

1.一种在玻璃结构上形成半导体的方法，包括：

使多个施主半导体晶片的各个第一表面与玻璃衬底接触；

使用电解使所述多个施主半导体晶片的第一表面与所述玻璃衬底结合；

使所述多个施主半导体晶片与所述玻璃衬底分离，从而使各个剥落层与所述玻璃衬底结合；以及

在所述剥落层的暴露表面上沉积另一半导体层来增加所述剥落层的厚度。

2.如权利要求1所述的方法，其特征在于，所述沉积另一半导体层的步骤包括使用热氧化、化学气相沉积、溶胶凝胶、及溅镀中的至少一种来在所述剥落层上沉积所述另一半导体层。

3.如权利要求1所述的方法，进一步包括在沉积所述另一半导体层之前对所述剥落层的暴露表面进行抛光。

4.如权利要求1所述的方法，其特征在于，所述沉积另一半导体层的步骤包括在所述剥落层上沉积至少1μm的半导体材料。

5.如权利要求1所述的方法，其特征在于，所述沉积另一半导体层的步骤包括在所述剥落层上沉积约1μm到50μm之间的半导体材料。

6.如权利要求1所述的方法，其特征在于，所述沉积另一半导体层的步骤包括在所述剥落层上沉积约50μm到100μm的半导体材料。

7.如权利要求1所述的方法，进一步包括填充相邻剥落层之间的至少一些空隙。

8.如权利要求7所述的方法，其特征在于，所述填充相邻剥落层之间的至少一些空隙的步骤包括允许所述另一半导体层中的至少一部分通过横向外延生长来至少部分地填充这些空隙。

9.如权利要求1所述的方法，其特征在于，沉积所述另一半导体层的步骤产生与所述玻璃衬底结合的基本上均匀的单晶半导体层。

10.如权利要求1所述的方法，其特征在于，由多个剥落层覆盖的所述玻璃衬底的面积至少是0.15平方米。

11.如权利要求1所述的方法，其特征在于，由多个剥落层覆盖的所述玻璃衬底的面积至少是1.0平方米。

12.如权利要求1所述的方法，其特征在于，所述施主半导体晶片中的至少一个和所述另一半导体层从包括：硅(Si)、锗掺杂硅(SiGe)、碳化硅(SiC)、锗(Ge)、砷化镓(GaAs)、GaP以及InP的组中获得。

13.如权利要求1所述的方法，其特征在于，所述玻璃衬底是微晶玻璃衬底。

14.如权利要求1所述的方法，进一步包括通过执行离子注入以在所述各个施主半导体晶片的第一表面之下生成各个弱化区来生成所述各个剥落层。

15.如权利要求1所述的方法，其特征在于，所述结合步骤包括：

对所述玻璃衬底和所述半导体晶片中的至少一个加热；

施加压力来迫使所述玻璃衬底与所述施主半导体晶片直接地或间接地接触；以及

在所述玻璃衬底和所述施主半导体晶片上施加电势来引发结合。

16.一种在玻璃结构上形成半导体的方法，包括：

使多个施主半导体晶片的各个第一表面与玻璃衬底接触；

使用电解使所述多个施主半导体晶片的第一表面与所述玻璃衬底结合；

使所述多个施主半导体晶片与所述玻璃衬底分离，从而使得各个剥落层与所述玻璃衬底结合；以及

在所述剥落层的暴露表面上沉积另一半导体层来增加所述剥落层的厚度，并通过横向外延生长来填充所述剥落层之间的间隙。

17.一种在玻璃结构上形成半导体的方法，包括：

在传导载流子衬底上结合多个施主半导体晶片的各个第一表面；

使所述施主半导体晶片的各个第二表面与玻璃衬底接触；

使用电解使所述多个施主半导体晶片的第二表面与所述玻璃衬底连结合；

使所述多个施主半导体晶片与所述玻璃衬底分离，从而使各个剥落层与所述玻璃衬底连接；以及

在所述剥落层的暴露表面上沉积另一半导体层来增加所述剥落层的厚度。

18.如权利要求17所述的方法，进一步包括：

对所述施主半导体晶片的各个新暴露的第二表面进行抛光；

通过执行离子注入在所述各个施主半导体晶片的新暴露的第二表面之下生成各个弱化区来生成各个剥落层；

使用电解使所述多个施主半导体晶片的第二表面与另一玻璃衬底结合。

19.如权利要求18所述的方法，进一步包括：

使所述多个施主半导体晶片与另一玻璃衬底分离，从而使得各个剥落层与所述另一玻璃衬底结合；以及

在所述剥落层的暴露表面上沉积另一半导体层来增加所述剥落层的厚度。

20.如权利要求19所述的方法，其特征在于：

所述沉积另一半导体层的步骤包括使用化学气相沉积；以及

所述沉积通过横向外延生长来至少填充相邻剥落层之间的一些空隙。

21.如权利要求19所述的方法，其特征在于，沉积所述另一半导体层的步骤包括在所述剥落层上沉积约1μm到100μm的半导体材料。

22.如权利要求19所述的方法，其特征在于，所述玻璃衬底的由多个剥落层覆盖的面积至少是0.15平方米。

23.如权利要求19所述，其特征在于，所述施主半导体晶片中的至少一个和所述另一半导体层从包括：硅(Si)、锗掺杂硅(SiGe)、碳化硅(SiC)、锗(Ge)、砷化镓(GaAs)、GaP以及InP的组中获得。

24.如权利要求19所述的方法，其特征在于，所述玻璃衬底是微晶玻璃衬底。

25.一种绝缘底半导体(SOI)装置，包括：

由玻璃和微晶玻璃材料中的至少一种形成的衬底；

通过电解与所述衬底结合的多个半导体剥落层；以及

置于所述半导体剥落层上的另一半导体层，

其中所述另一半导体层增加所述半导体剥落层的厚度。

26.如权利要求25所述的装置，其特征在于，所述另一半导体层的厚度至少是1μm。

27.如权利要求25所述的装置，其特征在于，所述另一半导体层的厚度约是1μm到50μm。

28.如权利要求25所述的装置，其特征在于，所述另一半导体层的厚度约是50μm到100μm。

29.如权利要求25所述的装置，其特征在于，所述半导体剥落层中的至少一个和所述另一半导体层从包括：硅(Si)、锗掺杂硅(SiGe)、碳化硅(SiC)、锗(Ge)、砷化镓(GaAs)、GaP以及InP的组中获得。

30.一种绝缘底半导体(SOI)装置，包括：

由至少为约0.15平方米的玻璃和微晶玻璃材料中的至少一种形成的衬底；

通过电解与所述衬底结合的多个半导体剥落层；以及

置于所述半导体剥落层上，以及用与所述衬底结合的半导体剥落层形成基本上均匀的单晶半导体层的另一半导体层。

31.如权利要求30所述的装置，其特征在于，所述衬底至少约是1.0平方米。

32.如权利要求30所述的装置，其特征在于，所述半导体剥落层基本覆盖在整个衬底上。

33.如权利要求30所述的装置，其特征在于，所述半导体剥落层只覆盖衬底的一部分。

34.一种绝缘底半导体(SOI)装置，包括：

由至少玻璃和微晶玻璃材料中的至少一种形成的衬底；

通过电解与所述衬底结合的多个半导体剥落层，所述半导体剥落层的至少一部分彼此横向移位以限定它们之间的一个或多个空隙；以及

置于所述半导体剥落层上并至少部分地填充相邻半导体剥落层之间的至少一些空隙的另一半导体层。

35.如权利要求34所述的装置，其特征在于，所述另一半导体层形成与所述衬底结合的基本上均匀的单晶半导体层。

36.如权利要求34所述的装置，其特征在于，至少一些空隙通过横向外延生长来填充。

37.一种在玻璃结构上形成半导体的方法，包括：

在籽晶半导体层上沉积施主半导体层，其中所述施主半导体层约是0.1平方米或更大；

使所述施主半导体层的第一表面与玻璃衬底接触；

使用电解使所述施主半导体层的第一表面与所述玻璃衬底结合；以及

使所述施主半导体层与所述玻璃衬底分离，从而使得剥落层与所述玻璃衬底结合。

38.如权利要求37所述的方法，其特征在于，由所述剥落层覆盖的所述玻璃衬底的面积至少约是1.0平方米。

39.如权利要求37所述的方法，进一步包括使用热氧化、化学气相沉积、溶胶凝胶、以及溅镀中的至少一种在所述剥落层上沉积另一半导体层。

40.如权利要求39所述的方法，其特征在于，沉积所述另一半导体层的步骤包括在所述剥落层上沉积约1μm到100μm的半导体材料。

41.如权利要求39所述的方法，其特征在于，所述剥落层包括一种类型的杂质而所述另一半导体层包括另一种类型的杂质，使得所得结构可作为光伏器件使用。

42.一种在玻璃结构上形成半导体的方法，包括：

使多个半导体层与衬底结合以覆盖所述衬底的约0.1平方米或更多。

在所结合半导体层的暴露表面上沉积施主半导体层来增加其厚度；

使所述施主半导体层的第一表面与玻璃衬底接触；

使用电解使所述施主半导体层的第一表面与所述玻璃衬底结合；以及

使所述施主半导体层与玻璃衬底分离，从而使得剥落层与所述玻璃衬底结合。

43.如权利要求42所述的方法，进一步包括重复接触、结合、以及分离步骤来产生与各个玻璃衬底相结合的各个剥落层。

44.如权利要求42所述的方法，其特征在于，由所述剥落层覆盖的玻璃衬底的面积至少约是1.0平方米。

45.如权利要求42所述的方法，其特征在于，在所结合半导体层上沉积施主半导体层的步骤包括使用热氧化、化学气相沉积、溶胶凝胶、以及溅镀中的至少一种来在所述剥落层上沉积另一半导体层。

46.如权利要求45所述的方法，其特征在于，沉积所述施主半导体层的步骤包括在所结合半导体层上沉积约1μm到100μm的半导体材料。

47.如权利要求42所述的方法，进一步包括使用热氧化、化学气相沉积、溶胶凝胶、以及溅镀中的至少一种来在所述玻璃衬底的剥落层上沉积另一半导体层。

48.如权利要求47所述的方法，其特征在于，所述剥落层包括一种类型的杂质而另一半导体层包括另一种类型的杂质，使得所得结构可作为光伏器件使用。

49.一种在玻璃结构上形成半导体的方法，包括：

使多个半导体层与衬底结合来覆盖约0.1平方米或更大的衬底；

在所结合的半导体层的暴露表面上沉积施主半导体层来增加其厚度；

使所述施主半导体层的第一表面与玻璃衬底接触；

使用电解使所述施主半导体层的第一表面与所述玻璃衬底结合；

使所述施主半导体层与所述玻璃衬底分离，从而使得剥落层与所述玻璃衬底结合；

在所述剥落层的暴露表面上沉积另一施主半导体层来增加其面积；

使所述剥落层的第一表面与另一玻璃衬底接触；

使用电解使所述剥落层的第一表面与所述玻璃衬底结合；以及

使所述另一施主半导体层与另一玻璃衬底分离，从而使得另一剥落层与所述另一玻璃衬底结合。

50.如权利要求49所述的方法，进一步包括重复所述另一施主半导体层的接触、结合、以及分离步骤来产生与各个其它玻璃衬底结合的各个其它剥落层。

51.一种绝缘底半导体(SOI)装置，包括：

由玻璃和微晶玻璃材料中的至少一种形成的衬底；

通过电解与所述衬底结合的约0.1平方米或更大的单个剥落层；

通过热氧化、化学气相沉积、溶胶凝胶、以及溅镀中的至少一种置于所述半导体剥落层上的另一半导体层，

其中所述剥落层和所述另一半导体层包括不同的杂质以使得所述SOI装置包括光伏特性。

52.如权利要求25所述的装置，其特征在于，所述单个剥落层和所述另一半导体层的面积是约1.0平方米或更大。

Images