CN101369400B - 用于显示器的驱动装置及其相关方法 - Google Patents

Abstract

本发明提供了用于显示器的驱动装置及其相关方法。为了增加一显示器的薄膜晶体管单元充电时间，本发明提供一种用于一显示器的驱动装置，其包含有一时序控制器、一行驱动模块及至少一延迟模块。该时序控制器用来输出至少一加载信号。该行驱动模块耦接于该时序控制器，且包含至少一行驱动器。该延迟模块可设置于该时序控制器或该行驱动模块中，用来延迟该加载信号一预设时间。该加载信号用来触发该行驱动模块输出一视讯数据源所提供的视讯数据，且该视讯数据对应于该显示器的一面板的多个像素。该时序控制器与该行驱动模块之间可使用串接、点对点或总线传输架构。

Description

用于显示器的驱动装置及其相关方法

技术领域

本发明涉及一种用于一显示器的驱动装置及其相关方法，特别是涉及一种用来延迟一加载信号的驱动装置及其相关方法。

背景技术

随着显示技术的快速发展，平面显示器(flat panel displays，FPD)已逐渐取代传统的阴极射线管显示器(cathode ray tube，CRT)，且被广泛地应用于笔记型计算机、个人数字助理(personal digital assistants，PDA)、平面电视或移动电话等电子装置中。常见的平面显示器包含薄膜晶体管(thinfilm transistor，TFT)液晶显示器、低温多晶硅(low temperature poly silicon，LTPS)液晶显示器和有机发光二极管(organic light emitting diode，OLED)显示器等。

液晶显示器包含一液晶显示面板(liquid crystal panel)、一时序控制器(timing controller)、行驱动器(column drivers)和列驱动器(row drivers)。液晶显示面板上设有多条互相平行的数据线(data line)和多条互相平行的扫描线(scan line)，数据线和扫描线彼此交错，在每一交接处(intersection)的显示区均设有一薄膜晶体管单元(TFT Cell)，因此液晶显示面板包含多个以阵列排列的薄膜晶体管单元阵列。行驱动器利用数据线将视讯数据传送至薄膜晶体管单元；列驱动器利用扫描线打开或关闭薄膜晶体管单元。时序控制器和行驱动器一般会通过连接接口来传递讯号，在目前市售的液晶面板的中，常见的连接接口包含晶体管-晶体管逻辑(transistor-transistorlogic，TTL)接口、低摆幅差动讯号(reduced swing differential signal，RSDS)，以及微低电压差动讯号(mini low voltage differential signal，mini-LVDS)接口等。无论使用何种接口来传递讯号，数据讯号、控制讯号和频率讯号之间的设置时间(setup time)和保持时间(hold time)需有相对应的关系，使得行驱动器的内部逻辑电路能正确地读取到数据以产生正确的驱动讯号。

液晶显示器使用时序控制器(timing controller)来产生相关于显示影像的数据讯号，以及驱动液晶显示面板所需的控制讯号和频率讯号。液晶显示器的行驱动器(或称源极驱动器)再依据数据讯号、控制讯号和频率讯号来执行逻辑运算，以产生液晶显示面板的驱动讯号。此外，列驱动器(或称闸极驱动器)逐列输出列扫描讯号(Row scan signal)，以打开面板上的每一个薄膜晶体管单元(TFT Cell)。源极驱动讯号再配合列驱动器打开薄膜晶体管单元的时间，输出视讯数据至此薄膜晶体管单元，最后产生视讯画面于面板。另外，一般视讯数据以像素(Pixel)为单位，每个像素又可分为红、蓝、绿(RGB)三种颜色的视讯数据。对行驱动器来说，每一种颜色的视讯数据为一输出信道(output channel)。举例来说，一分辨率为1366×768(行×列)的面板，若一个行驱动器的输出信道数为420个，则此面板需要10个行驱动器来驱动所有的像素。在液晶显示器中，列扫描讯号会因为信号传导线的电阻电容负载效应产生延迟，造成离列驱动器较远的薄膜晶体管单元打开及关闭的时间比预定的时间来得慢。若离列驱动器较近的薄膜晶体管单元已经关闭而较远的薄膜晶体管单元仍处于打开状态，较远的薄膜晶体管单元会充电至错误的电压电平。一般传统的解决方法为提前将列扫描讯号关闭，但随着面板尺寸逐渐变大，分辨率逐渐变高，每一条扫描线可充电的时间将越来越短，此已知方法可能造成面板因为充电时间不足而使薄膜晶体管单元充至错误的电压电平，导致画面显示结果失真。

随着平面显示器的大型化及消费者对分辨率的要求大幅提升，液晶显示面板的尺寸、行驱动器的数目，以及信号传输媒介(如印刷电路板)的尺寸也随的增加，时序控制器和行驱动器之间的信号传递路径也会变长。

请参考图1，图1为已知采用点对点差动讯号的液晶显示器10的架构示意图。液晶显示器10包含一时序控制器100、n个行驱动器CD₁～CD_N、多个列驱动器110及一液晶面板120。时序控制器100以总线(Bus)方式，传递一加载信号S_LOAD给行驱动器CD₁～CD_N，也就是说，行驱动器CD₁～CD_N共享同一个加载信号。其中，加载信号S_LOAD用来触发行驱动器CD₁～CD_N输出一视讯数据。当行驱动器CD₁～CD_N接收到加载信号S_LOAD时，行驱动器CD₁～CD_N会依序输出每个薄膜晶体管单元所预定的充电电压电平。此外，通过加载信号S_LOAD，该行驱动器CD₁～CD_N输出视讯数据的时间能配合一列驱动器输出打开对应的薄膜晶体管单元的时间，以让薄膜晶体管单元有足够的充电时间。在已知技术中，加载信号S_LOAD不经任何讯号处理直接传送至行驱动器CD₁～CD_N。此外，低摆幅差动讯号及微低电压差动讯号接口也常通过汇排流架构来传输传送讯号。

请参考图2，图2为已知液晶显示器10的讯号时序示意图。假设面板尺寸为32时，分辨率是1366×768(行×列)，若每个行驱动器的输出信道有420个，则液晶显示器10需要十个行驱动器CD₁～CD₁₀。若画面速率(Framerate)是每秒60个画面，每条扫描线的充电时间约为15μs，且列扫描讯号从第一个行驱动器的第一个输出通道传到最后一个行驱动器的最后一个输出通道所需要的时间约为2μs。图2的信号时序由上往下依序为加载信号S_LOAD，行驱动器输出，到达行驱动器CD₁的第一个信道CH₁的列扫描讯号，以此类推，最后一个为到达行驱动器CD₁₀的最后一个信道CH₄₂₀的列扫描讯号。由图2可知，当列扫描讯号打开行驱动器CD₁的第一个信道的薄膜晶体管单元时，加载信号S_LOAD依序触发行驱动器CD₁～CD₁₀开始输出视讯数据至此薄膜晶体管单元。加载信号S_LOAD正好落于打开行驱动器CD₁的第一个输出信道的列扫描讯号的正缘(Rising edge)，下一个时序的加载信号S_LOAD则落于此次打开行驱动器CD₁₀的最后一个输出信道的列扫描讯号的负缘(Falling edge)。对于每个信道来说，由于列扫描讯号传递完整条扫描线的时间为2μs，每个信道的列扫描讯号至少需关闭2μs，以防止充电错误的情况发生，导致薄膜晶体管单元充电的时间却相对地减少了。

简言的，由于已知液晶显示器通过总线方式传输加载信号，使得加载信号没有包含任何延迟成分。由于已知液晶显示器的所有行驱动器共享一个加载信号，每个输出信道的列扫描讯号的时序皆必须关闭列扫描讯号传递完整条扫描线的时间，以致于每个输出通道上的薄膜晶体管单元充电效率不佳，尤其对大尺寸面板的液晶显示来说，由于列扫描讯号传递整条扫描线的时间需更长，列扫描讯号关闭的时间需更久，更加减少了薄膜晶体管单元的充电时间。

发明内容

因此，本发明提供一种用于一串行、总线或点对点传输架构的一显示器延迟一加载信号的驱动装置及其相关方法，以增加薄膜晶体管单元充电时间。

本发明揭示了一种用于一显示器的驱动装置，包含有一时序控制器、一行驱动模块及至少一延迟模块。该时序控制器用来输出至少一加载信号。该行驱动模块耦接于该时序控制器。该延迟模块用来延迟该加载信号一预设时间。其中，该加载信号用来触发该行驱动模块输出一视讯数据源所提供的视讯数据，且该视讯数据对应于该显示器的一面板的多个像素。

本发明还揭示了一种用于一显示器的驱动方法，包含有将至少一加载信号由一时序控制器传送至一行驱动模块，以及延迟该加载信号一预设时间。其中，该加载信号用来触发该行驱动模块输出一视讯数据源所提供的视讯数据，且该视讯数据对应于该显示器的一面板的多个像素。该驱动方法利用一串行、总线或点对点传输架构传送该加载信号。

本发明还揭示了一种用于一显示器的行驱动器，包含有一接收端、一延迟模块及一视讯数据处理单元。该接收端用来接收一加载信号。该延迟模块耦接于该接收端，用来延迟该加载信号至少一预设时间。该视讯数据处理单元耦接于该延迟模块，用来处理一视讯数据源所提供的一视讯数据，及根据该延迟模块所延迟的该加载信号的时序，输出经处理的该视讯数据至该显示器的一面板上的多个像素。其中，该加载信号用来触发该行驱动器输出该视讯数据。

本发明还揭示了一种用于一显示器的时序控制器，包含有至少一延迟模块及一输出单元。该延迟模块用来延迟至少一加载信号至少一预设时间。该输出单元用来输出该延迟模块所延迟的该加载信号给至少一行驱动器。其中，该加载信号用来触发该行驱动器输出一视讯数据。

附图说明

图1为已知液晶显示器的架构示意图。

图2为根据图1已知液晶显示器的讯号时序示意图。

图3为本发明用于显示器的驱动装置的架构示意图。

图4为本发明实施例行驱动器的架构示意图。

图5为图4的延迟控制器的架构示意图。

图6为本发明实施例行驱动器的架构示意图。

图7为图6的延迟模块的架构示意图。

图8为对应于图3及图4的行驱动器的信号时序示意图。

图9为对应于图3及图6的行驱动器的信号时序示意图。

图10为本发明根据图3用于显示器的流程的流程图。

图11为本发明实施例用于一显示器的驱动装置的示意图。

附图符号说明

10、30、1102    显示器                120、32      液晶面板

110、34、36     列驱动器              300、1100    驱动装置

100、310、      时序控制器            DEL_SEL      控制讯号

1110

420             延迟控制器            430          视讯数据处理单元

432、632        移位寄存器            434、634     行锁存器

436、636        数字模拟转换器        438、638     通道输出缓冲器

Load_in         接收端                1000         流程

620、DE₁、DE₂、DE₃、DE₄、DE_N/2、DE_N/2+1、          延迟模块

DE_N-1、DE_N

S_LOAD、S_LOAD0、S_LOAD1、S_LOAD2、S_LOAD3、S_LOAD9、    加载信号

S_LOADN-1、S_LOAD01、S_LOAD02、S_LOAD03、S_LOAD94、

S_LOADi

CH₁、CH₁₀、CH₁₀₆、CH₂₁₁、CH₃₁₆、CH(1)、CH(2)、     输出通道

CH(L/K)、CH(L/K+1)、CH(L/K+2)、CH(2*L/K)、

CH(2*L/K+1)、CH(2*L/K+2)、CH(3*L/K)、

CH(L*(K-2)/K+1)、CH(L*(K-2)/K+2)、

CH(L*(K-1)/K)、CH(L*(K-1)/K+1)、

CH(L*(K-2)/K+2)、CH(L)

DU₁、DU₂、DU₃、…、DU_H                            延迟单元

CD₁、CD₂、CD₃、CD₄、CD_N/2、CD_N/2+1、CD_N-1、       行驱动器

CD_N

1002、1004、1006、1008                            步骤

具体实施方式

本发明的主要概念为嵌入延迟信息于一显示器中用来触发一视讯数据输出的一加载信号，以使视讯数据的输出时间配合对应像素的薄膜晶体管单元打开的时间，而根据不同传输架构，延迟信息可由一时序控制器(传送端)或一行驱动器(接收端)产生。

请参考图3，图3为本发明一实施例用于一显示器30的驱动装置300的示意图。除驱动装置300外，显示器30还包含一液晶面板32及多个列驱动器34。驱动装置300包含一时序控制器310以及多个行驱动器CD₁～CD_N。时序控制器310包含一输出单元，用来输出一加载信号S_LOAD0，其用来触发行驱动器CD₁～CD_N输出一视讯数据源所提供的一视讯数据至液晶面板32上的薄膜晶体管单元。视讯数据较佳地为红、蓝、绿像素数据。行驱动器CD₁～CD_N用来以串行(cascade)方式传送该加载信号，并分别包含延迟模块DE₁～DE_N，其用来接收加载信号，并将接收的加载信号的时序延迟一预设时间后输出至下一个行驱动器。由图3可知，行驱动器CD₁至列驱动器34的距离小于行驱动器CD₂～CD_N至列驱动器34的距离，且仅有行驱动器CD₁耦接于时序控制器310，用以接收时序控制器310输出的加载信号S_LOAD0。行驱动器CD₁的延迟模块DE₁延迟加载信号S_LOAD0的时序后，输出一加载信号S_LOAD1至行驱动器CD₂；同样地，行驱动器CD₂的延迟模块DE₂延迟加载信号S_LOAD1的时序后，输出一加载信号S_LOAD2至行驱动器CD₃；以此类推，最后，延迟模块DE_N-1延迟加载信号S_LOADN-2的时序后，输出一加载信号S_LOADN-1至行驱动器CD_N。因此，本发明是将加载信号以串接方式依序传递于行驱动器，并由内部的延迟模块根据预设时间对加载信号作延迟控制。因此，加载信号可配合行驱动器开启薄膜晶体管单元的时序驱动每个行驱动器。

请参考图4，图4为本发明一实施例行驱动器40的架构示意图。行驱动器40用以实现图3中行驱动器CD₁～CD_N的每一行驱动器，其包含一延迟控制器(delay controller)420以及一视讯数据处理单元430。延迟控制器420为图3的延迟模块的一实施例，用来根据一控制信号DLY_SEL，通过一接收端Load_in接收对应的行驱动器所接收的加载信号S_LOADi-1，并将加载信号S_LOADi-1的时序延迟此预设时间，最后输出一加载信号S_LOADi，其中i＝1～N。视讯数据处理单元430耦接于延迟控制器420，用来根据延迟控制器420所输出的加载信号S_LOAD的时序，处理及输出模拟视讯数据至对应的像素(薄膜晶体管单元)。视讯数据处理单元430包含一移位寄存器(ShifterRegister)432、一行锁存器(line latch)434、一数字模拟转换器(DAC)436以及一通道输出缓冲器(channel output buffer)438。移位寄存器432耦接于时序控制器310，用来接收由时序控制器310产生的起始控制讯号。行锁存器434耦接于移位寄存器432、延迟控制器420及一红、蓝、绿(RGB)视讯数据源，用来根据移位寄存器432所输出的讯号的时序及延迟控制器420所输出的加载信号S_LOADi-1的时序，处理红、蓝、绿视讯数据源所产生的视讯数据。数字模拟转换器436耦接于行锁存器434，用来对行锁存器434所输出的讯号进行数字至模拟转换。信道输出缓冲器438耦接于数字模拟转换器436及延迟控制器420，用来根据延迟控制器420所输出的加载信号S_LOADi-1的时序，输出模拟视讯数据至液晶面板32上的薄膜晶体管单元。

请参考图5，图5为图4的延迟控制器420的架构示意图。延迟控制器420包含有一接收端Load_in、延迟单元DU₁～DU_H及一多任务器MUX。接收端Load_in用来接收加载信号S_LOADi-1；延迟单元DU₁～DU_H串接于一序列且耦接于接收端Load_in，用来延迟所接收的讯号的时序；多任务器MUX耦接于接收端Load_in及延迟单元DU₁～DU_H的每一延迟单元的输出端，用来根据一控制讯号DLY_SEL，决定加载信号S_LOADi-1的预设时间，其中i＝1～N。

在本发明实施例中，行驱动器CD₁～CD_N是以串接(Cascaded)方式来传递加载信号S_LOAD0。首先，由时序控制器310输出的加载信号S_LOAD0会先传送至离列驱动器34距离最短的行驱动器CD₁。于行驱动器CD₁接收到加载信号S_LOAD0后，加载信号S_LOAD0将通过行驱动器CD₁内部的延迟控制器420。延迟控制器420内的延迟单元DU1～DUH分别延迟输入的加载信号的时序，如加载信号S_LOAD0、S_LOAD1等等，并产生H个经过延迟时序的加载信号，再加上原输入的加载信号一起输入至多任务器MUX。接着，多任务器MUX根据控制讯号DLY_SEL，决定原输入加载信号需延迟的时间，其中延迟的时间相关于显示器的列驱动器所输出的信号的时序。在选定延迟后的加载信号，多任务器MUX最后输出加载信号S_LOAD1至行驱动器CD₁的行锁存器434、通道输出缓冲器438及行驱动器CD₂。同样地，行驱动器CD₂将加载信号S_LOAD1通过其内部的延迟控制器320延迟后，输出加载信号S_LOAD2至行驱动器CD₂的行锁存器434、通道输出缓冲器438及行驱动器CD₃。以此类推，行驱动器CD₂～CD_N的工作原理与行驱动器CD₁相同，于是加载信号S_LOAD经过每个行驱动器不断地延迟一直传送至最后一个行驱动器CD_N。换言的，本发明驱动装置300是以串接方式来传递加载信号S_LOAD0，而且不需要时序控制器传递多个延迟参数值给对应的行驱动器，改由每个行驱动器延迟加载信号。除此之外，本发明的每个行驱动器各自拥有延迟控制器，可以产生多种不同延迟时序的加载信号，并通过外部控制讯号选择适合的加载信号，使列扫描讯号不需要牺牲开启薄膜晶体管单元的时间，提升薄膜晶体管单元的充电效率。

对于大尺寸面板的应用来说，一个行驱动器需负责的输出通道通常为几百个。当列扫描讯号从同一个行驱动器的第一个输出通道到达最后一个输出通道之间，可能已花费太多时间，降低了薄膜晶体管单元的充电效率。在下列本发明实施例中，每个行驱动器将区分成多个群组，并由延迟控制器产生延迟时序的加载信号给相对应的输出通道群组使用。请参考图6，图6为本发明一实施例行驱动器60的架构示意图。行驱动器60用以实现图3中行驱动器CD₁～CD_N的每一行驱动器，其架构类似于图4的行驱动器40，包含有一延迟模块620以及一视讯数据处理单元630。假设每个行驱动器负责的输出信道有L个，并区分成K个群组，则延迟模块620可产生K个不同延迟时序的加载信号，并输出给K个的输出通道群组使用。视讯数据处理单元630包含一移位寄存器632、一行锁存器634、一数字模拟转换器636及一通道输出缓冲器638。行锁存器634及通道输出缓冲器638亦分为K个群组来接收延迟模块620的输出。图6的行驱动器的工作原理皆与图4类似。

请继续参考图7，图7为图6的延迟模块620的架构示意图。延迟模块620为图3中延迟模块DE₁～DE_N的另一实施例，其包含一接收端Load_in及K个串接于一序列的延迟控制器420(其架构如图5所示)。每一延迟控制器420根据控制讯号DLY_SEL，决定加载信号需延迟的预设时间，接着输出一选定的延迟时序的加载信号给下一个延迟控制器420进行延迟，并输出至通道输出缓冲器638和行锁存器634中相对应的输出通道群组。序列中最后一个延迟控制器420还输出延迟后的加载信号送至下一个行驱动器。由图7可知，群组1～群组K分别包含L/K个通道数。以行驱动器CD₁来说，群组1使用第一个延迟控制器420输出的加载信号S_LOAD01，群组2使用第一个延迟控制器420输出的加载信号S_LOAD02，依此类推。其中，加载信号S_LOAD0Y表示接收端Load_in接收的加载信号经过(Y×预设时间÷K，Y＝1～K)时间的延迟。

由前述可知，图5的延迟控制器420及图6的延迟模块620根据控制讯号DLY_SEL，决定加载信号需延迟的预设时间。此预设时间用来使每个行驱动器的加载信号时序配合列扫描讯号到达对应的薄膜晶体管单元的时间。请参考图8，图8为对应于图3及图4的行驱动器的信号时序示意图。图8的假设与图2相同，面板尺寸为32时，分辨率是1366×768(行×列)，若每个行驱动器的输出信道有420个，则液晶显示器10需要十个行驱动器CD₁～CD₁₀。若画面速率(Frame rate)是每秒60个画面，每条扫描线的充电时间约为15μs，且列扫描讯号从第一个行驱动器的第一个输出通道传到最后一个行驱动器的最后一个输出通道所需要的时间约为2μs。图8的信号时序由上往下依序为加载信号S_LOAD，到达行驱动器CD₁的第一个信道CH₁的列扫描讯号；加载信号S_LOAD1，到达行驱动器CD₂的第一个信道CH₁的列扫描讯号；以此类推，最后为加载信号S_LOAD9及到达行驱动器CD₁₀的第一个信道CH₁的列扫描讯号。由图8可知，所使用的预设时间大小为200ns，而加载信号S_LOAD随着通过的行驱动器数目越多，被延迟的时间就越多。因此，行驱动器CD₁使用时序控制器输出的加载信号S_LOAD，行驱动器CD₂使用经过行驱动器CD₁延迟200ns(2μs÷10)的加载信号S_LOAD1，依此类推，行驱动器CD₁₀使用经过行驱动器CD₉延迟200ns的加载信号S_LOAD9，其相对应的列扫描讯号的正缘(Rising Edge)皆座落于加载信号的负缘(FallingEdge)。如此一来，加载信号S_LOAD9比加载信号S_LOAD的时序延迟了1.8μs。在此情形下，每个列扫描讯号关闭的时间可减小至200ns，有效增加了薄膜晶体管单元的充电时间，防止薄膜晶体管单元因充电时间不足而充电至错误的电压电平。

请参考图9，图9为对应于图3及图6的行驱动器的信号时序示意图。图9的假设与图8相同之外，再加上每个行驱动器负责的输出信道分成四个群组，每个群组的输出通道数为105个，且列扫描讯号行经两个相邻群组的时间需要50ns。图9的信号时序由上往下依序为加载信号S_LOAD01，到达行驱动器CD₁的第一个通道CH₁(第一个群组)的列扫描讯号；加载信号S_LOAD02，到达行驱动器CD₂的第106个通道CH₁₀₆(第二个群组)的列扫描讯号；加载信号S_LOAD03，到达行驱动器CD₂的第211个通道CH₂₁₁(第三个群组)的列扫描讯号；如此类推，最后为加载信号S_LOAD94及到达行驱动器CD₁₀的第316个信道CH₃₁₆(驱动器CD₁₀的第四个群组)的列扫描讯号；其中，加载信号S_LOAD01即为时序控制器所输出的加载信号S_LOAD。由图9可知，由于列扫描讯号行经两个相邻群组的时间需要50ns，对应至行驱动器CD₁的第二个群组的加载信号S_LOAD02需延迟50ns。接着，对应至行驱动器CD₁的第三个群组的加载信号S_LOAD03再延迟50ns。如此一来，以加载信号S_LOAD01来说，加载信号S_LOAD02、加载信号S_LOAD03到加载信号S_LOAD94的时序分别延迟了50ns、100ns及1.95μs，而相对应的列扫描讯号的正缘(Rising Edge)皆座落于加载信号的负缘(Falling Edge)。于此方法下，对于每个群组来说，列扫描讯号关闭的时间可减小至50ns，更有效地增加了每个群组的薄膜晶体管单元的充电时间，防止薄膜晶体管单元因充电时间不足而充电至错误的电压电平，尤其对于大尺寸的面板来说，更具有明显的效果。

请参考图10，图10为本发明根据图3用于显示器30的流程1000的流程图。流程1000包含下列步骤：

1002：开始。

1004：提供时序控制器310输出加载信号S_LOAD0。

1006：提供行驱动器CD₁～CD_N以串行方式传送加载信号S_LOAD0，其中通过行驱动器CD₁由时序控制器310接收加载信号S_LOAD0，并藉由行驱动器CD₁～CD_N的每一个行驱动器，延迟加载信号S_LOAD0的时序一预设时间后输出至下一行驱动器，其中加载信号S_LOAD0用来触发该多个行驱动器输出一视讯数据源所产生的一视讯数据。

1008：结束。

根据流程1000，本发明是通过时序控制器310输出加载信号S_LOAD0至行驱动器CD₁，加载信号S_LOAD0依序由行驱动器CD₁传送至行驱动器CD_N，其中每一个行驱动器对加载信号S_LOAD0的时序延迟一预设时间。在步骤1006中，藉由行驱动器CD₁～CD_N的每一个行驱动器的多个延迟控制器420，根据控制信号DLY_SEL，延迟加载信号S_LOAD0的时序该预设时间，并根据该延迟控制器所输出的加载信号S_LOAD0的时序，处理及输出视讯数据至对应的显示器30的面板上的像素；或是，在每个行驱动器需要控制多个输出通道的情况下，藉由行驱动器CD₁～CD_N的每一个行驱动器的延迟模块620，根据控制信号DLY_SEL，将加载信号S_LOAD0的时序延迟多个预设时间，并根据该多个延迟控制器所输出的加载信号S_LOAD0的时序，处理及输出视讯数据至对应的像素。其中该预设时间用来使加载信号S_LOAD0的时序能配合显示器30的列驱动器所输出的信号的时序。因此，加载信号以串接方式依序传递于行驱动器，并于每经过一行驱动器时被延迟预设时间，以配合行驱动器开启晶体管单元的时序。

特别注意的是，本领域的技术人员可根据显示器所采用的传输架构调整加载信号。请参考图11，图11为本发明一实施例用于一显示器1102的驱动装置1100的示意图。在显示器1102中，液晶面板32及多个列驱动器34及驱动装置1100所包含的多个行驱动器CD₁～CD_N皆相同于图3的显示器30，除此之外，显示器1102还包含一时序控制器1110以及置于面板32的另一端的多个列驱动器36。在图11中，行驱动器CD₁～CD_N分为两部分，分别由行驱动器CD₁及CD_N接收时序控制器1110产生的加载信号S_LOAD0。类似于驱动装置300，时序控制器1110以串行方式传送加载信号S_LOAD0从行驱动器CD₁至行驱动器CD_N/2，行驱动器CD₁～CD_N/2再分别延迟加载信号S_LOAD0的时序以配合列驱动器34打开面板上薄膜晶体管单元的时间。另一方面，时序控制器1110亦可以串行方式，反向传送加载信号S_LOAD0从行驱动器CD_N至行驱动器CD_N/2+1，行驱动器CD_N～CD_N/2+1再分别延迟加载信号S_LOAD0的时序以配合列驱动器36打开面板上薄膜晶体管单元的时间。因此，根据显示器内部的行驱动器的配置方式，本发明所熟习者可据以改变加载信号S_LOAD0传送的行驱动器的数量及方向，只要是以串行方式传送加载信号于行驱动器之间即可。

在本发明实施例中，控制讯号DLY_SEL较佳地由时序控制器设定。每一行驱动器可通过一芯片针脚或传输协议来接收对应的控制讯号DLY_SEL。控制讯号DLY_SEL可与视讯数据内嵌于同一传输协议。

此外，上述使用串接传输架构的驱动装置及其驱动方法为一本发明实施例，不用来限制本发明范围。时序控制器与行驱动模块之间也可使用点对点或总线传输架构来传输加载信号，两架构的连接方式应为本领域所熟知，于此不再赘述。行驱动模块包含至少一行驱动器，而当行驱动模块仅包含一行驱动器时，则视为点对点传输架构的特例。在点对点传输架构中，每个行驱动器独立从时序控制器接收加载信号；在总线传输架构中，行驱动器允许共享同一加载信号。

此外，在总线传输架构中，行驱动器负责产生加载信号的延迟信息，而用来控制延迟时间大小的控制讯号DLY_SEL则可根据行与列驱动器之间的距离关系来调整。在点对点传输架构中，延迟信息可由行驱动器或时序控制器来产生。因此，图7的延迟模块620及图5的延迟控制器420也可设置于时序控制器中，以于加载信号输出至行驱动器的前，延迟加载信号。

在本发明中，加载信号的延迟信息可由传送端(时序控制器)或由接收端(行驱动器)产生。藉由嵌入延迟信息，加载信号能轻易地配合列扫描讯号的时序，因此薄膜晶体管单元不需要牺牲充电时间。本发明实施例的驱动装置针对每一行驱动器或每一输出通道群组，提供不同延迟版本的加载信号，藉此有效减少每条数据在线的薄膜晶体管单元的关闭时间。因此，本发明可增加薄膜晶体管单元的充电时间。

以上所述仅为本发明的较佳实施例，凡依本发明的权利要求所做的均等变化与修饰，皆应属本发明的涵盖范围。

Claims (19)

1.一种用于一显示器的驱动装置，包含有：

一时序控制器，用来输出至少一加载信号；

一行驱动模块，耦接于该时序控制器；以及

至少一延迟模块，用来延迟该加载信号一预设时间，每一延迟模块包含有：

一接收端，用来接收该加载信号；

多个延迟单元，串接于一序列且耦接于该接收端，用来延迟所接收的该加载信号的时序；以及

一多任务器，耦接于该接收端及该多个延迟单元的每一延迟单元的输出端，用来根据一控制讯号，决定该预设时间；

其中，该加载信号用来触发该行驱动模块输出一视讯数据源所提供的视讯数据，且该视讯数据对应于该显示器的一面板的多个像素。

2.如权利要求1所述的驱动装置，其中该行驱动模块包含多个行驱动器。

3.如权利要求2所述的驱动装置，其中该延迟模块设置于该多个行驱动器中，该时序控制器输出该加载信号至该多个行驱动器的最前一行驱动器，而该多个行驱动器以串行方式传送该加载信号且该多个行驱动器所对应的延迟模块延迟该加载信号。

4.如权利要求3所述的驱动装置，其中该多个行驱动器的最前一行驱动器至该显示器的多个列驱动器的距离小于其它行驱动器至该多个列驱动器的距离，且该多个列驱动器排列于一序列。

5.如权利要求2所述的驱动装置，其中该时序控制器以点对点方式输出该加载信号至该多个行驱动器。

6.如权利要求5所述的驱动装置，其中该延迟模块设置于该时序控制器中或该多个行驱动器中。

7.如权利要求2所述的驱动装置，其中该时序控制器以总线方式输出该加载信号至该多个行驱动器。

8.如权利要求7所述的驱动装置，其中该延迟模块设置于该多个行驱动器中。

9.如权利要求1所述的驱动装置，其中该行驱动模块是一行驱动器。

10.如权利要求9所述的驱动装置，其中该延迟模块设置于该时序控制器中或该行驱动器中。

11.如权利要求1所述的驱动装置，其中该行驱动模块包含至少一行驱动器，且该行驱动器包含一视讯数据处理单元，其耦接于该延迟模块，用来处理该视讯数据，及根据该延迟模块所延迟的该加载信号的时序，输出该视讯数据至该多个像素。

12.如权利要求11所述的驱动装置，其中该视讯数据处理单元包含：

一移位寄存器，耦接于该时序控制器，用来接收该时序控制器产生的起始控制讯号，以产生一控制讯号；

一行锁存器，耦接于该移位寄存器、该延迟模块及该视讯数据源，用来根据该移位寄存器所输出的讯号的时序及该延迟模块所输出的加载信号的时序，锁存该视讯数据；

一数字模拟转换器，耦接于该行锁存器，用来对该行锁存器所输出的讯号进行数字至模拟转换；以及

一通道输出缓冲器，耦接于该数字模拟转换器及该延迟模块，用来根据该延迟模块所输出的加载信号的时序，输出模拟视讯数据。

13.如权利要求1所述的驱动装置，其中该预设时间对应于该显示器的一列驱动器所输出的一讯号的时序。

14.一种用于一显示器的行驱动器，包含有：

一第一接收端，用来接收一加载信号；

一延迟模块，耦接于该第一接收端，用来延迟该加载信号至少一预设时间，该延迟模块包含有：

一第二接收端，用来接收该加载信号；

多个延迟单元，串接于一序列且耦接于该第二接收端，用来延迟该加载信号的时序；以及

一多任务器，耦接于该接收端及该多个延迟单元的每一延迟单元的输出端，用来根据一控制讯号，决定该预设时间；以及

一视讯数据处理单元，耦接于该延迟模块，用来处理一视讯数据源所提供的一视讯数据，及根据该延迟模块所延迟的该加载信号的时序，输出经处理的该视讯数据至该显示器的一面板上的多个像素；

其中，该加载信号用来触发该行驱动器输出该视讯数据。

15.如权利要求14所述的行驱动器，其中该视讯数据处理单元包含：

一移位寄存器，耦接于该时序控制器，用来接收一起始控制讯号，以产生一控制讯号；

一行锁存器，耦接于该移位寄存器、该延迟模块及该视讯数据源，用来根据该控制讯号的时序及该延迟模块所输出的加载信号的时序，锁存该视讯数据；

一数字模拟转换器，耦接于该行锁存器，用来对该行锁存器所输出的讯号进行数字至模拟转换；以及

一通道输出缓冲器，耦接于该数字模拟转换器及该延迟模块，用来根据该延迟模块所输出的加载信号的时序，输出模拟视讯数据。

16.一种用于一显示器的时序控制器，包含有：

至少一延迟模块，用来延迟至少一加载信号至少一预设时间，每一延迟模块包含有：

一接收端，用来接收该加载信号；

多个延迟单元，串接于一序列且耦接于该接收端，用来延迟该加载信号的时序；以及

一多任务器，耦接于该接收端及该多个延迟单元的每一延迟单元的输出端，用来根据一控制讯号，决定该预设时间；以及

一输出单元，用来输出该延迟模块所延迟的该加载信号给至少一行驱动器；

其中，该加载信号用来触发该行驱动器输出一视讯数据。

17.一种用于一显示器的驱动装置，包含有：

一时序控制器，用来输出至少一加载信号；

一行驱动模块，耦接于该时序控制器；以及

至少一延迟模块，每一延迟模块包含多个延迟控制器，用来根据一控制讯号，延迟所接收的一加载信号多个预设时间，及输出多个延迟加载信号，其中该多个延迟控制器的每一延迟控制器包含有：

一接收端，用来接收该加载信号；

多个延迟单元，串接于一序列且耦接于该接收端，用来延迟所接收的该加载信号的时序；以及

一多任务器，耦接于该接收端及该多个延迟单元的每一延迟单元的输出端，用来根据一控制讯号，决定该多个预设时间；

其中，该加载信号用来触发该行驱动模块输出一视讯数据源所提供的视讯数据，且该视讯数据对应于该显示器的一面板的多个像素。

18.一种用于一显示器的行驱动器，包含有：

一第一接收端，用来接收一加载信号；

一延迟模块，耦接于该第一接收端，该延迟模块包含多个延迟控制器，用来根据一控制讯号，延迟所接收的该加载信号多个预设时间，且该多个延迟控制器的每一延迟控制器包含有：

一第二接收端，用来接收该加载信号；

多个延迟单元，串接于一序列且耦接于该第二接收端，用来延迟该加载信号的时序；以及

一多任务器，耦接于该接收端及该多个延迟单元的每一延迟单元的输出端，用来根据该控制讯号，决定该多个预设时间；以及

一视讯数据处理单元，耦接于该延迟模块，用来处理一视讯数据源所提供的一视讯数据，及根据该延迟模块所延迟的该加载信号的时序，输出经处理的该视讯数据至该显示器的一面板上的多个像素；

其中，该加载信号用来触发该行驱动器输出该视讯数据。

19.一种用于一显示器的时序控制器，包含有：

至少一延迟模块，每一延迟模块包含有多个延迟控制器，用来根据一控制讯号，延迟所接收的一加载信号多个预设时间，且该多个延迟控制器的每一延迟控制器包含有：

一接收端，用来接收该加载信号；

多个延迟单元，串接于一序列且耦接于该接收端，用来延迟该加载信号的时序；以及

一多任务器，耦接于该接收端及该多个延迟单元的每一延迟单元的输出端，用来根据该控制讯号，决定该多个预设时间；以及

一输出单元，用来输出该延迟模块所延迟的该加载信号给至少一行驱动器；

其中，该加载信号用来触发该行驱动器输出一视讯数据。

Images