CN101364587A - 嵌埋电容元件的电路板结构及其制法 - Google Patents

Abstract

本发明涉及一种嵌埋电容元件的电路板结构及其制法，其包括有一核心板，该核心板具有介电层，该介电层具有第一表面与第二表面；至少一高介电系数材料层，形成于该介电层内，该高介电系数材料层具有一表面与该介电层的第二表面齐平，且具有至少一第一电极板，形成于该高介电系数材料层的另一表面；第一线路层，形成于该介电层的第一表面；第二线路层，形成于该介电层的第二表面，该第二线路层相对于该第一电极板具有一第二电极板；以及至少一第一导电盲孔，形成于该第一电极板上端，并与该第一线路层电性连接。本发明可以增加电路板线路布局灵活性；又其制法可以避免现有制程中钻孔与压合对位时的误差，以提升良率并且节省制造成本。

Description

嵌埋电容元件的电路板结构及其制法

技术领域

本发明涉及一种嵌埋电容元件的电路板结构及其制法，尤指一种嵌埋电容元件的核心板结构及其制造方法，以增加电路板线路布局的弹性。

背景技术

由于半导体制程的进步，以及半导体芯片上电性功能的不断提升，使得半导体装置的发展走向高度积集化。但是半导体装置的积集化，封装构造的接脚数目亦随着增加，而由于接脚数目与线路布设的增多，导致噪声亦随之增大。因此，一般为消除噪声或作电性补偿，于半导体封装结构中增加被动元件，如电阻元件、电容材料与电感元件，以消除噪声与稳定电路，以使得所封装的半导体芯片达到电性特性的要求。

为符合半导体封装件轻薄短小的发展趋势，在现有方法中，利用表面黏着技术(Surface Mount Technology；SMT)，将该多个被动元件整合至基板上的半导体芯片与焊接区域间的区域。然而，随着半导体装置内单位面积上输出/输入连接端数量的增加，焊线数量亦随之提升；再者，一般被动元件高度(约0.8毫米)高于半导体芯片高度(约0.55毫米)，如欲避免焊线触及被动元件造成短路，使该焊线需拉高并横越该被动元件的正上方，增加焊接困难度。此外，该技术将被动元件通过焊黏剂(Solder paste)固接至基板预设焊接位置后，实施胶体封装时，于高温环境下注入熔融封装树脂，此时作业温度(175℃)与该被动元件固接使用的焊黏剂融化温度(183℃)接近，该焊结剂呈现半熔融软化状态，容易导致所述的被动元件于注胶后遭受该熔融封装树脂模流(Moldflow)应力冲击，造成所述的被动元件偏移该预设焊接位置，降低导电品质甚而引发短路。

基于上述问题，近来有许多研究利用压合的方式，将高介电材料压合于铜层间并制作线路以形成电容元件。如图1c所示，为一种利用压合方式形成电容元件的结构剖视图。如图1a所示，其制法主要提供一金属层10，于该金属层10上形成一高介电系数材料层11及另一金属层12，再于该金属层10上形成一介电层13，以作为具有嵌埋电容元件的承载板1。如图1b所示，提供一具有介电层20及其表面具有线路层21的核心板2，将该核心板2的上下表面与相对的承载板1压合，再于该承载板1钻孔，并于金属层10形成图案化线路层101与导电盲孔102，即形成如图1c所示的一种嵌埋电容元件的电路板结构。此种结构中，其缺点主要是在制程中压合对位的困难性，必须要在一片板材(panel)上钻孔(drilling)形成工具孔(tooling hole)，以与插梢(pin)定位，例如利用4组插梢一工具孔来对位。在此，钻孔时会有误差产生，压合时的对位又会有误差，因此，在此方法中，虽然不同于现有以表面黏着技术的方式将电容元件置于基板，但仍然存在着对位的困难性，因此会造成无法提升良率的问题，同时制程上也较繁杂，造成成本的浪费。

发明内容

鉴于上述现有技术的缺点，本发明的主要目的在于克服现有技术的不足与缺陷，提出一种嵌埋电容元件的电路板结构及其制法，可增加电路板线路布局的灵活性。

本发明的又一目的在于，提出一种嵌埋电容元件的电路板结构及其制法，以避免现有的表面黏着技术中，其电容元件受高温与模流影响而偏位，甚而发生短路的现象。

本发明的再一目的在于，提出一种嵌埋电容元件的电路板结构及其制法，以避免另一现有制程中，钻孔与压合对位时的误差，得以提升良率，同时也简化制程，节省成本。

为达上述目的，本发明提供一种嵌埋电容元件的电路板结构，其包括有一核心板，该核心板具有介电层，且该介电层具有第一表面与第二表面；至少一高介电系数材料层，形成于该介电层内，该高介电系数材料层具有一表面与该介电层的第二表面齐平，且具有至少一第一电极板，形成于该高介电系数材料层的另一表面；第一线路层，形成于该介电层的第一表面；第二线路层，形成于该介电层的第二表面，且该第二线路层相对于该第一电极板具有一第二电极板；以及至少一第一导电盲孔，形成于该第一电极板上端，并与该第一线路层电性连接。

在本发明的电路板结构中，该第二线路层还包括一导电线路，电性连接该第二电极板。

又上述的结构还包括至少一第二导电盲孔或至少一导电通孔贯穿该介电层，该第二导电盲孔或导电通孔电性连接至该第一线路层与该第二线路层。

为达上述目的，依上述的结构，本发明还提供一种嵌埋电容元件的电路板的制作方法，例如包括下述但不限于此的步骤，一种嵌埋电容元件的电路板制法，其包括：提供一承载板，于其部分表面形成至少一高介电系数材料层，且于该高介电系数材料层表面形成第一电极板；于形成有第一电极板的承载板表面压合一介电层；于该介电层内相对于该第一电极板形成至少一第一盲孔；于该介电层的第一表面与该第一盲孔内形成第一线路层与第一导电盲孔；以及于该介电层的第二表面形成第二线路层，使该第二线路层相对于该第一电极板形成有第二电极板。

前述的制法中，其中该第二线路层还包括一导电线路，电性连接至该第二电极板。其中该第一导电盲孔电性连接至该第一线路层与该第一电极板。

前述的制法中还包括形成至少一第二导电盲孔或至少一导电通孔贯穿该介电层，该第二导电盲孔或导电通孔电性连接至该第一线路层与该第二线路层。

本发明所提供的为一核心板的结构与制法，因此，还可包括在其两侧形成一增层结构，以形成一多层电路板，可供应用于覆晶式(FlipChip)或打线式(Wire Bonding)的半导体封装基板，由此增加电路板线路布局灵活性。

另外，本发明利用形成于电路板内部的电容结构及其制法，可以避免现有的表面黏着技术中，其电容元件受高温与模流影响而偏位，甚而发生短路的现象。且本发明可以避免另一现有制程中，钻孔与压合对位时的得以避免对位误差的问题，以提升良率，同时也简化制程，节省成本。

附图说明

图1a至1c为现有的利用压合方式形成电容元件的电路板结构的制法的剖视图；

图2a至2f’为本发明的一种嵌埋电容元件的电路板结构的制法第一实施例的剖面视图；

图3a至3f’为本发明的一种嵌埋电容元件的电路板结构的制法第二实施例的剖面视图。

图中符号说明

1    承载板             10，12    金属层

101  线路层             102       导电盲孔

11   高介电系数材料层   13，20    介电层

2，3 核心板             21        线路层

30    承载板            301    第二线路层

302   第二电极板        303    导电线路

31    高介电系数材料层  32     电极层

33    第一电极板        34     介电层

340   第一表面          341    第二表面

360   第一盲孔          361    第二盲孔

37    金属层            370    第一导电盲孔

371   第二导电盲孔      372    第一线路层

38    通孔              381    导电通孔

4     增层结构          400    介电层

401   线路层            402    导电盲孔

403   连接垫            5      防焊层

50    开孔

具体实施方式

以下通过特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其它优点与功效。本发明亦可通过其它不同的具体实施例加以施行或应用，本说明书中的各项细节亦可基于不同观点与应用，在不悖离本发明的精神下进行各种修饰与变更。

本发明的各实施例中所述的图式均为简化的示意图。所述的图标仅显示与本发明有关的元件，其所显示支元件非为实际实施时的态样，其实际实施时的元件数目、形状等比例为一选择性的设计，且其元件布局型态可能更复杂。

制法实施例1

请参考图2a，首先，提供一承载板30，其可为一金属板，于该承载板30的一表面利用溅镀、涂布或印刷的任一方式形成至少一高介电系数材料层31，该高介电系数材料的介电系数为40～4000，且其材料为高分子材料、陶瓷材料、陶瓷粉末填充的高分子或其类似物的混合物所构成，例如可为钛酸钡(Barium-tianate)、钛酸锆铅(Lead-Zirconate-tianate)及无定形氢化碳(Amorphous hydrogenatedcarbon)所构成群组的其中一者散布于黏结剂(Binder)中所形成。再于该高介电系数材料层31的表面亦以溅镀、涂布或印刷的任一方式形成一电极层32，该电极层32使用的材料为铜膏或银膏之任一。然后经过高温烧结以使该高介电系数材料层31与该电极层32致密化。

接着，由于该电极层32在经过高温烧结后导致厚度不足，因此，再于烧结后的该电极层32表面以无电电镀、物理气相沉积或化学气相沉积之一的方式形成一增厚层，作为第一电极板33。该增厚层为铜、锡、镍、铬、钛、铜-铬合金以及锡-铅合金中所组成的群组之一。

然后，如图2b所示，于形成有该第一电极板33的该承载板30表面压合一介电层34。该介电层选自ABF(Ajinomoto Build-up Film)、BCB(Benzocyclo-buthene)、LCP(Liquid Crystal Polymer)、PI(Poly-imide)、PPE(Poly(phenylene ether))、PTFE(Poly(tetra-fluoroethylene))、FR4、FR5、BT(Bismaleimide Triazine)、芳香尼龙(Aramide)等感光或非感光有机树脂，或亦可混合环氧树脂与玻璃纤维等材质所组成的群组。

接着，如图2c所示，于该介电层34内以激光烧孔方式形成第一盲孔360与第二盲孔361，其中该第一盲孔360相对于该第一电极板33，该第二盲孔361则贯穿该介电层34。

再如图2d及2d’所示，于该介电层34的第一表面340及第一盲孔360与第二盲孔361的内壁可经由无电电镀的方式先形成一导电层(seedlayer)(未图标)，其作为后续电镀制程所需的电流传导路径，经电镀形成一金属层37，以及形成第一导电盲孔370与第二导电盲孔371。在此，图2d与2d’的不同在于图2d的第一导盲电孔370与第二导电盲孔371未填满金属，图2d’的第一导盲电孔370与第二导电盲孔371电镀填满金属。

最后，如图2e及2e’所示，于该介电层34的两侧表面可利用蚀刻的方式将该金属层37与该承载板30分别形成第一线路层372与第二线路层301，其中该第二线路层301相对于该第一电极板33具有一第二电极板302，如此该第一电极板33与该第二电极板302及夹于其中的该高介电系数材料层31作为一电容的结构，即完成一种嵌埋电容元件的核心板3结构。另外，该承载板30可于形成线路前先经过薄化。

上述线路层的制法，还包括另一方式，其主要不同为：以电镀形成第一线路层372与第二线路层301。参考图2c所示，将该承载板30去除(未图标)以露出该介电层34的第二表面341。于该介电层34的第一表面340、第二表面341、第一盲孔360与第二盲孔361的内壁可经由无电电镀的方式先形成一导电层(seed layer)(未图标)，并于形成一图案化电镀阻层(未图标)后，以电镀方式形成图案化第一线路层372、第二线路层301、第一导电盲孔370与第二导电盲孔371，如图2e及2e’所示，即完成一种嵌埋电容元件的核心板3结构。

再者，如图2f、2f’所示，所制成的一种嵌埋电容元件的核心板3结构，在此核心板3两侧表面可分别利用增层技术形成增层结构4，且该增层结构4具有至少一介电层400、至少一线路层401、多个导电盲孔402与多个连接垫403；又于该增层结构4的表面上形成一防焊层5，该防焊层5具有多个开孔50以外露出该增层结构4的连接垫403。

上述的制法，其中介电层34亦可为表面具一金属薄层(未图标)的介电层，例如为背胶铜箔(RCC)。

制法实施例2

本发明的第二制法实施例，如图3a至3f所示，其与制法实施例1大致上相同，但不同的是，本实施例的结构中，以导电通孔381电性连接该第一线路层372与该第二线路层301。

请参考图3c至3f，与第二实施例不同之处在于，以机械钻孔形成通孔38，以及形成导电通孔381。形成导电通孔381为现有技术，故不赘述。在此，图3d至3f与图3d’至3f’的不同在于图3d至3f的第一导盲电孔370与导电通孔381未填满金属，图3d’至3f’的第一导盲电孔370与导电通孔381电镀填满金属。

结构实施例

本发明还提供一种嵌埋电容元件的电路板结构，尤指一种嵌埋电容元件的核心板结构，请参考图2e、2e’、3e与3e’，其包括有一核心板3，该核心板3具有介电层34，且该介电层34具有第一表面340与第二表面341；至少一高介电系数材料层31，形成于该介电层34内，该高介电系数材料层31具有一表面与该介电层34的第二表面341齐平，且具有至少一第一电极板33，形成于该高介电系数材料层31的另一表面；第一线路层372，形成于该介电层34的第一表面340；第二线路层301，形成于该介电层34的第二表面341，且该第二线路层301相对于该第一电极板33具有一第二电极板302；以及至少一第一导电盲孔370，形成于该第一电极板33上端，并与该第一线路层372电性连接。

上述的该核心板3结构，其中该第二线路层301还包括一导电线路303，电性连接至该第二电极板302。且其中具有至少一第二导电盲孔371(图2e、2e’)或者至少一导电通孔381(图3e、3e’)贯穿该介电层34，该第二导电盲孔371或者该导电通孔381电性连接该第一线路层372与该第二线路层301。

再者，如图2f、2f’、3f与3f’所示，所制成的一种嵌埋电容元件的核心板3结构，于该心板3两侧表面可分别利用增层技术形成增层结构4，且该增层结构4具有至少一介电层400、至少一线路层401、多个导电盲孔402与多个连接垫403；又于该增层结构4的表面上形成一防焊层5，该防焊层5具有多个开孔50，以显露出该增层结构4的连接垫403。

综上所述，本发明的一种嵌埋电容元件的电路板结构，由于嵌埋电容元件于核心板中，因回避线路密集区而可增加基板线路布局的灵活性。同时，本发明利用在承载板上制作电容元件，再以盲孔或通孔导通电性，得以避免对位误差的问题。

上述实施例仅为了方便说明而举例，本发明所主张的权利范围自应以权利要求书所述为准，而非仅限于上述实施例。

Claims (22)

1.一种嵌埋电容元件的电路板结构，其特征在于，包含：

一核心板，该核心板具有介电层，且该介电层具有第一表面与第二表面；

至少一高介电系数材料层，形成于该介电层内，该高介电系数材料层具有一表面与该介电层的第二表面齐平，且具有至少一第一电极板，形成于该高介电系数材料层的另一表面；

第一线路层，形成于该介电层的第一表面；

第二线路层，形成于该介电层的第二表面，且该第二线路层相对于该第一电极板具有一第二电极板；以及

至少一第一导电盲孔，形成于该第一电极板上端，并与该第一线路层电性连接。

2.如权利要求1所述的嵌埋电容元件的电路板结构，其中，该第二线路层还包括一导电线路，电性连接至该第二电极板。

3.如权利要求1所述的嵌埋电容元件的电路板结构，还包括至少一第二导电盲孔贯穿该介电层，该第二导电盲孔电性连接该第一线路层与该第二线路层。

4.如权利要求1所述的嵌埋电容元件的电路板结构，还包括至少一导电通孔贯穿该介电层，该导电通孔电性连接该第一线路层与该第二线路层。

5.如权利要求1所述的嵌埋电容元件的电路板结构，其中，该第一电极板为铜、锡、镍、铬、钛、铜-铬合金以及锡-铅合金中所组成的群组之一。

6.如权利要求1所述的嵌埋电容元件的电路板结构，还包括形成于该核心板的两侧的一增层结构，该增层结构具有至少一介电层、至少一线路层、多个导电盲孔与多个连接垫。

7.如权利要求6的嵌埋电容元件的电路板结构，还包括于该增层结构的表面形成一防焊层，且该防焊层具有多个开孔，以显露出该增层结构的连接垫。

8.一种嵌埋电容元件的电路板制法，其特征在于，包括步骤：

提供一承载板，于其一表面的部分形成至少一高介电系数材料层，且于该高介电系数材料层表面形成第一电极板；

于形成有第一电极板的承载板表面压合一介电层；

于该介电层内相对于该第一电极板形成至少一第一盲孔；

于该介电层的第一表面与该第一盲孔内形成第一线路层与第一导电盲孔；以及

于该介电层的第二表面形成第二线路层，使该第二线路层相对于该第一电极板形成有第二电极板。

9.如权利要求8所述的制法，其中，该承载板为金属板或陶瓷板其中之一。

10.如权利要求9所述的制法，其中，该承载板若为金属板，于形成该第二线路层前，可先进行厚度薄化。

11.如权利要求10所述的制法，其中，该第二线路层以蚀刻方式形成。

12.如权利要求8所述的制法，其中，该第一线路层经由无电电镀的方式先形成一导电层，并以电镀方式形成金属层，再经蚀刻方式形成。

13.如权利要求9所述的制法，其中，该承载板于形成该第二线路层前被去除以露出该介电层的第二表面。

14.如权利要求13所述的制法，其中，该第一线路层与该第二线路层经由无电电镀的方式先形成一导电层，并于形成一图案化电镀阻层后，以电镀方式形成。

15.如权利要求8所述的制法，其中，该第二线路层还包括一导电线路，电性连接至该第二电极板。

16.如权利要求8所述的制法，其中，该第一电极板以无电电镀、物理气相沉积或化学气相沉积之一的方式形成一增厚层，作为该第一电极板。

17.如权利要求16所述的制法，于形成该第一电极板之前，还包括于该高介电系数材料层表面以溅镀、涂布或印刷之一的方式形成一电极层。

18.如权利要求8所述的制法，其中，该第一导电盲孔电性连接该第一线路层与该第一电极板。

19.如权利要求8所述的制作方法，还包括形成至少一第二导电盲孔贯穿该介电层，该第二导电盲孔电性连接该第一线路层与该第二线路层。

20.如权利要求8所述的制法，还包括形成至少一导电通孔贯穿该介电层，该导电通孔电性连接该第一线路层与该第二线路层。

21.如权利要求8所述的制法，还包括于该电路板的两侧形成一增层结构，该增层结构具有至少一介电层、至少一线路层、多个导电盲孔与多个连接垫。

22.如权利要求21所述的制法，还包括于该增层结构的表面形成一防焊层，且该防焊层具有多个开孔，以显露出该增层结构的连接垫。

Images