CN101350332B - 具有边缘支撑环的超薄晶片及其制造方法 - Google Patents

具有边缘支撑环的超薄晶片及其制造方法 Download PDF

Info

Publication number
CN101350332B
CN101350332B CN2008101295052A CN200810129505A CN101350332B CN 101350332 B CN101350332 B CN 101350332B CN 2008101295052 A CN2008101295052 A CN 2008101295052A CN 200810129505 A CN200810129505 A CN 200810129505A CN 101350332 B CN101350332 B CN 101350332B
Authority
CN
China
Prior art keywords
ultra
wafer
milling
edge support
thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2008101295052A
Other languages
English (en)
Other versions
CN101350332A (zh
Inventor
冯涛
戴嵩山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chongqing Wanguo Semiconductor Technology Co ltd
Original Assignee
Alpha and Omega Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alpha and Omega Semiconductor Inc filed Critical Alpha and Omega Semiconductor Inc
Publication of CN101350332A publication Critical patent/CN101350332A/zh
Application granted granted Critical
Publication of CN101350332B publication Critical patent/CN101350332B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02035—Shaping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02013—Grinding, lapping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043—Making grooves, e.g. cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/977—Thinning or removal of substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

本发明公开了一种具有边缘支撑环的超薄晶片及其制造方法。所述的超薄晶片包括超薄中间部分和外围边缘支撑环，且该外围支撑环具有有角度的内墙；所述的方法包括三种实施程序，可以用来制造超薄晶片，使之具有超薄中间部分和外围边缘支撑环，且外围边缘支撑环具有有角度的线性或非线性形状的内墙。本发明所提供的具有有角度的内墙的边缘支撑环能够配合旋转蚀刻过程。

Description

具有边缘支撑环的超薄晶片及其制造方法
技术领域
本发明主要涉及半导体器件制造，特别涉及形成边缘具有支撑环的晶片的制造方法。
背景技术
垂直功率元件包括功率MOSFET(金属氧化物半导体场效应晶体管)和绝缘栅双极型晶体管(IGBT)，它们构建在厚度要求小于4密尔(mil，即1密尔等于千分之一英寸)的超薄晶片之上。构建在超薄晶片上的这些功率元器件可以提供具有更小电阻及热阻。超薄晶片的应用还可以保证功率元件符合对总体封装厚度的苛刻要求。另外，超薄晶片，包括超薄活动连接区(floatzone)晶片，替代了带有用作元件连接及缓冲区域的外延形成的硅层的较贵的晶片。
由于超薄晶片的厚度小于4密尔，在晶片处理的过程中经常发生晶片翘起、弯曲和/或裂开及折断。现有技术中，通常提供两种晶片薄化和加工的途径。第一种途径是设置一个例如手持晶片、玻璃衬底、厚胶带、高分子衬底或者高分子复合材料衬底这样的临时支撑衬底。其缺点在于，第一种途径在设置和移除临时支撑衬底时要求复杂的操作。一些移除的过程使晶片有裂开和折断的风险。另外，用于将晶片固定在临时支撑衬底之上的粘合剂和其它高分子材料可能会在金属化的工程中在真空室内排出气体，同时对欧姆接触的质量产生不利影响。
在第二种途径中，形成于晶片边缘的支撑环便于掌握及加工超薄晶片。第二种途径的优点在于超薄晶片的加工过程中消除了例如粘合剂这样的附加材料。如专利号为6,162,702的美国专利，题目为：自支撑超薄硅晶片的制造方法，如图1和图2所示，硅晶片2具有超薄中间部分4，由具有较厚硅的圆周边框3支撑。通过碾、磨、钻或激光这样的可控的化学或物理方法，从硅晶片2去除一定量的硅从而形成超薄中间部分4。也可以选择在硅晶片2的边框形成一个覆盖层，并蚀刻硅晶片2，形成超薄中间部分4。
如图3、图4及图5中，所示的碾磨轮30带有碾磨齿32用来碾磨晶片31的背面34，形成环绕的厚边缘支撑环36。碾磨轮30具有转动轴“G”，而晶片31具有转动轴“W”。碾磨晶片背面34产生厚度小于4密尔的超薄中间部分38，周围围绕边缘支撑环36。边缘支撑环的厚度大致与原有晶片相同。边缘支撑环的宽度至少为2mm。支撑环越厚就越牢固，但形成芯片的区域也就越小。边缘支撑环36使对晶片31的操作更为容易。
在背面碾磨步骤之后，通常是对晶片31的超薄中间部分38进行旋转蚀刻，然后再是背面金属化过程。旋转蚀刻过程包括硅和氧化物的化学蚀刻步骤及之后的纯净水清洗步骤。旋转蚀刻过程增加了超薄中间部分38的机械强度，同时保证了随后设置的金属与晶片31的高掺杂硅衬底之间有较好的欧姆接触。在旋转蚀刻过程之后，晶片31在放入真空室进行背面金属化之前不需要经过干燥步骤。
已经发现边缘支撑环36的结构对旋转蚀刻过程会产生不利影响。如图6中所示，箭头所指出的晶片31根据旋转轴“W”做的旋转造成化学蚀刻剂和纯净水留在表面上，然后遇到边缘支撑环与超薄中间部分38所形成的直角的或接近直角的墙60。在旋转蚀刻过程中，墙60可以阻止全部的化学蚀刻剂和纯净水从晶片31中转出。这样的话，在背面金属化过程之前就需要有效地实施附加的清洁和/或干燥步骤。也可以将晶片31用高温烘烤，去除残余的化学蚀刻剂和纯净水。在别的情况下，现有技术中的边缘支撑环36的结构或许会在制造过程中带来不可接受的复杂性或延缓，从而对背面金属连接的质量带来附加的不利影响。
在本领域中，存在克服现有技术中对带有边缘支撑环的超薄晶片的制造方法的局限的需求。同时在本领域中也需要一种带有边缘支撑环的超薄晶片的制造方法，该方法制造的超薄晶片所具有的边缘支撑环，能够与设置背面金属之前通常具有的旋转蚀刻过程相配合。同时，进一步需要边缘支撑环具有成一定角度的内墙。
发明内容
本发明的目的在于提供一种具有边缘支撑环的超薄晶片及其制造方法，该方法形成具有边缘支撑环的超薄晶片，提供一个由边缘支撑环围绕的厚度小于4密尔的超薄中间部分，该边缘支撑环具有一定角度的内墙，从超薄中间部分延伸到边缘支撑环的顶部。借助具有一定角度的内墙，可以在旋转蚀刻过程中将所使用的化学物质在旋转蚀刻的过程中甩出晶片。
为达上述目的，本发明提供一种具有边缘支撑环的超薄晶片，其具有边缘支撑环的超薄晶片，包括一超薄中间部分和一外围边缘支撑环，该边缘支撑环带有具一定角度的内墙。
另外，本发明还提供一种制造带有边缘支撑环的超薄晶片的方法，其包括的步骤有：在贴近晶片背面边缘的位置设置碾磨轮；在进行碾磨晶片背面的同时，逐渐缩小碾磨轮的转动轴与晶片固定盘转动轴的距离；以及当超薄中间部分的厚度达到要求时结束对晶片背面的碾磨。
所述的制造带有边缘支撑环的超薄晶片的方法包括的步骤有：在贴近晶片背面边缘的位置设置带有碾磨齿(profiled teeth)的碾磨轮；碾磨晶片背面；以及当超薄中间部分的厚度达到要求时结束对晶片背面的碾磨。
所述的制造带有边缘支撑环的超薄晶片的方法包括的步骤有：在离晶片背面边缘一定距离的位置设置第一碾磨轮；碾磨晶片背面形成超薄中间部分和边缘支撑环，并且直至超薄中间部分的厚度达到要求；然后设置第二碾磨轮碾磨边缘支撑环的内墙使其成一定的角度。
至此，相当全面地概述了本发明的重要特征，是为了后续的细节描述能更好地被理解，也是为了本发明所提供的方案能更好地被认识。当然后续的叙述中也有附加的本发明的特征。
为此，在详细介绍本发明的至少一种实施例之前，需要认识到本发明的应用不限于由后续的叙述和附图所阐明的功能组成部分的细节及对于这些组成部分的安排。本发明可以有其它的实施方式，也可以通过各种各样的方法实践和实现。同时，还需要认识到，这里所使用的语法和术语，其目的是对本发明进行说明，而不能被视为对本发明的限制。
因此，本领域技术人员可以认识到，以本文所公开的内容为基础所产生的观念，可以轻易地被用来作为实现本发明的数个目的的方法和系统的设计基础。所以，重要的是，这些等价的结构应当被视为落在本发明的精神和范围之内。
附图说明
本发明的各个实施方式和特征将通过对后续的本发明的优选实施方式的叙述并结合下列附图介绍给本领域的普通技术人员。
图1是现有技术中的具有边缘支撑环的超薄晶片的俯视图；
图2是图1中的超薄晶片沿X-X′轴的剖视图；
图3是表示用碾磨轮碾磨晶片中间部分的示意图；
图4是表示晶片经碾磨轮碾磨的部分的侧面立视图；
图5是经碾磨后的包括超薄中间部分和边缘支撑环的晶片的部分侧面立视图；
图6是表示旋转蚀刻过程中旋转蚀刻用的化学制剂的流向的示意图；
图7是依照本发明的一种制造过程的旋转蚀刻过程中旋转蚀刻用的化学制剂的流向的示意图；
图8是依照本发明的另一种制造过程的旋转蚀刻过程中旋转蚀刻用的化学制剂的流向的示意图；
图9是依照本发明的第一种制造过程经碾磨的晶片的部分侧面立视图；
图10是图9中所示的晶片经碾磨后成为包括具有成一定角度的内墙的边缘支撑环的晶片的部分侧面立视图；
图11是依照本发明的第二种制造过程经碾磨的晶片的部分侧面立视图；
图12是图11中所示的晶片经碾磨后成为包括具有成一定角度的内墙的边缘支撑环的晶片的部分侧面立视图；
图13是依照本发明的第三种制造过程经碾磨的晶片的部分侧面立视图；
图14是图13中所示的晶片经碾磨后成为包括具有成一定角度的内墙的边缘支撑环的晶片的部分侧面立视图；
图15是表示本发明中超薄晶片背面金属化的部分侧面立视图；
图16是本发明的第一种制造方法所述的形成具有边缘支撑环的超薄晶片的程序的流程图；
图17是本发明的第二种制造方法所述的形成具有边缘支撑环的超薄晶片的程序的流程图；
图18是本发明的第三种制造方法所述的形成具有边缘支撑环的超薄晶片的程序的流程图。
具体实施方式
现在结合附图叙述本发明的细节，附图作为本发明的实施方式的图例，其作用是使本领域的技术人员可以实施本发明。值得注意的是，下文中的图及实施例并不意味着是对本发明所作的限制。本发明中的某些元素可以部分或全部地通过使用已知的组成部分来实施，这些已知组成部分中，只有是理解本发明的必要的部分才会被叙述，而已知组成部分的其它部分的详细叙述将被省略，以使得本发明不会变得模糊不清。另外，本发明通过附图包括了此处涉及的现有的和将来的等效的组成部分。
依据本发明的第一种实施方式，如图7所示，晶片70包括超薄中间部分71和形成于其晶片背面79上的外围边缘支撑环75。边缘支撑环75的具有一定角度的内墙76的底部与超薄中间部分71的边缘72形成优选确定的角B。具有一定角度的内墙76从超薄中间部分71的平面向上延伸到边缘支撑环的顶部78。在旋转蚀刻的过程中，化学蚀刻剂和纯净水会依照箭头所指的方向从晶片70甩出。边缘支撑环75可以使晶片70在后续的过程中获得减少操作步骤的优势，同时提供了在本文的本发明背景技术中所述的问题的解决方法。
依据本发明的另一种实施方式，如图8所示，晶片80包括大体上非线性的具有一定角度的内墙86，内墙86从超薄中间部分81的平面开始曲线向上延伸至在晶片80的背面89上形成的边缘支撑环85的顶部88。在旋转蚀刻的过程中，化学蚀刻剂和纯净水会依照箭头所指的方向从晶片80甩出。边缘支撑环85可以使晶片80在后续的过程中获得减少操作步骤的优势，同时提供了在本文的本发明背景技术中所述的问题的另一种解决方法。
本发明所述的制造方法的第一种方式，通常可以标示为如图16所示的程序160这样的，具有边缘支撑环的超薄晶片的制作过程。制造程序160使用带有转动轴的碾磨轮和固定晶片的晶片固定盘，晶片固定盘也具有转动轴。在本发明的优选实施方式中，碾磨轮的转动轴和晶片固定盘的转动轴是平行的。步骤163中，将碾磨轮设置在晶片背面贴近边缘的位置。从这个贴近晶片边缘的位置开始向外，晶片边缘的晶片材料将用来形成边缘支撑环，其实质上具有和原有的晶片相同的厚度，同时边缘支撑环的宽度至少为2mm。在步骤165中，碾磨晶片的背面并逐渐缩小碾磨轮转动轴与晶片固定盘转动轴之间的距离。距离的缩小量可以是一个碾磨轮进给深度的函数或者是一个时间的函数。在最后的步骤167中，当超薄中间部分的厚度达到要求时停止对晶片背面的碾磨。
图9所表示的是晶片90的背面93正依照程序160的方式由碾磨轮95碾磨。当碾磨晶片93的背面并逐渐缩小碾磨轮转动轴和晶片固定盘转动轴之间的距离的时候就可以形成边缘支撑环97和具有一定角度的内墙99。如图10所示，通过程序160形成了具有超薄中间部分100的晶片90和具有一定角度内墙99的边缘支撑环97。
本发明所述的制造方法的第二种方式，通常可以标示为如图17所示的程序170这样的，具有边缘支撑环的超薄晶片的制作过程。制造程序170使用带有转动轴的碾磨轮和固定晶片的晶片固定盘，晶片固定盘也具有转动轴。在本发明的优选实施方式中，碾磨轮的转动轴和晶片固定盘的转动轴是平行的。带有许多碾磨齿的碾磨轮在其外表面形成具有一定角度的形状。这个具有一定角度的形状应当与所要求的边缘支撑环的具有一定角度的内墙的形状较好地相一致。步骤173中，将碾磨轮设置在晶片背面贴近边缘的位置。从这个贴近晶片边缘的位置开始向外，晶片边缘的晶片材料将用来形成边缘支撑环，其实质上具有和原有的晶片相同的厚度，同时边缘支撑环的宽度至少为2mm。在步骤175中，碾磨晶片的背面并形成具有一定角度内墙的边缘支撑环。当超薄中间部分的厚度达到要求时，程序170结束于步骤177。在碾磨多个晶片后，碾磨轮的碾磨齿会受到磨损，就需要在步骤173中调整碾磨轮转动轴与晶片固定盘转动轴之间的距离。
如图11所示，制作程序170使用含有碾磨齿111的碾磨轮110，碾磨齿在碾磨轮的外表面113形成具有一定角度的形状112。如图12所示，具有一定角度的形状112与所要求的边缘支撑环115的具有一定角度的内墙114的形状较好地相一致。
本发明所述的制造方法的第三种方式，通常可以标示为如图18所示的程序180这样的，具有边缘支撑环的超薄晶片的制作过程。制作程序180使用两个碾磨轮来形成具有一定角度的内墙的边缘支撑环。在第一个步骤183中，将第一碾磨轮设置在离晶片边缘一定距离的位置。在本发明的优选实施方式中，碾磨轮的转动轴和晶片固定盘的转动轴是平行的。从这个离晶片边缘一定距离的位置开始向外，晶片边缘的晶片材料将用来形成边缘支撑环。在步骤185中，碾磨晶片背面直至超薄中间部分的厚度达到要求。在制作程序180的这个阶段，如图13所示，已用第一碾磨轮132将晶片130碾磨成超薄中间部分130和边缘支撑环133两个部分，边缘支撑环133具有大体上垂直的墙135。完成步骤185之后，在步骤187中，将第二碾磨轮设置在与垂直墙成一定角度的位置，作用是用来碾磨边缘支撑环，使其具有一定角度的内墙。在步骤189中碾磨出具有一定角度的内墙。如图14所示，第二碾磨轮140碾磨晶片130。将垂直墙135碾磨成具有一定角度的内墙141。
制作程序160、170和180都可以用来制作具有一定角度的线性形状的内墙，如图7中的具有一定角度的内墙76。制作程序160和程序170还可以用来制作具有一定角度的非线性形状的内墙，如图8中的具有一定角度的内墙86。在依照本发明的方法形成了带有具一定角度内墙的边缘支撑环之后，可以将晶片进行旋转蚀刻，并将其背面金属化，形成如图15所示的具有背面金属层153的超薄晶片150。
通过本发明所述的具有边缘支撑环的超薄晶片的制作方法所制造的超薄晶片所带有的边缘支撑环，能够配合通常的旋转蚀刻过程。边缘支撑环的具有一定角度的内墙可以提供一种将化学蚀刻剂和纯净水甩出晶片的方法，从而，可以使晶片为背面金属化做好准备。
对于上述的实施方式所做出的任何形式的改变，应当被认为没有离开本发明的范围。此外，一个确定的实施例的多种方式可以包含受本发明保护的客体，而不需要考虑相同实施例的其它方式。更进一步的是，不同的实施例的多种方式可以组合在一起。据此，本发明的范围应当由其在法律上等价的内容所确定。

Claims (15)

1.一种具有边缘支撑环的超薄晶片，该超薄晶片的厚度小于4密尔，其特征在于，包括：
一超薄中间部分和一外围边缘支撑环；
该边缘支撑环具有有角度的内墙；
该超薄中间部分的厚度小于4密尔。
2.如权利要求1所述的超薄晶片，其特征在于：所述的有角度的内墙从所述的超薄中间部分平面延伸到所述的边缘支持环的顶部。
3.如权利要求2所述的超薄晶片，其特征在于：所述的有角度的内墙从所述的超薄中间部分平面以线性形式延伸到所述的边缘支持环的顶部。
4.如权利要求2所述的超薄晶片，其特征在于：所述的有角度的内墙从所述的超薄中间部分平面以非线性形式延伸到所述的边缘支持环的顶部。
5.一种具有边缘支撑环的超薄晶片的制造方法，该超薄晶片的厚度小于4密尔，其特征在于，步骤包括：
在贴近晶片背面边缘的位置设置碾磨轮；
开始碾磨晶片背面，并同时逐渐缩小碾磨轮转动轴与晶片固定盘转动轴之间的距离；
当超薄中间部分的厚度达到要求时停止对晶片背面进行碾磨；其中，该超薄中间部分的厚度小于4密尔。
6.如权利要求5所述的制造方法，其特征在于：碾磨轮的转动轴平行于晶片固定盘的转动轴。
7.如权利要求5所述的制造方法，其特征在于：碾磨晶片背面并同时逐渐缩小磨轮转动轴与晶片固定盘转动轴之间的距离，从而产生一超薄中间部分和一外围边缘支撑环，该边缘支撑环具有有角度的内墙。
8.一种具有有角度内墙的边缘支撑环的超薄晶片的制造方法，该超薄晶片的厚度小于4密尔，其特征在于，步骤包括：
在贴近晶片背面边缘的位置设置带有碾磨齿的碾磨轮；
开始碾磨晶片背面；
当超薄中间部分的厚度达到要求时停止对晶片背面进行碾磨；其中，该超薄中间部分的厚度小于4密尔。
9.如权利要求8所述的制造方法，其特征在于：碾磨轮的碾磨齿形状与所要求的有角度内墙的形状相一致。
10.如权利要求8所述的超薄晶片制造方法，其特征在于：碾磨轮的转动轴平行于晶片固定盘的转动轴。
11.如权利要求8所述的超薄晶片制造方法，其特征在于：还包括在碾磨了多个晶片，累积了碾磨齿所受的磨损之后，对碾磨轮转动轴和晶片固定盘转动轴之间的距离进行调整的步骤。
12.如权利要求8所述的制造方法，其特征在于：使用带有碾磨齿的碾磨轮碾磨晶片背面，从而产生一超薄中间部分和一外围边缘支撑环，该边缘支撑环具有成一定角度的内墙。
13.一种具有的边缘支撑环的超薄晶片的制造方法，该超薄晶片的厚度小于4密尔，其特征在于，步骤包括：
在离晶片背面边缘一定距离的位置设置第一碾磨轮；
开始碾磨晶片背面形成一超薄中间部分和一边缘支撑环，并碾磨至该超薄中间部分的厚度达到要求，即小于4密尔；
接着设置第二碾磨轮用来碾磨边缘支撑环以形成有角度的内墙；
继续碾磨边缘支持环直至形成有角度的内墙。
14.如权利要求13所述的超薄晶片制造方法，其特征在于：所述的第一碾磨轮的转动轴平行于晶片固定盘的转动轴。
15.如权利要求13所述的超薄晶片制造方法，其特征在于：所述的进行第二碾磨轮设置的步骤包括将该第二碾磨轮与所述的外围支撑环成角度设置。
CN2008101295052A 2007-07-20 2008-06-23 具有边缘支撑环的超薄晶片及其制造方法 Active CN101350332B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/880,455 US8048775B2 (en) 2007-07-20 2007-07-20 Process of forming ultra thin wafers having an edge support ring
US11/880,455 2007-07-20

Publications (2)

Publication Number Publication Date
CN101350332A CN101350332A (zh) 2009-01-21
CN101350332B true CN101350332B (zh) 2012-03-28

Family

ID=40264159

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008101295052A Active CN101350332B (zh) 2007-07-20 2008-06-23 具有边缘支撑环的超薄晶片及其制造方法

Country Status (3)

Country Link
US (2) US8048775B2 (zh)
CN (1) CN101350332B (zh)
TW (1) TWI413208B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105390383A (zh) * 2014-08-26 2016-03-09 株式会社迪思科 晶片的加工方法

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060145312A1 (en) * 2005-01-05 2006-07-06 Kai Liu Dual flat non-leaded semiconductor package
US7884454B2 (en) * 2005-01-05 2011-02-08 Alpha & Omega Semiconductor, Ltd Use of discrete conductive layer in semiconductor device to re-route bonding wires for semiconductor device package
US7898092B2 (en) * 2007-11-21 2011-03-01 Alpha & Omega Semiconductor, Stacked-die package for battery power management
JP2009096698A (ja) * 2007-10-19 2009-05-07 Toshiba Corp ウェーハ及びその製造方法
US8164199B2 (en) * 2009-07-31 2012-04-24 Alpha and Omega Semiconductor Incorporation Multi-die package
US9257375B2 (en) 2009-07-31 2016-02-09 Alpha and Omega Semiconductor Inc. Multi-die semiconductor package
JP5441587B2 (ja) * 2009-09-25 2014-03-12 株式会社ディスコ ウエーハの加工方法
FR2953064B1 (fr) * 2009-11-20 2011-12-16 St Microelectronics Tours Sas Procede d'encapsulation de composants electroniques sur tranche
US8987878B2 (en) 2010-10-29 2015-03-24 Alpha And Omega Semiconductor Incorporated Substrateless power device packages
CN102157426B (zh) * 2011-01-28 2015-10-07 上海华虹宏力半导体制造有限公司 晶片支撑装置及晶片处理工艺
JP2012169487A (ja) * 2011-02-15 2012-09-06 Disco Abrasive Syst Ltd 研削装置
US8987898B2 (en) * 2011-06-06 2015-03-24 International Rectifier Corporation Semiconductor wafer with reduced thickness variation and method for fabricating same
CN102226986B (zh) * 2011-06-27 2013-01-16 天津环鑫科技发展有限公司 一种用于超薄半导体器件的制造方法
JP5796412B2 (ja) * 2011-08-26 2015-10-21 三菱電機株式会社 半導体素子の製造方法
US8716067B2 (en) 2012-02-20 2014-05-06 Ixys Corporation Power device manufacture on the recessed side of a thinned wafer
CN103390539B (zh) * 2012-05-11 2016-08-17 上海华虹宏力半导体制造有限公司 薄硅片的制备方法
CN103123913A (zh) * 2012-07-03 2013-05-29 上海华力微电子有限公司 一种打薄晶圆降低分裂闪存单元失败率的工艺方法
US9368340B2 (en) 2014-06-02 2016-06-14 Lam Research Corporation Metallization of the wafer edge for optimized electroplating performance on resistive substrates
US9966293B2 (en) 2014-09-19 2018-05-08 Infineon Technologies Ag Wafer arrangement and method for processing a wafer
CN106158580B (zh) * 2015-03-25 2020-02-07 中芯国际集成电路制造(上海)有限公司 晶圆减薄方法
TWI588880B (zh) * 2016-06-28 2017-06-21 昇陽國際半導體股份有限公司 晶圓薄化製程
JP6791579B2 (ja) * 2016-09-09 2020-11-25 株式会社ディスコ ウェーハ及びウェーハの加工方法
JP6460074B2 (ja) * 2016-10-07 2019-01-30 トヨタ自動車株式会社 半導体ウエハと半導体素子の製造方法
US20200321236A1 (en) * 2019-04-02 2020-10-08 Semiconductor Components Industries, Llc Edge ring removal methods
US20210013176A1 (en) * 2019-07-09 2021-01-14 Semiconductor Components Industries, Llc Pre-stacking mechanical strength enhancement of power device structures
USD917825S1 (en) * 2019-07-16 2021-04-27 Entegris, Inc. Wafer support ring
JP7391476B2 (ja) * 2020-03-17 2023-12-05 株式会社ディスコ 研削方法
CN111863596B (zh) * 2020-07-21 2023-05-26 绍兴同芯成集成电路有限公司 一种晶圆的铜柱与厚膜镀铜结构的制造工艺
US11626371B2 (en) 2020-12-28 2023-04-11 Infineon Technologies Ag Semiconductor structure with one or more support structures
US11837632B2 (en) * 2021-03-24 2023-12-05 Globalwafers Co., Ltd. Wafer
JP2022166513A (ja) * 2021-04-21 2022-11-02 富士電機株式会社 半導体装置の製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04263425A (ja) * 1991-02-18 1992-09-18 Toshiba Corp 半導体基板の研削装置及び研削方法
US6162702A (en) 1999-06-17 2000-12-19 Intersil Corporation Self-supported ultra thin silicon wafer process
JP4878738B2 (ja) * 2004-04-30 2012-02-15 株式会社ディスコ 半導体デバイスの加工方法
US7507638B2 (en) * 2004-06-30 2009-03-24 Freescale Semiconductor, Inc. Ultra-thin die and method of fabricating same
US7066792B2 (en) * 2004-08-06 2006-06-27 Micron Technology, Inc. Shaped polishing pads for beveling microfeature workpiece edges, and associate system and methods
US7314767B2 (en) * 2005-05-27 2008-01-01 Credence Systems Corporation Method for local wafer thinning and reinforcement
JP4731241B2 (ja) * 2005-08-02 2011-07-20 株式会社ディスコ ウエーハの分割方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105390383A (zh) * 2014-08-26 2016-03-09 株式会社迪思科 晶片的加工方法
CN105390383B (zh) * 2014-08-26 2020-03-17 株式会社迪思科 晶片的加工方法

Also Published As

Publication number Publication date
CN101350332A (zh) 2009-01-21
TWI413208B (zh) 2013-10-21
US8507362B2 (en) 2013-08-13
US8048775B2 (en) 2011-11-01
US20110223742A1 (en) 2011-09-15
US20090020854A1 (en) 2009-01-22
TW200905789A (en) 2009-02-01

Similar Documents

Publication Publication Date Title
CN101350332B (zh) 具有边缘支撑环的超薄晶片及其制造方法
CN100533660C (zh) 贴合晶片的制造方法及贴合晶片的外周磨削装置
US20080044984A1 (en) Methods of avoiding wafer breakage during manufacture of backside illuminated image sensors
CN106531625B (zh) 半导体装置的制造方法
US20070155131A1 (en) Method of singulating a microelectronic wafer
JP4514490B2 (ja) 半導体ウエハの小片化方法
CN103180937B (zh) 片材粘附装置及粘附方法
CN101673679A (zh) 薄型半导体晶片和减薄半导体晶片的方法
EP0964436A3 (en) Method for manufacturing SOI wafer and SOI wafer
JP2003229384A (ja) 半導体装置の製造方法
CN101844740A (zh) 一种基于金硅共晶的低温键合方法
EP1424377A4 (en) ADHESIVE SHEET FOR CHIP CUTTING AND ASSOCIATED CHIP CUTTING PROCESS
CN102104021B (zh) 晶片切割方法
CN105990208A (zh) 层叠器件的制造方法
CN104649217A (zh) 一种多mems传感器的单芯片加工方法
CN103241708A (zh) 带有空腔的衬底的制备方法
CN108020774B (zh) 小样品的去层方法
TWI654062B (zh) Breaking device and breaking method of brittle material substrate in breaking device
CN111441072A (zh) 一种先晶粒切割后双面电镀的晶粒生产方法
WO2016056124A1 (ja) 半導体装置の製造方法
TW201604156A (zh) 貼合基板之分斷方法及分斷裝置
US10825719B2 (en) Methods of fabricating silicon-on-insulator (SOI) semiconductor devices using blanket fusion bonding
CN109712875B (zh) 晶圆直接键合方法
CN101192549A (zh) 晶片级芯片封装工艺
JPH0442949A (ja) ダイシングスリット付き半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20170619

Address after: Chongqing city Beibei district and high tech Industrial Park the road No. 5 of 407

Patentee after: Chongqing Wanguo Semiconductor Technology Co.,Ltd.

Address before: Bermuda Hamilton No. 22 Vitoria street Canon hospital

Patentee before: ALPHA & OMEGA SEMICONDUCTOR, Ltd.

TR01 Transfer of patent right
PE01 Entry into force of the registration of the contract for pledge of patent right

Denomination of invention: Ultra thin wafers having an edge support ring and manufacture method thereof

Effective date of registration: 20191210

Granted publication date: 20120328

Pledgee: Chongqing Branch of China Development Bank

Pledgor: Chongqing Wanguo Semiconductor Technology Co.,Ltd.

Registration number: Y2019500000007

PE01 Entry into force of the registration of the contract for pledge of patent right
PC01 Cancellation of the registration of the contract for pledge of patent right

Granted publication date: 20120328

Pledgee: Chongqing Branch of China Development Bank

Pledgor: Chongqing Wanguo Semiconductor Technology Co.,Ltd.

Registration number: Y2019500000007

PC01 Cancellation of the registration of the contract for pledge of patent right