CN101315799B - 数字记录和再现装置及方法和数字数据转换装置 - Google Patents

Abstract

一种数字记录和再现装置及方法和数字数据转换装置，该数字记录装置用于根据第二采样频率的多比特PCM数据的记录格式来在记录介质上记录第一采样频率的1比特数字音频数据，包括：存储部件，输入的所述第一采样频率的1比特数字音频数据被写入所述存储部件；编码器，被配置为从所述存储部件以与所述第二采样频率同步的时钟读取所述1比特数字音频数据，并被配置为通过下述方式转换所述1比特数字音频数据：所述1比特数字音频数据的比特被排列在与所述记录格式一致的多比特PCM数据内提供的1比特数据区域中；以及记录器，被配置为根据所述记录格式在所述记录介质上记录从所述编码器输出的数据。

Description

数字记录和再现装置及方法和数字数据转换装置

技术领域

本发明涉及数字记录装置及方法、数字再现装置及方法和数字数据转换装置。更具体而言，本发明涉及用于将希格玛-德尔塔(∑Δ)调制的1比特数字音频数据(1比特数据)转换成PCM(脉冲编码调制)数字信号(PCM数据)并对其进行记录的数字记录装置及方法，涉及用于再现记录的数字信号并获得原始的1比特数字音频数据的数字再现装置及方法，并涉及数字数据转换装置。 

背景技术

作为用于记录和再现视频/音频信号的装置，使用录像带的VTR装置迄今为止已为大家所知。近年来，用于记录和再现数字视频/音频数据的数字VTR装置变得常用。另外，使用磁盘、存储器等作为记录介质的装置已被提供。诸如该数字VTR装置之类的数字视频装置中数字音频信号的采样频率通常是48kHz。 

相比之下，在CD(致密光盘)等格式的情况下(音频信号利用该格式被转换成数字形式并记录和再现)，采样频率常常是44.1kHz。例如，在CD-DA(数字音频)标准中，使用具有44.1kHz的采样频率、量化比特数为16的PCM(脉冲编码调制)数字信号(PCM数据)。 

另一方面，作为用于数字音频信号的另一种方法，被称为希格玛-德尔塔(∑Δ)调制的方法已在例如“AD/DA converter and digital filter”，The Journal of the Acoustical Society of Japan，Volume 46，No.3(1990)，第251到257页中提出。与现有技术的CD等数字音频使用的数据格式相比，通过该∑Δ调制获得的一比特数字音频数据(1比特数据)具有很高的采样频率和短数据字长(例如，采样频率是44.1kHz的64倍那么高，数据字长为1比特)，并且具有可传输频带较宽的优势。另外，即使对于1 比特信号，∑Δ调制也能在位于低于64倍以上的过采样频率的频率处的音频频带中确保高动态范围。利用这一优势，本方法可以应用于具有高音质和数据传输的记录和再现。 

该1比特∑Δ调制的音频信号被用作所谓的超级音频CD(SACD)中的DSD(直接数字流，Direct Stream Digital)方法的信号，SACD由索尼公司和飞利浦公司提出作为下一代CD标准。 

作为现有技术的示例，第9-261071号日本未实审专利申请公布公开了一种用于DSD方法的1比特数字音频数据(1比特数据)的主控(mastering)装置。第2001-5499号日本未实审专利申请公布公开了一种音乐数据信息传送方法和装置，用于对诸如将在数字音乐数据传送中传送的音乐数据的采样频率之类的音乐数据信息进行数字传送。 

发明内容

当具有上述64×44.1kHz(＝2.8224MHz)采样频率的1比特数据将被诸如数字VTR装置之类的具有48kHz的音频采样频率的数字视频设备记录和再现时，有必要暂时将1比特数据转换成模拟信号，按48kHz的采样频率对其进行采样，并将其转换成PCM数字音频信号(PCM数据)。诸如滤波过程之类的信号处理对于变成模拟和数字形式的转换变得必需。结果，发生音质退化。 

考虑到现有技术的这类情况，提出本发明。希望提供这样的数字记录装置及方法，数字再现装置及方法，以及数字数据转换装置，它们能够在采样频率为44.1kHz的系统的1比特数字音频数据(1比特数据)被记录和再现到采样频率为48kHz系列的记录装置或从该装置被记录和再现时最小化音质的退化。 

根据本发明的实施例，提供了一种数字记录装置，用于根据第二采样频率的多比特PCM数据的记录格式来在记录介质上记录第一采样频率的1比特数字音频数据，所述数字记录装置包括：存储部件，第一采样频率的1比特数字音频数据被写入所述存储部件；编码器，被配置为从所述存储部件以与第二采样频率同步的时钟读取所述1比特数字音频数据，并被配 置为通过下述方式转换所述1比特数字音频数据：所述1比特数字音频数据的比特被排列在与所述记录格式一致的多比特PCM数据内提供的1比特数据区域中；以及记录器，用于根据所述记录格式在所述记录介质上记录从所述编码器输出的记录数据。 

该数字记录装置还可包括时钟发生器用于实现所述第一采样频率和所述第二采样频率之间的同步并用于生成每个采样频率的整倍数的时钟，其中以来自所述时钟发生器的所述第一采样频率的整数倍的第一时钟输入的所述1比特数字音频数据被写入所述存储部件，以所述第二采样频率的整数倍的第二时钟从所述存储部件读取1比特数字音频数据，并且所述编码器以所述第二时钟被驱动。其中所述记录格式的多比特脉冲编码调制数据的每个采样的与多个通道相对应的一些比特被用作所述1比特数据区域。 

所述第一采样频率可以是2.8224MHz(＝64×44.1kHz)，所述第二采样频率可以是48kHz，所述时钟发生器包括：主时钟振荡器，用于生成频率是44.1kHz的512倍那么高的时钟；乘法器，用于将来自主时钟振荡器的主时钟加倍到5倍以上；以及分频器，用于将来自乘法器的时钟分频到1/2352，所述时钟发生器可输出主时钟作为第一时钟，并且高达作为第二采样频率的48kHz的512倍的时钟可被用作第二时钟。 

记录器可将用于12个通道的48kHz/24比特PCM数据记录为多比特PCM数据，并且一起记录数字视频数据。48kHz/24比特PCM数据的每个采样的24比特中的20比特可被用作1比特数据区域，并且通过使用具有1比特数据区域的三个通道的48kHz/24比特PCM数据，1比特数字音频数据的1个通道可被分配。通过使用用于识别与数字视频数据的场的对应关系、场中的位置和针对48kHz/24比特PCM数据而分配比特数目的识别信息，该识别信息优选地排列在PCM数据每个采样的24比特中的所述1比特数据区域之外的4比特用于三个通道的12比特区域中。 

根据本发明的另一个实施例，提供了一种数字记录方法，该方法根据第二采样频率的多比特PCM数据的记录格式来在记录介质上记录第一采样频率的1比特数字音频数据，该数字记录方法包括以下步骤：接收第一采样频率的1比特数字音频数据并将所述1比特数字音频数据写入存储部件；以与第二采样频率同步的时钟从所述存储部件读取所述1比特数字音 频数据；对从所述存储部件读取的1比特数字音频数据进行编码，使得这些比特排列在与所述记录格式一致的多比特PCM数据内提供的1比特数据区域中；以及根据所述记录格式在记录介质上记录编码的输出数据。 

根据本发明的另一个实施例，提供了一种数字数据转换装置，用于根据第二采样频率的多比特PCM数据的记录格式来转换第一采样频率的1比特数字音频数据，所述1比特数字音频数据根据所述记录格式被记录在记录介质上，所述数字数据转换装置包括：存储部件，第一采样频率的1比特数字音频数据被写入所述存储部件；以及编码器，被配置为从所述存储部件以与第二采样频率同步的时钟读取所述1比特数字音频数据，并被配置为转换所述1比特数字音频数据使得所述1比特数字音频数据的比特排列在与所述记录格式一致的多比特PCM数据内提供的1比特数据区域中。 

根据本发明的另一实施例，提供了一种数字再现装置用于再现第一采样频率的1比特数字音频数据根据第二采样频率的多比特PCM数据的记录格式被记录在其上的记录介质，所述数字再现装置包括：再现部件，用于读取与所述记录介质的记录格式一致的多比特PCM数据，所述多比特PCM数据通过下述的方式被转换和记录在所述记录介质上，其中所述1比特数字音频数据的比特排列在与所述记录格式一致的多比特PCM数据内提供的1比特数据区域中；解码器，被配置为将来自被所述再现部件再现的多比特PCM数据内提供的1比特数据区域的数据返回到所述1比特数字音频数据的数据序列，并被配置为以与所述第二采样频率同步的时钟输出所述数据序列；以及存储部件，来自所述解码器的所述第二采样频率的1比特数字音频数据被写入所述存储部件，并从所述存储部件以与所述第一采样频率同步的时钟读取原始的1比特数字音频数据。 

根据本发明的另一实施例，提供了一种数字再现方法用于再现第一采样频率的1比特数字音频数据根据第二采样频率的多比特PCM数据的记录格式被记录在其上的记录介质，所述数字再现方法包括以下步骤：读取与所述记录介质的记录格式一致的多比特PCM数据，所述多比特PCM数据通过下述方式被转换并记录在所述记录介质上，其中所述1比特数字音 频数据的比特排列在与所述记录格式一致的多比特PCM数据内提供的1比特数据区域中；以下述方式执行解码：来自在所述再现中再现的多比特PCM数据内提供的1比特数据区域的数据被返回到所述1比特数字音频数据的数据序列，并以与所述第二采样频率同步的时钟被输出；将所述第二采样频率的1比特数字音频数据写入存储部件，所述1比特数字音频数据在所述解码中被解码；以及，以与所述第一采样频率同步的时钟从所述存储部件读取原始的1比特数字音频数据。 

根据本发明的另一实施例，提供了另一种数字数据转换装置，用于将第一采样频率的1比特数字音频数据反向转换成原始的1比特数字音频数据，所述1比特数字音频数据通过下述方式被记录在记录介质上：所述1比特数字音频数据的比特排列在与第二采样频率的的多比特PCM数据的记录格式一致的多比特PCM数据内提供的1比特数据区域中，所述数字数据转换装置包括：解码器，被配置为将从所述多比特脉冲编码调制数据的1比特数据区域读取的数据返回到所述1比特数字音频数据的数据序列，并被配置为以与所述第二采样频率同步的时钟输出数据序列；以及存储部件，向所述存储部件写入来自所述解码器的所述第二采样频率的1比特数字音频数据，并从所述存储部件以与所述第一采样频率同步的时钟读取原始的额1比特数字音频数据。 

根据本发明的实施例，当第一采样频率的1比特数字音频数据根据第二采样频率的多比特PCM数据的记录格式被转换以记录到记录介质上时，所述第一采样频率的1比特数字音频数据被输入并写入存储部件，所述1比特数字音频数据以与所述第二采样频率同步的时钟从所述存储部件被读取，并且读取的1比特数字音频数据被转换使得这些比特排列在与所述记录格式一致的多比特PCM数据内提供的1比特数据区域中。结果，可以最小化音质退化并根据多比特PCM数据的记录格式来记录所述1比特数字音频数据，使得将记录的数据反向转换成原始的1比特数字音频数据成为可能。 

附图说明

图1是示出作为在本发明的实施例中使用的记录和再现装置的示例的数字VTR装置的示意性配置的框图； 

图2示出数字VTR装置在其上执行记录的录像带上的记录格式的示例； 

图3是示出数字VTR装置的现有技术的音频处理器的配置示例的框图； 

图4是示出在本发明的实施例中使用的数字VTR装置的音频处理器的配置示例的框图； 

图5A和5B是示出基于数据传输标准的输入/输出电平的具体示例的波形图； 

图6A和6B是示出如下输入缓冲器和输出缓冲器的示例的框图，两个不同的数据传输标准通过所述输入缓冲器和输出缓冲器可进行交换； 

图7A和7B是当场频为60Hz或59.94Hz时对于每场的1比特数据分配的图解； 

图8A、8B和8C是分别当场频为50Hz、当帧频为24Hz和当帧频为23.98Hz时，对于1比特数据的每场的分配的图解； 

图9例示了当场频为60Hz时，对于一场中每个采样周期的1比特数据分配； 

图10A和10B例示了当场频为60Hz时，在1个采样周期中将1比特数据分配给用于三个通道的3个采样； 

图11例示了当场频为59.94Hz时，对于一场中每个采样周期的1比特数据分配；并且 

图12A、12B和12C例示了当场频为59.94Hz时，对于在1个采样周期中与三个通道相对应的3个采样的1比特数据分配。 

具体实施方式

下面参考附图来描述应用本发明的具体实施例。 

图1是示意性地示出充当在本发明的实施例中使用的记录和再现装置的数字VTR装置的具体示例的框图。图1中示出的数字VTR装置记录和 再现来自和去往作为带状记录介质的所谓的录像带110的数字视频/音频信号。 

虽然将被记录到数字VTR装置或从数字VTR装置再现的数字音频数据的采样频率为48kHz，但是在该实施例中假设了如下情况，其中为了在数字VTR装置中记录具有44.1kHz系列的采样频率的1比特数据(1比特数字音频数据)，1比特数据通过比特重排被转换成48kHz采样频率的PCM数据，该PCM数据在再现期间被反向转换成1比特数据。1比特数据的示例包括作为由索尼公司和飞利浦公司提出的下一代CD标准的所谓的超级音频CD(SACD)中的DSD(直接数字流)方法的1比特∑Δ调制的音频信号数据。DSD方法的1比特数据的采样频率为2.8224MHz(＝64×44.1kHz)。 

在图1中，被输入到视频输入端子101的数字视频数据被发送到压缩编码器102，藉此被压缩和编码，并发送到记录系统103。另外，被输入到音频输入端子111的数字音频数据被发送到音频处理器10的记录音频处理电路单元10a，藉此执行用于记录的音频处理，并被发送到记录系统103。在记录系统103中，来自压缩编码器102的压缩视频数据和来自记录音频处理电路单元10a的数字音频数据被转换成与预定的记录格式一致的记录信号，并经由记录放大器104被提供到旋转磁头105，从而被记录在录像带110的倾斜的记录磁道(oblique recording tracks)(螺旋轨道)上。 

图2示出在录像带110上使用的记录格式的示例。在录像带110上，沿作为磁带前进方向的纵向方向倾斜的记录磁道115依次形成。在这一具体示例中，两个相互靠近的记录磁道115中的记录方位互不相同。记录磁道115的扫描起点侧和扫描终点侧上的区域分别被设为视频数据区ARVU和ARVL，夹在视频数据区ARVU和ARVL中间的区域被设为音频数据区ARA。 

通过使用图1的旋转磁头105来扫描图2所示录像带110的记录磁道115而获得的再现信号被再现放大器106放大并被发送到再现系统107，藉此执行包含波形均衡和解调过程的信号再现过程。然后，数字视频数据 被发送到解压缩解码器108，且数字音频数据被发送到音频处理器10的再现音频处理电路单元10b。在解压缩解码器108中，作为与视频记录期间在压缩编码器102中执行的压缩编码过程相反的过程的解压缩解码过程被执行，且得到的数字视频数据从输出端子109获取。在再现音频处理电路单元10b中，与在记录音频处理电路单元10a中执行的过程相反的过程被执行，且得到的数字音频数据从输出端子119获取。 

这里，作为被数字VTR装置记录和再现的数字音频数据的标准的示例，假设了以48kHz的采样频率为12个通道记录和再现24比特PCM数据的示例。在该实施例中，如上所述，具有64×44.1kHz(＝2.8224MHz)采样频率的1比特数据通过比特重排被转换成48kHz/24比特采样频率的PCM数据记录帧，并且通过使用12个通道中的音频通道中的三个通道的记录帧来记录1比特数据，如后面将要描述的那样。 

即，数字VTR装置的用于原始48kHz/24比特PCM音频记录和再现的音频处理器具有类似于图3示出的音频处理器10’的配置。相比之下，如图4所示，该实施例的音频处理器是添加了用于通过比特重排将44.1kHz系列的1比特数字音频数据转换成48kHz系列的PCM数据(PCM数字音频数据)或用于执行相反转换的配置的音频处理器10。首先，给出对于作为图3的音频处理器10’和图4的音频处理器10的公共部分的用于记录和再现48kHz/24比特PCM数据的配置的描述。 

在图3和4中，48kHz/24比特PCM数据被输入到输入端子11。该示例中的PCM数据根据作为AES/EBU(音频工程师协会/欧洲广播联盟)的标准之一并作为数字音频标准的AES3格式(AES-3id-2001)来传送。使用同轴电缆来进行信号传送，并使用BNC连接器来做输入端子11。来自输入端子11的PCM数据经由AES3输入缓冲器12被发送到AES3解码器13，并被AES3解码器13从AES3标准的格式转换成用于VTR记录的PCM数据格式。之后，PCM数据经由输出端子14被获取并被发送到图1的记录系统103。 

来自图1的再现系统107的PCM数据经由图3和4的输入端子16被发送到AES3编码器17，藉此PCM数据被转换成AES3标准的格式的 PCM数据，并经由AES3输出缓冲器18从输出端子19被获取。使用BNC连接器来做输出端子19，并使用同轴电缆来进行信号传送。 

频率为48kHz×512的时钟信号作为数字VTR装置的PCM数据的音频时钟被输入到输入端子21，并提供到AES3解码器13、AES3编码器17和仪表接口22。来自AES3解码器13的PCM数据和来自输入端子16的PCM数据被输入到仪表接口22，且用于显示数字VTR装置的音频电平表的仪表数据被输出并发送到输出端子23。 

在图3和4示出的示例中，音频处理器10(10’)的主电路例如由所谓的FPGA(现场可编程门阵列)20(20’)形成。块24(24’)示出48kHz系列的电路单元，且块25示出44.1kHz系列的电路单元。 

接下来，给出对于图4的音频处理器10中从图3的配置添加的部分的描述。 

具有2.8224MHz(＝64×44.1kHz)采样频率的1比特数据(1比特数字音频数据)被输入到图4的输入端子31。该1比特数据是索尼公司和飞利浦公司的上述所谓超级音频CD(SACD)使用的DSD(直接数字流)方法的1比特∑Δ调制的音频信号数据，并且能够传送上述1比特数据的标准(1比特IF)被用于信号传送。这里，作为1比特数据传送标准(1比特IF)的具体示例，SDIF(索尼数字接口格式)标准的SDIF-3可被使用，它是索尼公司提出的数字音频传送标准。在SDIF-3标准中，发送和接收是利用具有BNC连接器和75欧姆特征阻抗的同轴电缆来执行的，且输入/输出电平是如图5A所示的TTL电平。图5B示出采用正负值的上述AES3的输入/输出电平。 

如图5A和5B所示，1比特数据传送标准(1比特IF)和AES3的输入/输出电平互不相同，但是它们二者都使用同轴电缆和BNC连接器。因此，输入端子31可以被1比特数据的输入和PCM数据的输入共享。另外，BNC连接器可以类似地用作输出端子46，且输出端子46可以被1比特数据的输出和PCM数据的输出共享。 

被输入到输入端子31的1比特数据或PCM数据被发送到1比特IF/AES3输入缓冲器32。例如在图6A中示出的1比特IF/AES3输入缓冲 器32按如下方式来配置：来自使用BNC连接器的输入端子31的数据被发送到1比特IF输入缓冲器32a和AES3输入缓冲器32b，来自1比特IF输入缓冲器32a的输出被发送到选择器开关32c的选中端子a，且来自AES3输入缓冲器32b的输出被发送到选择器开关32c的选中端子b。选择器开关32c的切换以来自输入端子37的1比特数据/PCM数据输入切换控制信号为基础被控制。来自选择器开关32c的输出数据被发送到图4的1比特IF解码器33和AES3解码器38。1比特IF/AES3输入缓冲器32可以做成共用的，且用于输入信号的门限电平可被切换和选择。这种情况下，例如，切换控制可按如下方式来执行：当输入1比特数据时，门限电平被设为1.5伏，当输入PCM数据时，门限电平被设为0伏。 

类似地，连接到使用BNC连接器的输出端子46的1比特IF/AES3输出缓冲器45例如可按图6B所示来配置。在图6B的示例中，来自图4的选择器开关29的数据被发送到1比特IF输出缓冲器45a和AES3输出缓冲器45b，来自1比特IF输出缓冲器45a的输出被发送到选择器开关45c的选中端子a，来自AES3输出缓冲器45b的输出被发送到选择器开关45c的选中端子b，且来自选择器开关32c的输出数据被发送到输出端子46。选择器开关45c的切换以来自输入端子48的1比特数据/PCM数据输出切换控制信号为基础被控制。1比特IF/AES3输出缓冲器45也可做成共用的，以便输出电平被切换和选择。这种情况下，例如，当要输出1比特数据时，DC偏置可被切换到1.5伏，增益可被切换到3Vpp；当要输出PCM数据时，DC偏置可被切换到0伏，增益可被切换到1Vpp。 

参考回图4，来自1比特IF/AES3输入缓冲器32的1比特数据被发送到44.1kHz系列电路块25的1比特IF解码器33，藉此对1比特IF传送标准的解码被执行且数据被发送到RAM(例如，双端口RAM)34。在RAM 34中，从44.1kHz系列到48kHz系列的时钟频率的转换被执行，且来自RAM 34的数据被发送到48kHz系列电路块24的1比特数据格式编码器35。在1比特数据格式编码器35中，如稍后将要描述的那样，通过比特重排执行数据转换以在48kHz PCM数据的记录帧中记录1比特数据，且转换输出数据被发送到选择器开关28的选中端子a。另外，来自1 比特IF/AES3输入缓冲器32的PCM数据被发送到48kHz系列电路块24的AES3解码器38，藉此对AES3传送标准的解码被执行，并且此后数据被发送到选择器开关28的选中端子b。选择器开关28的切换以来自输入端子37的1比特数据/PCM数据输出切换控制信号为基础被控制，且来自选择器开关28的输出数据从输出端子36被输出并发送到图1的记录系统103。 

来自图1的再现系统107的数据经由图4的输入端子41被发送到48kHz系列电路块24的1比特数据格式解码器42和AES3编码器47。1比特数据格式解码器42将被记录为48kHz PCM数据的1比特数据(在PCM记录帧中记录的数据)返回到原始的1比特数据，并执行1比特数据格式编码器35的反向转换过程。时钟频率照原样仍为48kHz系列，并使用RAM(例如，双端口RAM)43被转换成44.1kHz系列的时钟频率。来自RAM 43的数据被发送到44.1kHz系列电路块25的1比特IF编码器44，藉此被转换成预定的1比特传送标准(例如，索尼公司提出的SDIF-3标准)的格式的数据。来自1比特IF编码器44的数据被发送到选择器开关29的选中端子a。另外，在AES3编码器47中，来自输入端子41的数据被转换成AES3传送标准的格式的PCM数据并被发送到选择器开关29的选中端子b。选择器开关29的切换以来自输入端子48的1比特数据/PCM数据输出切换控制信号为基础被控制，且来自选择器开关29的数据被发送到1比特IF/AES3输出缓冲器45。 

接着，给出对于具有2.8224MHz(＝64×44.1kHz)采样频率的1比特数据和具有48kHz采样频率的PCM数据之间的时钟同步的描述。一般而言，48kHz的时钟是通过对44.1kHz系列的主时钟进行加倍和分频来生成的。该48kHz的时钟与数字VTR装置的音频时钟同步，且将被输入/输出的1比特数据被重排并作为48kHz的PCM数据(PCM记录帧的数据)被记录和再现。 

用于记录数字VTR装置的PCM数据的48kHz音频时钟已输入到图4的输入端子51。该48kHz时钟被提供到作为晶体振荡器的VCXO(压控晶体振荡器)52，且VCXO 52生成频率是44.1kHz的512倍那么高 (＝22.5792MHz)的主时钟。来自VCXO 52的主时钟被发送到PLL(锁相环)电路53，藉此成为频率高达5倍以上(112.896MHz)的时钟，并被分频器54分频到1/2352，藉此变成48kHz的时钟。它被发送到VCXO52，藉此与来自输入端子51的48kHz时钟同步。PLL电路53被用作将频率加倍到5倍以上的乘法器。VCXO 52、PLL电路53和分频器54构成用于生成与用来记录数字VTR装置的PCM数据的48kHz时钟同步的44.1kHz时钟的时钟发生器。 

来自VCXO 52的22.5792MHz(＝44.1kHz×512)时钟被发送到44.1kHz系列电路块25的1比特IF解码器33、1比特IF编码器44以及RAM 34和43，还被发送到44.1kHz系列电路块25的分频器55，藉此驱动这些电路。分频器55通过将22.5792MHz的时钟分频到1/512来生成44.1kHz的时钟，并经由字同步输出缓冲器56从输出端子57获取44.1kHz的时钟。字同步输出缓冲器56的切换可按如下方式来配置：字同步输出缓冲器56以来自输入端子48的1比特数据/PCM数据输出切换控制信号为基础被控制，并且当要输出PCM数据时，字同步的或AES3编码的48kHz PCM数据被输出。 

来自输入端子21的频率为48kHz×512的时钟被提供到AES3解码器13、AES3编码器17和仪表接口22，还被发送到1比特数据格式编码器35、AES3解码器38、1比特数据格式解码器42和AES3编码器47，藉此驱动这些电路。 

通过与现有技术类似的方式，还可以通过滤波过程等将1比特数据转换成多比特PCM数据然后将采样频率转换成48kHz。在图4的示例中，来自1比特IF解码器33的1比特数据被1比特数据到PCM转换器61转换成具有44.1kHz采样频率的多比特PCM数据。多比特PCM数据的采样频率被采样速率转换器62转换成48kHz，然后该数据被发送到选择器开关63的选中端子a。来自AE3S解码器13的PCM数据被提供到选择器开关63的选中端子b，且来自选择器开关63的输出数据被发送到输出端子14。选择器开关63的切换以来自输入端子65的1比特数据/PCM数据转换输入切换控制信号为基础被控制。另外，来自RAM 43的1比特数据被 1比特到PCM转换器61转换成具有44.1kHz采样频率的多比特PCM数据，采样频率被采样速率转换器62转换成48kHz，且该数据被发送到选择器开关67的选中端子a。来自输入端子16的PCM数据被提供到选择器开关67的选中端子b，且来自选择器开关67的输出数据被发送到AES3编码器17。选择器开关67的切换以来自输入端子66的1比特数据/PCM数据转换输出切换控制信号为基础被控制。来自VCXO 52的22.5792MHz(＝44.1kHz×512)时钟被提供到1比特到PCM转换器61和采样速率转换器62，且来自输入端子21的48kHz×512时钟也被提供到采样速率转换器62。 

在具有按如上所述来配置的音频处理器10的数字VTR装置中，来自输出端子36(或14)的PCM数据(数字音频数据)被发送到图1的记录系统，并与数字视频数据一起以在录像带110上依次形成图2所示的记录磁道115的方式被记录。因此，对于将要记录的PCM数据，还必须考虑与视频信号的场/帧频的关系。 

作为数字视频信号的场频，有59.94Hz(59.94场/秒)和在使用NTSC方法的电视广播系统中经常被使用的60Hz(60场/秒)。在使用PAL方法的电视广播系统中，50Hz(50场/秒)经常被使用。众所周知的还有考虑到与电影(24帧/秒)的对应关系，帧频为24Hz(24帧/秒)或23.98Hz的方法。 

如图7A所示，当场频为60Hz时，采样频率为2.8224MHz的1比特数据为每场47040(＝2822400/60)比特，且每场可平均分配47040比特。 

相比之下，当场频为59.94Hz时，采样频率为2.8224MHz的1比特数据为每场47087.04(＝2822400/59.94)比特。这里，每场0.04比特的分数在25场时变为1比特。因此，如图7B所示，通过使用25场作为一个周期，1177176(47087.04×25)比特可被分配。47088比特可被分配给每个周期的25场中的一场，47087比特可被分配给24场。对于这些场的识别，可执行控制使得在25场的周期中重复一个“0”和24个“1”的场ID(标识信息)被使用，并且47088比特被分配给场ID为“0”的场，47087比特被分配给场ID为“1”的场。 

接下来，当场频为50Hz时，如图8A所示，采样频率为2.8224MHz的1比特数据变为每场56448(＝2822400/50)比特，且每场可平均分配56448比特。 

另外，如图8B所示，当帧频为24Hz(场频为48Hz)时，采样频率为2.8224MHz的1比特数据变为每帧117600(＝2822400/24)比特，变为每场58800(＝117600/2)比特，且每场可平均分配58800比特。 

相比之下，当帧频为23.98Hz(场频为47.96Hz)时，采样频率为2.8224MHz的1比特数据变为每帧117717.6(＝2822400/23.98)比特，变为每场58858.8(＝117717.6/2)比特。这里，由于每场0.8的分数在5帧时变为4比特，结果，如图8C所示，通过设5场为一个周期，58858比特可被分配给每个周期的5场中的一场，58859比特可被分配给4场。对于这些场的识别，可执行控制使得在5场的周期中重复一个“0”和4个“1”的场ID(fieldID)被使用，并且58858比特被分配给场ID为“0”的场，58859比特被分配给场ID为“1”的场。 

接下来，作为图4的1比特数据格式编码器35中的数据转换过程的具体示例，给出对用于重排通过上述方式为每场分配的1比特数据(采样频率为2.8224MHz)和用于将1比特数据转换成48kHz的多比特PCM数据的过程的描述。 

当场频为上述60Hz时，采样频率为48kHz的PCM数据变为每场800(＝48000/60)个采样。如图9所示，这800个采样被分成每段5个采样的160段，且用于识别的段标识信息即段ID(SegmentID：0到199)被附加到每段上。这里，图9的部分(A)示出场脉冲。图9的部分(B)示出PCM数据的采样脉冲。图9的部分(C)示出一场被分成每段5个采样的160段。确切而言，每段5个采样是指一段的长度为5个采样周期。当场频为如上所述的60Hz时，每场47040比特的1比特数据可被平均分配，且该数据变为每段294(＝47040/160)比特。为了将294比特分配给一段的5个采样周期，1个采样周期可以为58比特，且剩下的4个采样周期可以各为59比特。更具体而言，通过使用作为识别采样周期的信息的采样周期ID(FsID)，可执行控制使得一个5采样周期被设为一个时段，一个 “1”和四个“0”被重复，58比特被分配给采样周期ID为“1”的采样周期，且59比特被分配给采样周期ID为“0”的采样周期。 

在本实施例的数字VTR装置的标准中，如上所述，可记录和再现用于12个通道的48kHz/24比特的数字音频PCM数据。为了记录和再现用于一个通道的1比特数据，每个采样周期需要58比特或59比特。结果，用于三个通道的48kHz/24比特PCM数据被使用，且24×3＝72比特中的58或59比特被分配给1比特数据。 

图10A和10B示出用于一个采样周期的数量的这类3个通道的PCM数据(3个采样的24比特数据)。58比特的一比特数据(D)被分配给采样周期ID为“1”(FsID＝1)的3个通道的采样(3个采样)，如图10A所示；59比特的一比特数据(D)被分配给采样周期ID为“0”(FsID＝0)的3个采样，如图10B所示。例如，1个采样的24比特中从LSB开始的20比特被设为1比特数据区域。对于三个通道的总共60比特的1比特数据区域，在图10A中FsID＝1的采样周期中，20比特被分配给第一通道(1ch)，19比特被分配给第二通道(2ch)，且19比特被分配给第三通道(3ch)，从而形成总共58比特。另外，在图10B中FsID＝0的采样周期中，20比特被分配给第一通道(1ch)，20比特被分配给第二通道(2ch)，且19比特被分配给第三通道(3ch)，从而形成总共59比特。另外，每个采样的24比特中从MSB开始的与4比特的三个通道的数量(总共12比特)相对应的比特被分配给用于段ID(SegmentID)的8比特(S0到S7)、用于采样周期ID(FsID)的2比特(F0、F1)以及用于场ID(fieldID)的2比特(f0、f1)。 

如上所述，在图4的1比特数据格式编码器35中，一个通道的采样频率为2.8224MHz(＝64×44.1kHz)的1比特数据被转换成三个通道的48kHz/24比特PCM数据。上面已经描述了来自1比特数据格式编码器35的数据经由选择器开关28和输出端子36被发送到图1的记录系统103，然后该数据和数字视频数据一起被记录到录像带110上。通过上述方式，可以使用3个通道的PCM数据来记录和再现一个通道的1比特数据。为了记录和再现例如立体声左右两个通道的1比特数据，可使用对应于六个 通道的48kHz/24比特PCM数据。 

上面的描述示出在48kHz/24比特PCM数据的3个通道中记录用于一个通道的1比特数据的示例。当把记录在PCM数据的3个通道中的数据作为1比特数据再现时，可执行与上面的描述相反的操作。即，将与用于一个通道的1比特数据相对应的PCM数据的3个通道的再现数据提供到图4的1比特数据格式解码器42；使用段ID、采样周期ID和场ID从每个采样的24比特中的20比特的1比特数据区域中获取20比特或19比特并将其写入图4的RAM 43；然后以2.8224MHz的采样频率依次读取这些比特，从而可以再现1比特数据。 

接下来，当场频如上述图7B所示为59.94Hz时，采样频率为2.8224MHz的1比特数据变为每场47087.04(＝2822400/59.94)比特。结果，25场被设为一个周期，47088比特被分配给每个周期25场中的一场(fieldID＝0)，47087比特被分配给24场(fieldID＝1)。但是，为了将采样频率为48kHz的PCM数据分配到场频为59.94Hz的每场，20020个采样(采样周期)在25个场处被形成，即4004个采样在5个场处被形成。结果800个采样可被分配给每个周期5场中的一场(5fieldID＝0)，801个采样可被分配给4场(5fieldID＝1到4)。 

图11示出针对具有59.94Hz场频的这类场，具有48kHz采样频率的PCM数据采样(采样周期)的分配。图11的部分(A)示出场脉冲。图11的部分(B)示出PCM数据的采样脉冲。图11的部分(C)将800个采样(采样周期)分配给每个周期25场中的一场(fieldID＝0)的示例。图11的部分(D)示出将800或801个采样(采样周期)分配给剩下的24场的每一场(fieldID＝1)的示例。 

如图11的部分(C)所示，将800个采样(采样周期)，即上述每段5采样周期的160段(SegmentID＝0到159)，分配给fieldID＝0的场。将295比特的1比特数据分配给它们当中48段的每一段，将294比特的1比特数据分配给剩下112段的每一段，从而将47088比特的1比特数据分配给fieldID＝0的场。 

如图11的部分(D)所示，将800或801个采样(采样周期)分配给 每个周期25场中剩下的24场(fieldID＝1)。这是通过将由1个采样周期形成的一段(SegmentID＝160)添加到160个段(SegmentID＝0到159)从而使得一段为5个采样周期而实现的。这种情况下，将295比特的1比特数据分配给SegmentID＝0到159的160段当中的47个段的每一段，将294比特的1比特数据分配给剩下113段的每一段，不将1比特数据(设为0个比特)分配给SegmentID＝160的那一段，从而将47087比特的1比特数据分配给fieldID＝1的场。 

这里，为了将294比特分配给每段5个采样周期的多个段，如结合上述图9所描述的那样，1个采样周期(FsID＝1)可以为58比特，剩下的4个采样周期(FsID＝0)可以为59比特。 

为了将295比特分配给一段，通过设所有5个采样周期为FsID＝0，可将59比特分配给它们的每一个。当有801个采样时，采样周期ID为FsID＝3的一个采样周期被分配给SegmentID＝160的那一段，它是第801个采样，所以不包含1比特数据(设为0个比特)。 

图12A示出当采样周期ID为“1”(FsID＝1)时用于三个通道的PCM数据(24比特×3个采样)。类似地，图12B示出FsID＝0的情况，且图12C示出FsID＝3的情况。由于图12A和12B与上述图10A和10B相同，省略对它们的描述。对于图12C的每个采样24比特的三个通道的数量，类似于图10A和10B以及图12A和12B，每个通道从MSB开始的4个比特的数量(共12比特)被分配给用作段ID(SegmentID)的8比特(S0到S7)、用作采样周期ID(FsID)的2比特(F0、F1)以及用作场ID(fieldID)的2比特(f0、f1)。但是，1比特数据不被分配(0比特)给每个通道从LSB开始的20比特的数量(共60比特)。 

作为执行上述比特分配的结果，当场频为59.94Hz时，比特分配可以每场47087.04比特的速率来执行，即，1177176比特的1比特数据可被分配给25场。另外，这种情况下，可以使用三个通道的48kHz/24比特PCM数据来记录和再现采样频率为2.8224MHz(＝64×44.1kHz)的一个通道的1比特数据。 

当场频为50Hz或当帧频为24Hz或23.98Hz时，如上述图8A、8B和 8C所示，同样，通过考虑每场的比特分配并通过调整用于每个采样周期的比特分配，可以使用多个通道的48kHz/24比特PCM数据来记录和再现1比特数据。 

根据本发明的上述实施例，可以在将44.1kHz系列的1比特数据记录到采样频率为48kHz系列的数字VTR装置或从这类装置中再现44.1kHz系列的1比特数据时最小化音质的退化。 

本领域技术人员应该理解，取决于涉及要求和其他因素可以想到各种修改、组合、子组合及变更，只要它们落入所附权利要求及其等同物的范围之内。 

本发明包含与2007年5月30日向日本专利局递交的日本专利申请JP2007-143923相关的主题，其全部公开内容通过引用方式结合于此。 

Claims (8)

1.一种数字记录装置，用于根据第二采样频率的多比特脉冲编码调制数据的记录格式来在记录介质上记录第一采样频率的1比特数字音频数据，所述数字记录装置包括：

存储部件，输入的所述第一采样频率的1比特数字音频数据被写入所述存储部件；

编码器，被配置为以与所述第二采样频率同步的时钟从所述存储部件读取所述1比特数字音频数据，并被配置为通过下述方式转换所述1比特数字音频数据：所述1比特数字音频数据的比特被排列在与所述记录格式一致的多比特脉冲编码调制数据内提供的1比特数据区域中；

记录器，被配置为根据所述记录格式在所述记录介质上记录从所述编码器输出的数据；以及

时钟发生器，用于实现所述第一采样频率和所述第二采样频率之间的同步，并生成每个采样频率的整倍数的时钟，

其中以来自所述时钟发生器的所述第一采样频率的整数倍的第一时钟输入的1比特数字音频数据被写入所述存储部件，以所述第二采样频率的整数倍的第二时钟从所述存储部件读取1比特数字音频数据，并且所述编码器以所述第二时钟被驱动，

其中所述记录格式的多比特脉冲编码调制数据的每个采样的与多个通道相对应的一些比特被用作所述1比特数据区域。

2.根据权利要求1所述的数字记录装置，其中所述第一采样频率为2.8224MHz(＝64×44.1kHz)，所述第二采样频率为48kHz，

所述时钟发生器包括：主时钟振荡器，用于生成频率是44.1kHz的512倍的时钟；乘法器，用于将来自所述主时钟振荡器的主时钟加倍到5倍以上；以及分频器，用于将来自所述乘法器的时钟分频到1/2352，所述时钟发生器输出所述主时钟作为所述第一时钟，并且

频率为作为所述第二采样频率的48kHz的512倍的时钟被用作所述第二时钟。

3.根据权利要求1所述的数字记录装置，其中所述第一采样频率为2.8224MHz(＝64×44.1kHz)，所述第二采样频率为48kHz，

所述记录器将12个通道的48kHz/24比特脉冲编码调制数据作为所述多比特脉冲编码调制数据与数字视频数据一起记录，并且

所述48kHz/24比特脉冲编码调制数据的每个采样的24比特中的20比特被用作所述1比特数据区域，并且通过使用具有所述1比特数据区域的三个通道的所述48kHz/24比特脉冲编码调制数据，一个通道的所述1比特数字音频数据被分配。

4.根据权利要求3所述的数字记录装置，其中，通过使用用于识别与所述数字视频数据的场的对应关系、所述场中的位置、以及针对所述48kHz/24比特脉冲编码调制数据分配的比特数目的识别信息，所述识别信息优选地排列在所述脉冲编码调制数据每个采样的24比特中所述1比特数据区域之外的三个通道的4比特共12个比特的区域中。

5.一种数字记录方法，用于根据第二采样频率的多比特脉冲编码调制数据的记录格式来在记录介质上记录第一采样频率的1比特数字音频数据，所述数字记录方法包括以下步骤：

接收所述第一采样频率的1比特数字音频数据并将所述1比特数字音频数据写入存储部件；

以与所述第二采样频率同步的时钟从所述存储部件读取所述1比特数字音频数据；

通过下述方式对从所述存储部件读取的1比特数字音频数据进行编码：比特被排列在与所述记录格式一致的多比特脉冲编码调制数据内提供的1比特数据区域中；以及

根据所述记录格式在记录介质上记录经编码的输出数据，

其中所述第一采样频率和所述第二采样频率之间的同步被实现，并每个采样频率的整倍数的时钟被生成，

其中以所述第一采样频率的整数倍的第一时钟输入的1比特数字音频数据被写入所述存储部件，以所述第二采样频率的整数倍的第二时钟读取1比特数字音频数据，并且编码是以所述第二时钟来驱动的，

其中所述记录格式的多比特脉冲编码调制数据的每个采样的与多个通道相对应的一些比特被用作所述1比特数据区域。

6.一种数字数据转换装置，用于根据第二采样频率的多比特脉冲编码调制数据的记录格式来转换第一采样频率的1比特数字音频数据，所述1比特数字音频数据根据所述记录格式被记录在记录介质上，所述数字数据转换装置包括：

存储部件，输入的所述第一采样频率的1比特数字音频数据被写入所述存储部件；

编码器，被配置为以与所述第二采样频率同步的时钟从所述存储部件读取所述1比特数字音频数据，并被配置为转换所述1比特数字音频数据使得所述1比特数字音频数据的比特被排列在与所述记录格式一致的多比特脉冲编码调制数据内提供的1比特数据区域中；以及

时钟发生器，用于实现所述第一采样频率和所述第二采样频率之间的同步，并生成每个采样频率的整倍数的时钟，

其中以来自所述时钟发生器的所述第一采样频率的整数倍的第一时钟输入的1比特数字音频数据被写入所述存储部件，以所述第二采样频率的整数倍的第二时钟从所述存储部件读取1比特数字音频数据，并且所述编码器以所述第二时钟被驱动，

其中所述记录格式的多比特脉冲编码调制数据的每个采样的与多个通道相对应的一些比特被用作所述1比特数据区域。

7.一种数字再现装置，用于再现第一采样频率的1比特数字音频数据根据第二采样频率的多比特脉冲编码调制数据的记录格式被记录在其上的记录介质，所述数字再现装置包括：

再现部件，被配置为读取与所述记录介质的记录格式一致的多比特脉冲编码调制数据，所述多比特脉冲编码调制数据被转换并以下述方式被记录在所述记录介质上：所述1比特数字音频数据的比特被排列在与所述记录格式一致的多比特脉冲编码调制数据内提供的1比特数据区域中；

解码器，被配置为将来自被所述再现部件再现的多比特脉冲编码调制数据内提供的所述1比特数据区域的数据返回到所述1比特数字音频数据的数据序列，并被配置为以与所述第二采样频率同步的时钟输出所述数据序列；

存储部件，来自所述解码器的所述第二采样频率的1比特数字音频数据被写入所述存储部件，并且原始的1比特数字音频数据以与所述第一采样频率同步的时钟被从所述存储部件读取；以及

时钟发生器，用于实现所述第一采样频率和所述第二采样频率之间的同步，并生成每个采样频率的整倍数的时钟，

其中以来自所述时钟发生器的所述第一采样频率的整数倍的第一时钟输入的1比特数字音频数据被写入所述存储部件，以所述第二采样频率的整数倍的第二时钟从所述存储部件读取1比特数字音频数据，

其中所述记录格式的多比特脉冲编码调制数据的每个采样的与多个通道相对应的一些比特被用作所述1比特数据区域。

8.一种数字再现方法，用于再现第一采样频率的1比特数字音频数据根据第二采样频率的多比特脉冲编码调制数据的记录格式被记录在其上的记录介质，所述数字再现方法包括以下步骤：

读取与所述记录介质的记录格式一致的多比特脉冲编码调制数据，所述多比特脉冲编码调制数据被转换并以下述方式被记录在所述记录介质上：所述1比特数字音频数据的比特被排列在与所述记录格式一致的多比特脉冲编码调制数据内提供的1比特数据区域中；

以下述方式执行解码：来自在所述再现中再现的多比特脉冲编码调制数据内提供的所述1比特数据区域的数据被返回到所述1比特数字音频数据的数据序列，并以与所述第二采样频率同步的时钟被输出；

将所述第二采样频率的1比特数字音频数据写入存储部件，所述1比特数字音频数据在所述解码中被解码；以及，

以与所述第一采样频率同步的时钟从所述存储部件读取原始的1比特数字音频数据，

其中所述第一采样频率和所述第二采样频率的同步被实现，并每个采样频率的整倍数的时钟被生成，

其中以所述第一采样频率的整数倍的第一时钟输入的1比特数字音频数据被写入所述存储部件，以所述第二采样频率的整数倍的第二时钟读取1比特数字音频数据，

其中所述记录格式的多比特脉冲编码调制数据的每个采样的与多个通道相对应的一些比特被用作所述1比特数据区域。

Images