CN101303883A - 半导体存储装置、存储器访问控制系统及数据的读出方法 - Google Patents

半导体存储装置、存储器访问控制系统及数据的读出方法 Download PDF

Info

Publication number
CN101303883A
CN101303883A CNA2008100949321A CN200810094932A CN101303883A CN 101303883 A CN101303883 A CN 101303883A CN A2008100949321 A CNA2008100949321 A CN A2008100949321A CN 200810094932 A CN200810094932 A CN 200810094932A CN 101303883 A CN101303883 A CN 101303883A
Authority
CN
China
Prior art keywords
mentioned
data
storage
reading
request
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2008100949321A
Other languages
English (en)
Inventor
梶谷一彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Memory Japan Ltd
Original Assignee
Elpida Memory Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Elpida Memory Inc filed Critical Elpida Memory Inc
Publication of CN101303883A publication Critical patent/CN101303883A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4234—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus
    • G06F13/4243—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus with synchronous protocol
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/04—Arrangements for selecting an address in a digital store using a sequential addressing device, e.g. shift register, counter

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multi Processors (AREA)
  • Information Transfer Systems (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Memory System (AREA)

Abstract

提供一种每当有读出请求时可变更优先顺序的、不会占有存储总线的半导体存储装置、存储器访问控制系统及数据的读出方法。该半导体存储装置具有：主存储器，与地址建立关联并存储数据；读出请求输入部，输入读出请求，该读出请求将读出数据时参照的地址信息、及表示读出该数据时的优先度的优先度信息建立关联；读出数据存储部，使数据与优先度信息建立关联并存储；数据读出部，将与读出请求输入部输入的地址信息相应的数据从主存储器读出；读出数据注册部，使输入到读出请求输入部中的优先度信息、及数据读出部读出的数据建立关联，并存储到读出数据存储部中；和优先处理控制部，从读出数据存储部中建立关联并存储的优先度信息和数据中，选择并输出优先度最高的数据。

Description

半导体存储装置、存储器访问控制系统及数据的读出方法
技术领域
本发明涉及到一种由多个总线主控器共享的半导体存储装置的技术，尤其涉及到多个总线主控器每次读出时以不同的优先度从半导体存储装置读出数据的存储器访问控制系统的技术。
背景技术
一直以来，为了提高微处理器的性能，无止境地提高时钟频率的倾向推进了半导体技术的细分化。其副作用是，晶体管的泄漏电流急速增加，耗电成为问题，因此，很难象过去一样通过提高时钟频率来提高微处理器的性能。作为这一问题的对策，以下倾向成为主流：在一个芯片上集成多个处理器核(processor core)，分散任务，从而不用提高时钟频率即可提高微处理器的性能。
在采用这种多核(multi-core)方式的CPU(中央处理单元)并列进行信息处理的系统中，对于对共享的主存储器的读出请求，为了在适当的时间处理其读出数据，如不对各读出请求设定优先度，则无法提高信息处理性能。
并且，为了提高多核方式的CPU和主存储器之间的存储总线效率，优选控制写入和读出的时间，使存储总线的数据传送中不出现空隙。因此，独立控制读出请求和读出数据的传送请求、提高存储器访问的灵活性变得非常重要。
这种技术包括专利文献1至专利文献4所述技术。在专利文献1及专利文献2中，公开了当访问请求进行竞争时，以根据优先顺序确定的顺序允许访问的存储器访问调整方法及该电路的技术。
并且，专利文献3公开了以下存储器统合装置的技术：接受来自处理系统的处理请求，进行预约，存储器驱动单元根据情况取入预约的处理请求，产生存储器驱动信号，存储器的驱动按照来自各处理系统的处理请求分别独立进行，对一个存储器使来自多个处理系统的写入读出良好，可将多个存储器置换为一个。
并且，专利文献4公开了如下DSP存储器间数据的传送装置的技术：在具有CPU和多个DSP(数字信号处理器)的装置中，通过扩张总线连接了：传送请求选择电路，接受来自CPU或DSP的传送请求信号；传送请求保持电路，接受并保持该传送请求信号，根据该传送请求信号的优先顺序，发送用于执行数据传送的命令信号；和各DSP。并且，该专利文献4的DSP存储器间数据传送装置包括：扩张总线控制电路，接收命令信号，读入CPU或DSP的传送信息，根据该传送信息执行数据传送；双端口RAM(随机存储器)，保持CPU用的传送数据，扩张总线控制电路进行传送数据的读出或写入。在该专利文献4中，公开了一种DSP存储器间数据传送装置的技术，其通过上述结构，以简单结构的电路实现了多个DSP内的存储器之间的数据传送。
如上所述，专利文献1至专利文献4中，公开了来自多个CPU等信息处理装置的读出请求存在竞争时，确立优先顺序进行存储器访问的控制方法。
专利文献1：日本专利特开平7-200488号公报
专利文献2：日本专利特开平8-16454号公报
专利文献3：日本专利特开平2002-55807号公报
专利文献4：日本专利特开平2003-76654号公报
但是，在上述现有技术中存在以下问题：其优先顺序的确立方法提前确定，无法对应进行读出请求时优先顺序被变更的情况。
并且存在以下问题：其前提是在存储器访问控制电路一侧决定优先顺序并进行存储器访问，并等待对应的读出数据的返回，因此从提出读出请求到读出数据返回，存储总线可能被占用。
发明内容
本发明鉴于以上问题而产生，其目的在于提供一种进行读出请求时可变更优先顺序、且不会占有存储总线的半导体存储装置、存储器访问控制系统及数据的读出方法。
本发明用于解决以上课题，提供一种半导体存储装置，其特征在于，具有：主存储器，与地址建立关联并存储数据；读出请求输入部，输入读出请求，该读出请求将读出数据时参照的地址信息、及表示读出该数据时的优先度的优先度信息建立关联；读出数据存储部，使上述数据与优先度信息建立关联并存储；数据读出部，将与上述读出请求输入部输入的地址信息相应的数据从上述主存储器读出；读出数据注册部，使输入到上述读出请求输入部中的优先度信息、及上述数据读出部读出的数据建立关联，并存储到上述读出数据存储部中；和优先处理控制部，从上述读出数据存储部中建立关联并存储的优先度信息和数据中，选择并输出上述优先度最高的数据。
并且，本发明提供一种半导体存储装置，其特征在于，上述半导体存储装置具有读出数据传送请求输入部，输入表示输出上述数据的读出数据传送请求信号；上述优先处理控制部根据上述读出数据传送请求输入部输入了读出数据传送请求信号，而选择并输出上述优先度最高的数据。
并且，本发明提供一种半导体存储装置，其特征在于，上述读出数据存储部具有：多个寄存器，使上述数据和优先度信息建立关联并存储；读出指示部，表示上述多个寄存器的读入地址；和写入指示部，表示上述多个寄存器的写入地址，上述读出数据注册部，将上述优先度信息和数据建立关联并存储到上述读出指示部表示的地址的寄存器上，上述优先处理控制部，从上述写入指示部表示的地址、及上述读出指示部表示的地址之间的寄存器中，选择优先度最高的寄存器，并输出该选择的寄存器中存储的读出数据。
并且，本发明提供一种半导体存储装置，其特征在于，上述优先处理控制部，在从上述写入指示部表示的地址、及上述读出指示部表示的地址之间的寄存器中，选择上述优先度最高的寄存器的情况下，当上述优先度最高的寄存器存在多个时，从上述存在多个的优先度最高的寄存器中，将距上述写入指示部表示的地址最近的地址的寄存器作为上述优先度最高的寄存器来选择。
并且，本发明提供一种半导体存储装置，其特征在于，在上述寄存器中，将上述数据和优先度信息建立关联，并存储表示该寄存器读出完成的读出完成标志，上述读出数据注册部，在上述写入指示部表示的地址的寄存器中将上述优先度信息和数据建立关联并存储时，将上述写入指示部表示的地址的寄存器的读出完成标志作为未读出存储，上述优先处理控制部，在选择上述优先度最高的寄存器并输出存储在该选择的寄存器中的读出数据时，将上述选择的优先度最高的寄存器的读出完成标志作为已读出存储。
并且，本发明提供一种半导体存储装置，其特征在于，上述优先处理控制部，在从上述写入指示部表示的地址和上述读出指示部表示的地址之间的寄存器中选择上述优先度最高的寄存器时，跳过上述读出完成标志是已读出的寄存器，选择上述优先度最高的寄存器。
并且，本发明提供一种半导体存储装置，其特征在于，上述读出请求中含有对用于存储上述读出的数据的存储地进行识别的信息、即存储地识别信息，上述存储地识别信息与上述地址信息及上述优先度信息建立关联，在上述读出数据存储部中，将上述数据和优先度信息及存储地识别信息建立关联并存储，上述读出数据注册部，将输入到上述读出请求输入部的优先度信息和存储地识别信息、及上述数据读出部读出的数据建立关联，并存储到上述读出数据存储部中，上述优先处理控制部，从在上述读出数据存储部中建立关联并注册的优先度信息、存储地识别信息、及数据中，选择上述优先度最高的数据和存储地识别信息，建立关联并输出。
并且，本发明提供一种存储器访问控制系统，经由存储器访问控制电路从半导体存储装置读出数据，其特征在于，上述存储器访问控制电路具有读出请求传送部，该读出请求传送部使从上述半导体存储装置读出数据时参照的地址信息、表示读出该数据时的优先度的读出优先度、及作为对存储该读出的数据的存储地进行识别的信息的存储地识别信息建立关联，作为读出请求输入，并将该输入的读出请求输出到上述半导体存储装置中，上述半导体存储装置具有：主存储器，与地址建立关联并存储数据；读出数据存储部，使上述数据、优先度及存储地识别信息建立关联并存储；读出请求输入部，输入来自上述存储器访问控制电路的上述读出请求；数据读出部，将与输入到上述读出请求输入部中的读出请求中所含有的地址信息相应的数据从上述主存储器读出；读出数据注册部，使上述数据读出部读出的数据、输入到上述读出请求输入部中的读出请求中所含有的优先度及存储地识别信息建立关联，并存储到上述读出数据存储部中；和优先处理控制部，从在上述读出数据存储部中建立关联并存储的数据、优先度及存储地识别信息中，选择该优先度最高的数据和存储地识别信息，使该选择的数据和存储地识别信息建立关联，并输出到上述存储器访问控制电路中，上述存储器访问控制电路具有数据存储部，将上述建立关联的数据和存储地识别信息从上述半导体存储装置输入，并根据上述输入的存储地识别信息存储该输入的数据。
并且，本发明提供一种存储器访问控制系统，其特征在于，上述存储器访问控制电路具有读出数据传送请求发送部，将表示输出上述数据的读出数据传送请求信号发送到上述半导体存储装置，上述半导体存储装置具有读出数据传送请求输入部，输入来自上述存储器访问控制电路的读出数据传送请求信号，上述优先处理控制部，根据上述读出数据传送请求输入部输入了上述读出数据传送请求信号，而将上述数据和存储地识别信息输出到上述存储器访问控制电路。
并且，本发明提供一种存储器访问控制系统，其特征在于，上述数据存储部，将上述数据和存储地识别信息从上述半导体存储装置输入，按照上述数据和存储地识别信息被输入的顺序，根据上述输入的存储地识别信息存储上述输入的数据。
并且，本发明提供一种存储器访问控制系统，其特征在于，上述存储器访问系统具有存储地存储部，与存储地地址建立关联而存储数据，上述存储器访问控制电路具有收信地信息存储部，将上述优先度和存储地地址建立关联并存储，上述读出请求传送部，在上述输入的读出请求的存储地识别信息表示上述存储地存储部、上述存储地识别信息中含有上述存储地地址时，使上述输入的读出请求的优先度和存储地地址建立关联并存储到上述收信地信息存储部，上述数据存储部，在将上述数据和存储地识别信息从上述半导体存储装置输入、该输入的存储地识别信息表示上述存储地存储部时，从上述收信地信息存储部读出优先度最高的存储地地址，在该读出的存储地地址的上述存储地存储部中存储上述输入的数据。
并且，本发明提供一种数据的读出方法，是具有与地址建立关联并存储数据的主存储器的半导体存储装置中的数据读出方法，其特征在于，将读出数据时参照的地址信息、及表示读出该数据时的优先度的优先度信息建立关联并作为读出请求输入，将与上述输入的地址信息相应的数据从上述主存储器读出，将上述输入的优先度信息和读出的数据建立关联，存储到将数据和优先度信息建立关联并存储的读出数据存储部中，从在上述读出数据存储部中建立关联并存储的优先度信息及数据中，选择并输出上述优先度最高的数据。
根据本发明，具有以下效果：可提供一种进行读出请求时可变更优先顺序的、不会占有存储总线的半导体存储装置、存储器访问控制系统及数据的读出方法。
并且根据本发明，还具有以下效果：可提供可减少控制电路的电路规模大型化的半导体存储装置、存储器访问控制系统及数据的读出方法。
附图说明
图1是表示本发明的一个实施方式的存储器访问控制系统的构成的框图。
图2是表示MAC的构成的框图。
图3是表示主存储器系统的构成的框图。
图4是说明存储器访问控制系统的第1动作例的说明图。
图5是说明存储器访问控制系统的第2动作例的说明图。
图6是说明存储器访问控制系统的第3动作例的说明图。
具体实施方式
以下参照附图说明本发明的实施方式。图1是表示本发明的一个实施方式下的存储器访问控制系统的构成的概要框图。该存储器访问控制系统包括：多个作为总线主控器5的总线主控器5_1、5_2、...、5_n(n为任意的自然数)；本地存储器3(存储地存储部)；存储器访问控制电路1(以下称为MAC(Memory Access Controller)1)；使它们彼此连接的共享总线4；和由MAC 1控制的主存储器系统2(半导体存储装置)。
总线主控器5使从主存储器系统读出数据时参照的读出地址、表示读出该数据时的优先度的优先度、识别对读出的数据进行存储的存储地的信息即存储地识别信息建立关联，作为读出请求，通过共享总线4输出到MAC 1(参照图1A100)。并且，总线主控器5按照各总线主控器5、或在每次发送读出请求时，任意设定优先度，发送读出请求。
并且，各总线主控器5根据识别信息在共享总线4上专门进行识别。其中，对总线主控器5_1、5_2、...、5_n的识别号码以BM(BusMaster，总线主控器)1、BM2、...BMn进行说明。该总线主控器5例如是单核或多核的CPU、DSP、或DMA(Direct Memory Access，直接存储器存取)控制器等。
本地存储器3(L2)是与地址建立关联并存储数据的存储部，例如是高速缓存器(cash memory)。该本地存储器3也通过识别信息在共享总线4上专门进行识别。在此以L2说明本地存储器3的识别信息。并且，以下将本地存储器3的地址作为存储地地址进行说明。
主存储器系统2是通过共享总线4、MAC 1、存储总线6而由多个总线主控器5共享的半导体存储装置。该主存储器系统2具有附带优先处理功能的FIFO(First In First Out)201和主存储器202。主存储器202中，与地址关联地存储数据。附带优先处理功能的FIFO201经由存储总线6与MAC 1连接。并且，附带优先处理功能的FIFO201控制主存储器202。附带优先处理功能FIFO201稍后详述。
此外，主存储器系统2可以是外部存储器或片上存储器的任意一种。并且，主存储器202进一步存在低位的存储器阶层时，存在是L3高速缓存器的情况。
接着参照图2说明MAC 1的结构。在该图中，对和图1的各部位对应的部分标以相同的标志，并省略其说明。MAC 1具有：读出请求传送部101、数据存储部102、收信地信息存储部103、读出数据传送请求发送部105、和总线监视部104。收信地信息存储部103中，将优先度和存储地地址建立关联并存储。总线监视部104监视共享总线4，将监视的共享总线4的信息输出到读出数据传送请求发送部105、及数据存储部102。总线监视部104例如监视在共享总线4中流动的数据量。
读出请求传送部101将读出请求从总线主控器5通过共享总线4输入，将输入的读出请求通过存储总线6输出到主存储器系统2。并且，读出请求传送部101在存储地识别信息表示本地存储器3、存储地识别信息中包含有表示本地存储器3的地址的存储地地址时，使接收的读出请求的优先度、及存储地地址建立关联，存储到收信地信息存储部103。
数据存储部102中，将读出数据和存储地识别信息从主存储器系统2经由存储总线6输入，并将输入的读出数据根据输入的存储地识别信息经由共享总线4存储到该存储地识别信息所示的存储地，例如存储到具有与存储地识别信息一致的识别信息的总线主控器5中。此外，该读出数据是根据读出请求的读出地址由主存储器系统2读出的数据。
并且，数据存储部102在读出数据和存储地识别信息从主存储器系统2输入、输入的存储地识别信息表示本地存储器3时，从收信地信息存储部103读出优先度最高的存储地地址，在读出的存储地地址的本地存储器3中存储输入的读出数据。
并且，数据存储部102从主存储器系统2输入读出数据和存储地识别信息，并按照读出数据和存储地识别信息被输入的顺序，根据输入的存储地识别信息存储输入的读出数据。并且，数据存储部102根据从总线监视部104输入的数据量的信息，在共享总线4中有流入数据的空余时，根据输入的存储地识别信息存储输入的读出数据。
读出数据传送请求发送部105将表示输出读出数据的读出数据传送请求信号经由存储总线6发送到主存储器系统2。并且，读出数据传送请求发送部105监视读出请求传送部101经由存储总线6发送到主存储器系统2的读出请求，在读出请求传送部101未发送读出请求时，将读出数据传送请求信号经由存储总线6发送到主存储器系统2。并且，读出数据传送请求发送部105根据从总线监视部104输入的数据量的信息，在共享总线4中存在流入数据的空余时，将读出数据传送请求信号发送到主存储器系统2。
接着，参照图3说明主存储器系统中含有的附带优先处理功能的FIFO 201的结构。在该图中，对和图1或图2的各部分对应的部分标以相同的标志，并省略其说明。
附带优先处理功能的FIFO 201具有：读出请求输入寄存部210，从MAC 1输入读出请求；读出数据传送请求输入寄存部211，从MAC1输入表示输出读出数据的读出数据传送请求信号；和寄存部214，具有多个寄存器，该多个寄存器将存储地识别信息、读出数据、优先度、及该寄存器的读出完成标志(F)建立关联并存储。
并且，附带优先处理功能的FIFO 201具有：写入指示部217，表示寄存部214的写入地址；读出指示部218，表示寄存部214的读出地址；和输出寄存部216，经由存储总线6将在其内部建立关联并存储的读出数据和存储地识别信息输出到MAC 1。
并且，附带优先处理功能的FIFO 201具有：数据读出部212；读出数据注册部213；优先处理控制电路215，从寄存部214的读出数据中读出优先度最高的数据和存储地识别信息，将读出的读出数据和识别地识别信息存储到输出寄存部216。
数据读出部212将与输入到读出请求输入寄存部210的读出请求中所含有的读出地址对应的数据作为读出数据，并从主存储器202读出。读出数据注册部213使数据读出部212读出的读出数据、输入到读出请求输入寄存部210的读出请求中含有的优先度、及存储地识别信息建立关联，并注册到寄存部214。
并且，读出数据注册部213使读出数据、优先度、存储地识别信息建立关联并注册到写入指示部217表示的地址的寄存器中。并且，读出数据注册部213在将读出数据、优先度、存储地识别信息建立关联并注册到写入指示部217表示的地址的寄存器中时，将写入指示部217表示的地址的寄存器的读出完成标志(F)注册为未读出。
优先处理控制电路215从在寄存部214中建立关联并存储的读出数据、优先度、及存储地识别信息中，选择优先度最高的读出数据、存储地识别信息，将选择的读出数据和存储地识别信息存储到输出寄存部216，从而将选择的读出数据和存储地识别信息经由存储总线6输出到MAC 1。并且，优先处理控制电路215根据在读出数据传送请求输入寄存部211中输入了读出数据传送请求信号这一情况，将读出数据和存储地识别信息存储到输出寄存部216，从而将读出数据的存储地识别信息经由存储总线6输出到MAC 1。
并且，优先处理控制电路215从写入指示部217表示的地址及读出指示部218表示的地址之间的寄存部214的寄存器中，选择优先度最高的寄存器，并选择输出所选择的寄存器中存储的读出数据和存储地识别信息。并且，优先处理控制电路215从写入指示部217表示的地址及读出指示部218表示的地址之间的寄存部214的寄存器中选择优先度最高的寄存器时，从如下地址及读出指示部218表示的地址之间的寄存部214的寄存器中选择优先度最高的寄存器：以写入指示部217表示的地址为基准，从该写入指示部217表示的地址朝向读出指示部218表示的地址，仅近一个地址的地址。
并且，优先处理控制电路215从写入指示部217表示的地址及读出指示部218表示的地址之间的寄存器中选择优先度最高的寄存器时，当存在多个优先度最高的寄存器时，从多个存在的优先度最高的寄存器中，将距写入指示部217表示的地址最近的地址的寄存器作为优先度最高的寄存器选择。
并且，优先处理控制电路215选择优先度最高的寄存器，输出选择的寄存器中存储的读出数据时，将选择的优先度最高的寄存器的读出完成的标志(F)注册为已读出。并且，优先处理控制电路215选择优先度最高的寄存器，当选择的优先度最高的寄存器的地址与读出指示部218表示的寄存部214的地址一致的情况下，输出选择的寄存器中存储的读出数据时，增大读出指示部218表示的地址的值。
并且，优先处理控制电路215从写入指示部217表示的地址及读出指示部218表示的地址之间的寄存部214的寄存器中选择优先度最高的寄存器时，跳过读出完成标志(F)为已读出的寄存器，选择优先度最高的寄存器。该跳过是指，例如是将读出完成标志(F)是已读出的寄存器不视为选择对象。
接着说明附带优先处理功能的FIFO 201的动作。首先，说明从MAC 1输入了读出请求时的附带优先处理功能的FIFO201的动作。输入到附带优先处理功能的FIFO 201的读出请求，被输入到附带优先处理功能的FIFO 201的读出请求输入寄存部210。
接着，读出数据注册部213在读出请求输入到读出请求输入寄存部210时，使该读出请求中含有的优先度信息和存储地识别信息建立关联，存储到写入指示部217表示的寄存部214中。并且，数据读出部212在读出请求被输入到寄存部210时，将与读出请求的读出地址相应的数据作为读出数据而从主存储器202读出。接着，读出数据注册部213将数据读出部212从主存储器202读出的读出数据存储到写入指示部217表示的寄存部214中。
因此，输入到读出请求输入寄存部210中的来自MAC 1的读出请求的优先度信息、存储地识别信息、以及与读出请求的读出地址相应的从主存储器202读出的读出数据建立关联，并存储到写入指示部217表示的同一寄存部214中。接着，读出数据注册部213将寄存部214的读出完成标志(F)存储为未读出，从而重置，并且，增大写入指示部217的值。
接着，说明从MAC 1输入读出数据传送请求信号时的附带优先处理功能的FIFO 201的动作。输入到附带优先处理功能的FIFO 201的读出数据传送请求信号，被输入到附带优先处理功能的FIFO 201的读出数据传送请求输入寄存部211。
接着，优先处理控制电路215在将读出数据传送请求信号输入到读出数据传送请求输入寄存部211时，从位于写入指示部217表示的寄存器的前一个寄存器、及读出指示部218表示的寄存器之间的寄存部214所存储的读出数据中，按照优先度从高到低的顺序读出存储地识别号码和读出数据，使读出的存储地识别号码和读出数据建立关联，存储到输出寄存部216中。
其中，写入指示部217表示的寄存器的前一个寄存器是如下寄存器：以写入指示部217表示的地址为基准，从写入指示部217表示的地址朝向读出指示部218表示的地址，仅近1个地址的寄存器。
此外，在上述动作中，优先处理控制电路215，在同一优先度时，将距写入指示部表示的地址近的存储地识别号码和读出数据输出到输出寄存部216。接着，输出寄存部216将存储的存储地识别号码和读出数据经由存储总线6传送到MAC 1。并且，在上述动作中，优先处理控制电路215从读出指示部218表示的寄存部214将存储地识别号码和读出数据输出到输出寄存部216时，增大读出指示部218的值。并且，优先处理控制电路215从读出指示部218表示的寄存器以外的寄存部214中，将存储地识别号码和读出数据输出到输出寄存部216中时，竖起该寄存部214的读出完成标志(F)，更新为已读出。
并且，在上述动作中，优先处理控制电路215从MAC 1接收到读出数据传送请求信号时，从位于写入指示部217表示的前一个寄存器、及读出指示部218表示的寄存器之间的寄存器所存储的存储地识别号码和读出数据中，按照优先度从高到低的顺序读出存储地识别号码和读出数据时，读出完成标志(F)竖起而变为已读出的寄存器不视为选择对象，跳过。因此，竖起读出完成的标志(F)并更新为已读出的寄存部214的寄存器，通过读出数据注册部213，存储从主存储器202读出的读出数据，直到该读出完成标志(F)被重置为止，优先处理控制电路215不将其视为选择对象而跳过。通过该读出完成标志(F)，优先处理控制电路215从寄存部214中选择优先度最高的寄存器变快。
接着，参照图4到图6，对存储器访问控制系统的动作，说明三种情况。并且在该图中，对和图1到图3的各部分对应的部分标以相同的标志，并省略其说明。
(动作例1：总线主控器5_2使收信地为总线主控器5_2的情况)
图4具体表示：总线主控器5_2使存储地识别信息为作为总线主控器5_2的识别号码的BM2并发送对主存储器202的读出请求时的、读出请求的内容、存储地识别信息、读出数据的内容、读出数据的传送路径。
首先，总线主控器5_2将使存储地识别信息为BM2的读出请求(A401)发送到MAC 1(B411)。接着，MAC 1将读出请求(A401)发送到主存储器系统2。接着，MAC 1将读出数据传送请求信号(A402)发送到主存储器系统2。主存储器系统2根据接收到读出数据传送请求信号(A402)，而将读出数据和作为存储地识别信息的BM2(A403)发送到MAC 1。接着，接收到读出数据和作为存储地识别信息的BM2(A403)的MAC 1根据作为存储地识别信息的BM2，将读出数据发送到总线主控器5_2(B413)。
如参照图4所说明的，MAC 1按照从主存储器系统2接收读出数据的顺序存储读出数据即可，因此其控制较简单，可减小构成MAC 1的电路的规模。
(动作例2：总线主控器5_1使收信地为总线主控器5_2的情况)
图5是用和图4不同的路径传送读出数据的例子。图5具体表示：总线主控器5_1使存储地识别信息为作为总线主控器5_2的识别号码的BM2并发送对主存储器202的读出请求时的读出请求的内容、存储地识别信息、读出数据的内容、读出数据的传送路径。
首先，总线主控器5_1将使存储地识别信息为BM2的读出请求(A501)发送到MAC 1(B511)。接着，MAC 1将读出请求(A501)发送到主存储器系统2。接着，MAC 1将读出数据传送请求信号(A502)发送到主存储器系统2。主存储器系统2根据接收到读出数据传送请求信号(A502)，而将读出数据和作为存储地识别信息的BM2(A503)发送到MAC 1。接着，接收到读出数据和作为存储地识别信息的BM2(A503)的MAC 1根据作为存储地识别信息的BM2，将读出数据发送到总线主控器5_2(B513)。
如参照图5所说明的，读出请求从总线主控器5_1发送，其存储地为总线主控器5_2。这种情况下，可知总线主控器5_1将使优先度和作为存储地识别号码的BM2建立了关联的读出请求发送到MAC 1即可。之后，通过上述存储器访问控制系统，从主存储器系统2读出的读出数据存储到总线主控器5_2中。
(动作例3：总线主控器5_2使收信地为本地存储器3的情况)
图6具体表示：总线主控器5_2使存储地识别信息为作为表示本地存储器3的识别号码的L2并发送对主存储器202的读出请求时的、读出请求的内容、存储地识别信息、读出数据的内容、读出数据的传送路径。参照该图6说明总线主控器5_2发送对主存储器202的读出请求并将读出数据存储到本地存储器3时的、存储器访问控制系统的动作。
首先，总线主控器5_2将使存储地识别信息为L2的读出请求(A601)发送到MAC 1(B611)。此外，该读出请求(A601)中含有指定本地存储器3的地址的存储地地址。接着，MAC将读出请求(A601)发送到主存储器系统2。其中，MAC 1使存储地地址和优先度建立关联(A602)，并存储到MAC 1内部的收信地信息存储部103中。
接着，MAC 1将读出数据传送请求信号(A603)发送到主存储器系统2。主存储器系统2根据接收到读出数据传送请求信号(A603)，将而读出数据和作为存储地识别信息的L2(A604)发送到MAC 1。接着，接收到读出数据和作为存储地识别信息的L2(A604)的MAC 1，由于存储地识别信息是L2，因此将优先度最高的存储地地址从MAC 1的内部的收信地信息存储部103读出，并在存储地识别信息识别为L2的本地存储器3的、读出的存储地地址中，存储读出数据(B613)。
如参照图6所说明的，总线主控器5_2向MAC 1提出存储地访问请求时，使作为表示本地存储器3的识别信息(L2)的存储地识别信息、本地存储器3的存储地地址、优先度、及从主存储器202读出的读出地址建立关联，作为读出请求发送到MAC 1。MAC 1使表示本地存储器3的识别信息、优先度、主存储器202的读出地址建立关联，对主存储器系统2提出读出请求，并且使优先度、本地存储器3的存储地地址建立关联并存储到MAC 1内置的收信地信息存储部103中。
之后，MAC 1在通过向主存储器系统2发出读出数据传送请求信号而与读出的读出数据一起被传送的存储地识别信息表示本地存储器3时，从MAC 1内置的收信地信息存储部103选择优先度最高的本地存储器3的存储地地址，在选择的优先度最高的存储地地址中存储读出数据。此外，MAC 1在发现多个优先度最高的存储地时，将读出数据存储到最初保管的存储地地址中。
(实施方式的动作总结)
在以上说明的实施方式的存储器访问控制系统中，特征性的构成是，MAC对主存储器系统2的读出请求中包括：总线主控器5向MAC发出读出请求时可设定的优先度、存储地的存储地识别号码、及读出地的主存储器202的读出地址。
从MAC 1接收该读出请求的主存储器系统2从主存储器202将对应的数据作为读出数据读出，使读出的读出数据、优先度、存储地识别号码建立关联，存储到附带优先处理功能的FIFO 201。接着，从MAC1向主存储器系统2发送了读出数据传送请求信号时，主存储器系统2调查附带优先处理功能的FIFO 201中存储的读出数据的优先度，从优先度高的读出数据中依次使存储地识别号码和读出数据建立关联并发送到MAC 1。
此外，主存储器系统2发现多个相同优先度的读出数据时，按照从主存储器202读出并存储到附带优先处理功能的FIFO 201的顺序发送到MAC 1。其中，主存储器系统2发送到MAC 1的读出数据中无需优先度信息。接着，MAC 1按照从主存储器系统2接收数据的顺序，将读出数据存储到与读出数据一起传送的存储地识别号码所表示的存储地，结束一系列的存储器访问。
如上所述，将本实施方式适用于采用多核方式的CPU同时进行信息处理的系统时，对于对共享的主存储器202的读出请求，为了使其读出数据在适当的时间被传送并处理，对各读出请求设定优先度，访问变得容易，信息处理系统整体的性能得到提高。
并且，MAC 1在与对主存储器系统2的读出请求不重叠的时间，可将读出数据传送请求信号传送到主存储器系统2，因此可高效地使用存储总线6。
并且，在存储器访问控制系统中，由附带优先处理功能的FIFO 201及主存储器202构成的主存储器系统2通过上述结构及动作，可与MAC1分担存储器访问的优先度处理控制，因此MAC 1和主存储器系统2可分别通过较简单的控制来进行。
例如，对MAC的读出请求的处理仅是将由总线主控器5输入的读出请求传送到主存储器系统2。并且，关于传送MAC的读出数据的处理，仅是将由主存储器系统2输入的存储地识别信息及读出数据按照输入的顺序发送到以存储地识别信息表示读出数据的存储地。因此，MAC进行的处理是简单的处理。
并且，例如，从主存储器系统2输入到MAC 1的数据存储部102的信息仅是存储地识别信息和读出数据，不含有优先度信息。这是因为，通过主存储器系统2进行和优先度相关的处理，MAC 1不进行和优先度相关的处理。因此，MAC进行的处理是简单的处理。
因此，将和优先度对应的来自主存储器202的数据的读出中的控制分散给MAC 1和主存储器系统2，分别可通过较简单的控制来完成，因此可减少MAC 1的耗电，减小MAC 1的电路规模，并且可减少MAC1的芯片面积。
并且，根据本实施方式，在接收控制存储器访问的控制电路(MAC1)的读出请求，主存储器系统2返回读出数据的存储器访问控制方法中，来自多个总线主控器5的读出请求的优先度按照各总线主控器、或各读出请求变更时，主存储器系统2也可对应变更的优先度，从优先度高的读出数据依次返回，从而可使存储总线6的使用效率优化，提高系统整体的性能。
并且，在实施方式中，以优先处理控制电路215根据读出数据传送请求信号输入到读出数据传送请求输入寄存部211而输出读出数据和存储地识别信息为例进行了说明，但不限于此，例如也可是：优先处理控制电路215监视存储总线6，在存储总线6中具有发送数据的空余时，输出读出数据和存储地识别信息。并且例如还可是：优先处理控制电路215在内部具有测量时间的计时器，在计时器为一定时刻时，输出读出数据和存储地识别信息。但在这些情况下，优先处理控制电路215也根据优先度输出读出数据和存储地识别信息。
并且，在实施方式中，作为存储地存储部，仅说明了本地存储器3，但不限于此，存储地存储部只要具有以下接口即可：由在共享总线4上专门识别的存储地识别信息识别、并且可通过地址确定输入了数据的场所的接口。例如，作为存储地存储部，除了本地存储器3外，还包括I/O(Input/Output)部等。
并且，在实施方式中，以主存储器系统2具有附带优先处理功能的FIFO 201及主存储器202为例进行了说明，但不限于此，使附带优先处理功能的FIFO 201及主存储器202可以是一体构成，也可独立构成。
以上参照附图详细说明了本发明的实施方式，但具体的构成不限于实施方式，也包括不脱离本发明主旨的范围的设计等。
本发明的可广泛适用于使用多核方式的CPU并列进行信息处理的系统。并且，本发明还可适用于以向寄存器传送为特征的主存储器系统。

Claims (12)

1.一种半导体存储装置，其特征在于，具有：
主存储器，与地址建立关联并存储数据；
读出请求输入部，输入读出请求，该读出请求将读出数据时参照的地址信息、及表示读出该数据时的优先度的优先度信息建立关联；
读出数据存储部，使上述数据与优先度信息建立关联并存储；
数据读出部，将与上述读出请求输入部输入的地址信息相应的数据从上述主存储器读出；
读出数据注册部，使输入到上述读出请求输入部中的优先度信息、及上述数据读出部读出的数据建立关联，并存储到上述读出数据存储部中；和
优先处理控制部，从上述读出数据存储部中建立关联并存储的优先度信息和数据中，选择并输出上述优先度最高的数据。
2.根据权利要求1所述的半导体存储装置，其特征在于，
上述半导体存储装置具有读出数据传送请求输入部，输入表示输出上述数据的读出数据传送请求信号；
上述优先处理控制部根据上述读出数据传送请求输入部输入了读出数据传送请求信号，而选择并输出上述优先度最高的数据。
3.根据权利要求1或2所述的半导体存储装置，其特征在于，
上述读出数据存储部具有：
多个寄存器，使上述数据和优先度信息建立关联并存储；
读出指示部，表示上述多个寄存器的读入地址；和
写入指示部，表示上述多个寄存器的写入地址，
上述读出数据注册部，将上述优先度信息和数据建立关联并存储到上述读出指示部表示的地址的寄存器上，
上述优先处理控制部，从上述写入指示部表示的地址、及上述读出指示部表示的地址之间的寄存器中，选择优先度最高的寄存器，并输出该选择的寄存器中存储的读出数据。
4.根据权利要求3所述的半导体存储装置，其特征在于，
上述优先处理控制部，在从上述写入指示部表示的地址、及上述读出指示部表示的地址之间的寄存器中，选择上述优先度最高的寄存器的情况下，当上述优先度最高的寄存器存在多个时，从上述存在多个的优先度最高的寄存器中，将距上述写入指示部表示的地址最近的地址的寄存器作为上述优先度最高的寄存器来选择。
5.根据权利要求3或4所述的半导体存储装置，其特征在于，
在上述寄存器中，将上述数据和优先度信息建立关联，并存储表示该寄存器读出完成的读出完成标志，
上述读出数据注册部，在上述写入指示部表示的地址的寄存器中将上述优先度信息和数据建立关联并存储时，将上述写入指示部表示的地址的寄存器的读出完成标志作为未读出存储，
上述优先处理控制部，在选择上述优先度最高的寄存器并输出存储在该选择的寄存器中的读出数据时，将上述选择的优先度最高的寄存器的读出完成标志作为已读出存储。
6.根据权利要求5所述的半导体存储装置，其特征在于，
上述优先处理控制部，在从上述写入指示部表示的地址和上述读出指示部表示的地址之间的寄存器中选择上述优先度最高的寄存器时，跳过上述读出完成标志是已读出的寄存器，选择上述优先度最高的寄存器。
7.根据权利要求1至6的任一项所述的半导体存储装置，其特征在于，
上述读出请求中含有对用于存储上述读出的数据的存储地进行识别的信息、即存储地识别信息，
上述存储地识别信息与上述地址信息及上述优先度信息建立关联，
在上述读出数据存储部中，将上述数据和优先度信息及存储地识别信息建立关联并存储，
上述读出数据注册部，将输入到上述读出请求输入部的优先度信息和存储地识别信息、及上述数据读出部读出的数据建立关联，并存储到上述读出数据存储部中，
上述优先处理控制部，从在上述读出数据存储部中建立关联并注册的优先度信息、存储地识别信息、及数据中，选择上述优先度最高的数据和存储地识别信息，建立关联并输出。
8.一种存储器访问控制系统，经由存储器访问控制电路从半导体存储装置读出数据，其特征在于，
上述存储器访问控制电路具有读出请求传送部，该读出请求传送部使从上述半导体存储装置读出数据时参照的地址信息、表示读出该数据时的优先度的读出优先度、及作为对存储该读出的数据的存储地进行识别的信息的存储地识别信息建立关联，作为读出请求输入，并将该输入的读出请求输出到上述半导体存储装置中，
上述半导体存储装置具有：
主存储器，与地址建立关联并存储数据；
读出数据存储部，使上述数据、优先度及存储地识别信息建立关联并存储；
读出请求输入部，输入来自上述存储器访问控制电路的上述读出请求；
数据读出部，将与输入到上述读出请求输入部中的读出请求中所含有的地址信息相应的数据从上述主存储器读出；
读出数据注册部，使上述数据读出部读出的数据、输入到上述读出请求输入部中的读出请求中所含有的优先度及存储地识别信息建立关联，并存储到上述读出数据存储部中；和
优先处理控制部，从在上述读出数据存储部中建立关联并存储的数据、优先度及存储地识别信息中，选择该优先度最高的数据和存储地识别信息，使该选择的数据和存储地识别信息建立关联，并输出到上述存储器访问控制电路中，
上述存储器访问控制电路具有数据存储部，将上述建立关联的数据和存储地识别信息从上述半导体存储装置输入，并根据上述输入的存储地识别信息存储该输入的数据。
9.根据权利要求8所述的存储器访问控制系统，其特征在于，
上述存储器访问控制电路具有读出数据传送请求发送部，将表示输出上述数据的读出数据传送请求信号发送到上述半导体存储装置，
上述半导体存储装置具有读出数据传送请求输入部，输入来自上述存储器访问控制电路的读出数据传送请求信号，
上述优先处理控制部，根据上述读出数据传送请求输入部输入了上述读出数据传送请求信号，而将上述数据和存储地识别信息输出到上述存储器访问控制电路。
10.根据权利要求8或9所述的存储器访问控制系统，其特征在于，
上述数据存储部，将上述数据和存储地识别信息从上述半导体存储装置输入，按照上述数据和存储地识别信息被输入的顺序，根据上述输入的存储地识别信息存储上述输入的数据。
11.根据权利要求8至10的任一项所述的存储器访问控制系统，其特征在于，
上述存储器访问系统具有存储地存储部，与存储地地址建立关联而存储数据，
上述存储器访问控制电路具有收信地信息存储部，将上述优先度和存储地地址建立关联并存储，
上述读出请求传送部，在上述输入的读出请求的存储地识别信息表示上述存储地存储部、上述存储地识别信息中含有上述存储地地址时，使上述输入的读出请求的优先度和存储地地址建立关联并存储到上述收信地信息存储部，
上述数据存储部，在将上述数据和存储地识别信息从上述半导体存储装置输入、该输入的存储地识别信息表示上述存储地存储部时，从上述收信地信息存储部读出优先度最高的存储地地址，在该读出的存储地地址的上述存储地存储部中存储上述输入的数据。
12.一种数据的读出方法，是具有与地址建立关联并存储数据的主存储器的半导体存储装置中的数据读出方法，其特征在于，
将读出数据时参照的地址信息、及表示读出该数据时的优先度的优先度信息建立关联并作为读出请求输入，
将与上述输入的地址信息相应的数据从上述主存储器读出，
将上述输入的优先度信息和读出的数据建立关联，存储到将数据和优先度信息建立关联并存储的读出数据存储部中，
从在上述读出数据存储部中建立关联并存储的优先度信息及数据中，选择并输出上述优先度最高的数据。
CNA2008100949321A 2007-05-02 2008-04-30 半导体存储装置、存储器访问控制系统及数据的读出方法 Pending CN101303883A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007121526A JP2008276638A (ja) 2007-05-02 2007-05-02 半導体記憶装置、メモリアクセス制御システムおよびデータの読み出し方法
JP2007-121526 2007-05-02

Publications (1)

Publication Number Publication Date
CN101303883A true CN101303883A (zh) 2008-11-12

Family

ID=39877366

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2008100949321A Pending CN101303883A (zh) 2007-05-02 2008-04-30 半导体存储装置、存储器访问控制系统及数据的读出方法

Country Status (5)

Country Link
US (1) US8145853B2 (zh)
JP (1) JP2008276638A (zh)
KR (1) KR100967760B1 (zh)
CN (1) CN101303883A (zh)
DE (1) DE102008021348A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102754089A (zh) * 2010-02-09 2012-10-24 三菱电机株式会社 传送控制装置、存储器控制装置、以及具有上述传送控制装置的plc
CN107908368A (zh) * 2017-11-16 2018-04-13 郑州云海信息技术有限公司 一种带优先级的单输入存储结构及方法
CN112735493A (zh) * 2019-10-28 2021-04-30 敦泰电子股份有限公司 静态随机存取内存系统及其数据读写方法
CN114205179A (zh) * 2021-12-14 2022-03-18 国网江苏省电力有限公司常州供电分公司 一种Modbus通信优化方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9069477B1 (en) * 2011-06-16 2015-06-30 Amazon Technologies, Inc. Reuse of dynamically allocated memory
US9134919B2 (en) 2012-03-29 2015-09-15 Samsung Electronics Co., Ltd. Memory device including priority information and method of operating the same
AU2013246191B2 (en) 2012-04-09 2015-11-12 Dana Heavy Vehicle Systems Group, Llc Tire inflation system
US10059156B2 (en) 2012-04-09 2018-08-28 Dana Heavy Vehicle Systems Group, Llc Hub assembly for a tire inflation system
JP6210742B2 (ja) * 2013-06-10 2017-10-11 オリンパス株式会社 データ処理装置およびデータ転送制御装置
CN104731028B (zh) * 2013-12-19 2017-07-18 南京南瑞继保电气有限公司 基于信号名的嵌入式多cpu板间信号自动交换的方法
US20170039144A1 (en) * 2015-08-07 2017-02-09 Intel Corporation Loading data using sub-thread information in a processor
US11360702B2 (en) 2017-12-11 2022-06-14 Hewlett-Packard Development Company, L.P. Controller event queues

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3949369A (en) * 1974-01-23 1976-04-06 Data General Corporation Memory access technique
US4965716A (en) * 1988-03-11 1990-10-23 International Business Machines Corporation Fast access priority queue for managing multiple messages at a communications node or managing multiple programs in a multiprogrammed data processor
JPH07200488A (ja) 1993-12-28 1995-08-04 Hitachi Ltd 共用メモリアクセス調整方法およびその方法を用いた共用メモリアクセス調整回路
JPH0816454A (ja) 1994-07-04 1996-01-19 Hitachi Ltd 共用メモリアクセス制御回路
US6216200B1 (en) * 1994-10-14 2001-04-10 Mips Technologies, Inc. Address queue
US5956744A (en) * 1995-09-08 1999-09-21 Texas Instruments Incorporated Memory configuration cache with multilevel hierarchy least recently used cache entry replacement
JP3540586B2 (ja) 1996-12-26 2004-07-07 株式会社東芝 半導体記憶装置
US6983424B1 (en) 2000-06-23 2006-01-03 International Business Machines Corporation Automatically scaling icons to fit a display area within a data processing system
JP4322451B2 (ja) 2001-09-05 2009-09-02 日本電気株式会社 Ｄｓｐメモリ間あるいはｄｓｐメモリとｃｐｕ用メモリ（ｄｐｒａｍ）間データ転送方式
GB0218891D0 (en) * 2002-08-14 2002-09-25 Ibm Method for data retention in a data cache and data storage system
JP2006099731A (ja) * 2004-08-30 2006-04-13 Matsushita Electric Ind Co Ltd リソース管理装置
JP4782540B2 (ja) 2005-10-26 2011-09-28 株式会社リコー 画像形成装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102754089A (zh) * 2010-02-09 2012-10-24 三菱电机株式会社 传送控制装置、存储器控制装置、以及具有上述传送控制装置的plc
CN102754089B (zh) * 2010-02-09 2016-01-20 三菱电机株式会社 传送控制装置、存储器控制装置、以及具有上述传送控制装置的plc
CN107908368A (zh) * 2017-11-16 2018-04-13 郑州云海信息技术有限公司 一种带优先级的单输入存储结构及方法
CN112735493A (zh) * 2019-10-28 2021-04-30 敦泰电子股份有限公司 静态随机存取内存系统及其数据读写方法
CN112735493B (zh) * 2019-10-28 2023-06-13 敦泰电子股份有限公司 静态随机存取内存系统及其数据读写方法
CN114205179A (zh) * 2021-12-14 2022-03-18 国网江苏省电力有限公司常州供电分公司 一种Modbus通信优化方法

Also Published As

Publication number Publication date
US8145853B2 (en) 2012-03-27
JP2008276638A (ja) 2008-11-13
KR20080097946A (ko) 2008-11-06
DE102008021348A1 (de) 2008-11-27
US20080276049A1 (en) 2008-11-06
KR100967760B1 (ko) 2010-07-05

Similar Documents

Publication Publication Date Title
CN101303883A (zh) 半导体存储装置、存储器访问控制系统及数据的读出方法
CN101263465B (zh) 用于总线仲裁的方法和系统
KR100840140B1 (ko) 메모리 허브 메모리 모듈들을 사용하여 데이터 전송들을조직화하는 시스템 및 방법
CN101151600B (zh) 高速缓冲存储器系统及其控制方法
US6693640B2 (en) Image processing apparatus and image processing system using the apparatus
CN101739369A (zh) 中断检测装置和信息处理系统
EP1880277A2 (en) Command execution controlling apparatus, command execution instructing apparatus and command execution controlling method
CN102918515B (zh) 将数据存储在存储器控制器中的多个缓冲器的任何中
JPH03214343A (ja) 情報処理システムおよびデータ処理方法
CN101788956B (zh) 多通道数据存储方法、装置和多通道数据接收系统
CN106021141A (zh) 半导体设备
CN102866923A (zh) 对称多核的高效一致性侦听过滤装置
CN101303685A (zh) 可提升通用序列总线储存设备的读写数据速率的方法
CN101118524A (zh) 直接存储器存取传输控制装置
CN102855195A (zh) 第二代低功耗双倍速率存储控制器及访问命令处理方法
CN102331922B (zh) 运算装置、高速缓存装置及其控制方法
CN102236622A (zh) 提高动态存储器带宽利用率的动态存储器控制器及方法
US5581550A (en) Procedure for time spacing of transmittals from cells relating to messages, as well as devices for the implementation of such a procedure
CN101939733A (zh) 外部设备存取装置、其控制方法及系统大规模集成电路
CN105765472B (zh) 远程控制装置以及控制系统
CN104052686B (zh) 用于对互连访问进行仲裁的系统和方法
JPS6113268B2 (zh)
US20100122045A1 (en) Method for processing data using triple buffering
US7788466B2 (en) Integrated circuit with a plurality of communicating digital signal processors
US5121490A (en) Bit and word memory allocation for a programmable controller

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
AD01 Patent right deemed abandoned

Effective date of abandoning: 20081112

C20 Patent right or utility model deemed to be abandoned or is abandoned