KR20080097946A

KR20080097946A - 반도체 기억 장치, 메모리 액세스 제어 시스템 및 데이터의판독 방법

Info

Publication number: KR20080097946A
Application number: KR1020080041259A
Authority: KR
Inventors: 가즈히꼬 가지가야
Original assignee: 엘피다 메모리, 아이엔씨.
Priority date: 2007-05-02
Filing date: 2008-05-02
Publication date: 2008-11-06
Also published as: US20080276049A1; US8145853B2; DE102008021348A1; KR100967760B1; CN101303883A; JP2008276638A

Abstract

판독 요구 시마다, 우선 순위를 변경하는 것이 가능하여, 메모리 버스를 점유하지 않는 반도체 기억 장치를 제공한다. 반도체 기억 장치가, 어드레스에 관련지어져 데이터가 기억되는 메인 메모리와, 데이터를 판독할 때에 참조되는 어드레스 정보와, 그 데이터를 판독할 때의 우선도를 나타내는 우선도 정보를 관련지은 판독 요구를 입력하는 판독 요구 입력부와, 데이터와 우선도 정보가 관련지어져 기억되는 판독 데이터 기억부와, 판독 요구 입력부가 입력하는 어드레스 정보에 해당하는 데이터를 메인 메모리로부터 판독하는 데이터 판독부와, 판독 요구 입력부에 입력된 우선도 정보와 데이터 판독부가 판독한 데이터를 관련지어 판독 데이터 기억부에 기억시키는 판독 데이터 등록부와, 판독 데이터 기억부에 관련지어져 기억된 우선도 정보와 데이터 중에서, 우선도가 가장 높은 데이터를 선택하여 출력하는 우선 처리 제어부를 갖는다.

버스 마스터, 우선 처리 제어부, 레지스터부, 메인 메모리, 판독 데이터 등록부

Description

반도체 기억 장치, 메모리 액세스 제어 시스템 및 데이터의 판독 방법{SEMICONDUCTOR MEMORY APPARATUS, MEMORY ACCESS CONTROL SYSTEM AND DATA READING METHOD}

본 발명은, 복수의 버스 마스터에 공유되는 반도체 기억 장치의 기술에 관한 것으로, 특히 복수의 버스 마스터가 판독할 때마다 서로 다른 우선도로 반도체 기억 장치로부터 데이터를 판독하는 메모리 액세스 제어 시스템의 기술에 관한 것이다.

종래, 마이크로프로세서의 성능 향상을 위해 클럭 주파수를 제한 없이 향상시키는 어프로치는, 반도체 기술의 미세화를 추진해 왔다. 그 부작용으로서 트랜지스터의 리크 전류가 급격하게 증가되어, 소비 전력이 문제로 되고, 그 때문에 종래와 같이 클럭 주파수를 향상시킴으로써 마이크로프로세서의 성능을 향상시키는 것이, 어렵게 되고 있다. 이와 같은 문제에의 대책으로서, 하나의 칩에 복수의 프로세서 코어를 집적하여, 태스크를 분산시킴으로써, 클럭 주파수를 높이지 않고 마이크로프로세서의 성능을 향상시키는 어프로치가 주류로 되고 있다.

이와 같은 멀티 코어 방식의 CPU(Central Processing Unit)를 이용하여 정보 처리를 병렬로 행하는 시스템에서는, 공유되는 메인 메모리에의 판독 요구에 대해, 그 판독 데이터가 적절한 타이밍에서 처리되도록, 판독 요구마다 우선도를 설정하지 않으면, 정보 처리의 성능을 높일 수 없다.

또한, 멀티 코어 방식의 CPU와 메인 메모리 사이의 메모리 버스 효율을 높이기 위해서는, 기입과 판독의 타이밍을 제어하여, 메모리 버스의 데이터 전송에 빈 곳이 생기지 않도록 하는 것이 바람직하다. 그 때문에, 판독 요구와 판독 데이터의 전송 요구를 독립하여 제어하여, 메모리 액세스의 플렉시빌리티를 높이는 것이 중요시되고 있다.

이와 같은 기술로서, 특허 문헌 1 내지 특허 문헌 4의 기술이 알려져 있다. 특허 문헌 1 및 특허 문헌 2에는, 액세스 요구가 경합한 경우, 우선 순위에 의해 정해지는 순번으로 액세스가 허가되는 메모리 액세스 조정 방법과 그 회로의 기술이 개시되어 있다.

또한, 특허 문헌 3에는, 처리계로부터의 처리 요구를 접수하여 예약을 행하고, 예약된 처리 요구를 상황에 따라서 메모리 구동 수단이 취득하여 메모리 구동 신호를 발생하도록 하고, 메모리의 구동이 각 처리계로부터의 처리 요구마다 각각 독립하여 행해지고, 1개의 메모리에 대해 복수의 처리계로부터의 기입 판독을 양호하게 하여, 복수의 메모리를 1개로 치환할 수 있는 메모리 통합 장치의 기술이 개시되어 있다.

또한, 특허 문헌 4에는, CPU와 복수의 DSP(Digital Signal Processor)를 구비하는 장치에서, CPU 혹은 DSP로부터의 전송 요구 신호를 접수하는 전송 요구 선 택 회로와, 이 전송 요구 신호를 수신하여 유지하고, 이 전송 요구 신호의 우선 순위에 따라서 데이터 전송을 실행하기 위한 지시 신호를 송출하는 전송 요구 유지 회로와, DSP의 각각과 확장 버스를 통하여 접속되어 있는 DSP 메모리간 데이터 전송 장치의 기술이 개시되어 있다. 또한, 이 특허 문헌 4의 DSP 메모리간 데이터 전송 장치는, 지시 신호를 받아, CPU 혹은 DSP의 전송 정보를 판독하고, 그 전송 정보에 따라서 데이터 전송을 실행하는 확장 버스 제어 회로와, CPU용의 전송 데이터를 유지하고, 확장 버스 제어 회로가 전송 데이터의 판독 혹은 기입을 행하는 듀얼 포트 RAM(Random Access Memory)을 포함한다. 이 특허 문헌 4에는, 이상의 구성에 의해, 복수의 DSP 내의 메모리간에서의 데이터 전송을, 간이한 구성의 회로에 의해 실현할 수 있는 DSP 메모리간 데이터 전송 장치의 기술이 개시되어 있다.

이상과 같이, 특허 문헌 1 내지 특허 문헌 4로서, 복수의 CPU 등의 정보 처리 장치로부터의 판독 요구가 경합한 경우에 우선 순위를 부여하여 메모리 액세스를 행하도록 한 제어 방법의 기술이 알려져 있다.

[특허 문헌 1] 일본 특허 공개 평7-200488호 공보

[특허 문헌 2] 일본 특허 공개 평8-16454호 공보

[특허 문헌 3] 일본 특허 공개 평2002-55807호 공보

[특허 문헌 4] 일본 특허 공개 평2003-76654호 공보

그러나, 이들 종래 기술에서는, 그 우선 순위의 부여 방법은 미리 정해져 있 어, 판독 요구 시마다, 우선 순위가 변경되도록 하는 경우에는 대응할 수 없다고 하는 문제가 있다.

또한, 메모리 액세스 제어 회로측에서 우선 순위를 정하여 메모리 액세스를 행하고, 대응하는 판독 데이터가 되돌아오는 것을 대기하는 것이 전제로 되어 있기 때문에, 판독 요구를 내고 나서 판독 데이터가 되돌아올 때까지, 메모리 버스가 점유되게 될 가능성이 있다고 하는 문제가 있다.

본 발명은, 이와 같은 사정에 감안하여 이루어진 것으로, 그 목적은 판독 요구 시마다, 우선 순위를 변경하는 것이 가능하여, 메모리 버스를 점유하지 않는 반도체 기억 장치, 메모리 액세스 제어 시스템 및 데이터의 판독 방법을 제공하는 데에 있다.

본 발명은 상술한 과제를 해결하기 위해 이루어진 것으로, 어드레스에 관련지어져 데이터가 기억되는 메인 메모리와, 데이터를 판독할 때에 참조되는 어드레스 정보와, 그 데이터를 판독할 때의 우선도를 나타내는 우선도 정보를 관련지은 판독 요구를 입력하는 판독 요구 입력부와, 상기 데이터와 우선도 정보가 관련지어져 기억되는 판독 데이터 기억부와, 상기 판독 요구 입력부가 입력하는 어드레스 정보에 해당하는 데이터를 상기 메인 메모리로부터 판독하는 데이터 판독부와, 상기 판독 요구 입력부에 입력된 우선도 정보와 상기 데이터 판독부가 판독한 데이터를 관련지어 상기 판독 데이터 기억부에 기억시키는 판독 데이터 등록부와, 상기 판독 데이터 기억부에 관련지어져 기억된 우선도 정보와 데이터 중에서, 상기 우선 도가 가장 높은 데이터를 선택하여 출력하는 우선 처리 제어부를 갖는 것을 특징으로 하는 반도체 기억 장치이다.

또한, 본 발명은, 상기 반도체 기억 장치가, 상기 데이터를 출력하는 것을 나타내는 판독 데이터 전송 요구 신호를 입력하는 판독 데이터 전송 요구 입력부를 갖고, 상기 우선 처리 제어부가, 상기 판독 데이터 전송 요구 입력부가 판독 데이터 전송 요구 신호를 입력한 것에 따라서, 상기 우선도가 가장 높은 데이터를 선택하여 출력하는 것을 특징으로 하는 반도체 기억 장치이다.

또한, 본 발명은, 상기 판독 데이터 기억부가, 상기 데이터와 우선도 정보를 관련지어 기억하는 복수개의 레지스터와, 상기 복수개의 레지스터의 판독 번지를 나타내는 판독 포인터부와, 상기 복수개의 레지스터의 기입 번지를 나타내는 기입 포인터부를 갖고, 상기 판독 데이터 등록부가, 상기 판독 포인터부가 나타내는 번지의 레지스터에, 상기 우선도 정보와 데이터를 관련지어 기억시키고, 상기 우선 처리 제어부가, 상기 기입 포인터부가 나타내는 번지와 상기 판독 포인터부가 나타내는 번지 사이의 레지스터 중에서, 우선도가 가장 높은 레지스터를 선택하고, 그 선택한 레지스터에 기억되어 있는 판독 데이터를 출력하는 것을 특징으로 하는 반도체 기억 장치이다.

또한, 본 발명은, 상기 우선 처리 제어부가, 상기 기입 포인터부가 나타내는 번지와 상기 판독 포인터부가 나타내는 번지 사이의 레지스터 중에서, 상기 우선도가 가장 높은 레지스터를 선택하는 경우에, 상기 우선도가 가장 높은 레지스터가 복수개 존재하는 경우에는, 상기 복수개 존재하는 우선도가 가장 높은 레지스터 중 에서, 상기 기입 포인터부가 나타내는 번지에 가장 가까운 번지의 레지스터를, 상기 우선도가 가장 높은 레지스터로서 선택하는 것을 특징으로 하는 반도체 기억 장치이다.

또한, 본 발명은, 상기 레지스터에는, 상기 데이터와 우선도 정보와 관련지어져, 그 레지스터의 판독 완료를 나타내는 판독 완료 플래그가 기억되어 있고, 상기 판독 데이터 등록부가, 상기 기입 포인터부가 나타내는 번지의 레지스터에, 상기 우선도 정보와 데이터를 관련지어 기억시키는 경우에, 상기 기입 포인터부가 나타내는 번지의 레지스터의 판독 완료 플래그를 미판독으로서 기억시키고, 상기 우선 처리 제어부가, 상기 우선도가 가장 높은 레지스터를 선택하고, 그 선택한 레지스터에 기억되어 있는 판독 데이터를 출력하는 경우에, 상기 선택한 우선도가 가장 높은 레지스터의 판독 완료 플래그를 판독 완료로서 기억시키는 것을 특징으로 하는 반도체 기억 장치이다.

또한, 본 발명은, 상기 우선 처리 제어부가, 상기 기입 포인터부가 나타내는 번지와 상기 판독 포인터부가 나타내는 번지 사이의 레지스터 중에서, 상기 우선도가 가장 높은 레지스터를 선택하는 경우에, 상기 판독 완료 플래그가 판독 완료인 레지스터를 스킵하여, 상기 우선도가 가장 높은 레지스터를 선택하는 것을 특징으로 하는 반도체 기억 장치이다.

또한, 본 발명은, 상기 판독 요구에는, 상기 판독한 데이터를 저장하는 저장처를 식별하는 정보인 저장처 식별 정보가 포함되고, 상기 저장처 식별 정보는, 상기 어드레스 정보와 상기 우선도 정보에 관련지어져 있고, 상기 판독 데이터 기억 부에, 상기 데이터와 우선도 정보와 저장처 식별 정보가 관련지어져 기억되고, 상기 판독 데이터 등록부가, 상기 판독 요구 입력부에 입력된 우선도 정보와 저장처 식별 정보와, 상기 데이터 판독부가 판독한 데이터를 관련지어 상기 판독 데이터 기억부에 기억시키고, 상기 우선 처리 제어부가, 상기 판독 데이터 기억부에 관련지어져 등록된 우선도 정보와 저장처 식별 정보와 데이터 중에서, 상기 우선도가 가장 높은 데이터와 저장처 식별 정보를 선택하여 관련지어 출력하는 것을 특징으로 하는 반도체 기억 장치이다.

또한, 본 발명은 메모리 액세스 제어 회로를 통하여 반도체 기억 장치로부터 데이터를 판독하는 메모리 액세스 제어 시스템으로서, 상기 메모리 액세스 제어 회로가, 상기 반도체 기억 장치로부터 데이터를 판독할 때에 참조되는 어드레스 정보와, 그 데이터를 판독할 때의 우선도를 나타내는 판독 우선도와, 그 판독한 데이터를 저장하는 저장처를 식별하는 정보인 저장처 식별 정보가 관련지어져 판독 요구로서 입력되고, 그 입력된 판독 요구를 상기 반도체 기억 장치에 출력하는 판독 요구 전송부를 갖고, 상기 반도체 기억 장치가, 어드레스에 관련지어져 데이터가 기억되어 있는 메인 메모리와, 상기 데이터와 우선도와 저장처 식별 정보가 관련지어져 기억되는 판독 데이터 기억부와, 상기 메모리 액세스 제어 회로로부터의 상기 판독 요구를 입력하는 판독 요구 입력부와, 상기 판독 요구 입력부에 입력된 판독 요구에 포함되는 어드레스 정보에 해당하는 데이터를, 상기 메인 메모리로부터 판독하는 데이터 판독부와, 상기 데이터 판독부가 판독한 데이터와, 상기 판독 요구 입력부에 입력된 판독 요구에 포함되는 우선도와 저장처 식별 정보를 관련지어 상 기 판독 데이터 기억부에 기억시키는 판독 데이터 등록부와, 상기 판독 데이터 기억부에 관련지어져 기억되어 있는 데이터와 우선도와 저장처 식별 정보 중에서, 그 우선도가 가장 높은 데이터와 저장처 식별 정보를 선택하고, 그 선택한 데이터와 저장처 식별 정보를 관련지어 상기 메모리 액세스 제어 회로에 출력하는 우선 처리 제어부를 갖고, 상기 메모리 액세스 제어 회로가, 상기 관련지어진 데이터와 저장처 식별 정보가 상기 반도체 기억 장치로부터 입력되고, 그 입력된 데이터를 상기 입력된 저장처 식별 정보에 기초하여 저장하는 데이터 저장부를 갖는 것을 특징으로 하는 메모리 액세스 제어 시스템이다.

또한, 본 발명은, 상기 메모리 액세스 제어 회로가, 상기 데이터를 출력하는 것을 나타내는 판독 데이터 전송 요구 신호를 상기 반도체 기억 장치에 송출하는 판독 데이터 전송 요구 송출부를 갖고, 상기 반도체 기억 장치가, 상기 메모리 액세스 제어 회로로부터의 판독 데이터 전송 요구 신호를 입력하는 판독 요구 전송 요구 입력부를 갖고, 상기 우선 처리 제어부가, 상기 판독 데이터 전송 요구 신호를 상기 판독 데이터 전송 요구 입력부가 입력한 것에 따라서, 상기 데이터와 저장처 식별 정보를 상기 메모리 액세스 제어 회로에 출력하는 것을 특징으로 하는 메모리 액세스 제어 시스템이다.

또한, 본 발명은, 상기 데이터 저장부는, 상기 데이터와 저장처 식별 정보가 상기 반도체 기억 장치로부터 입력되고, 상기 데이터와 저장처 식별 정보가 입력된 순으로, 상기 입력된 데이터를 상기 입력된 저장처 식별 정보에 기초하여 저장하는 것을 특징으로 하는 메모리 액세스 제어 시스템이다.

또한, 본 발명은, 상기 메모리 액세스 제어 시스템이, 저장처 어드레스에 관련지어져 데이터가 기억되는 저장처 기억부를 갖고, 상기 메모리 액세스 제어 회로가, 상기 우선도와 저장처 어드레스가 관련지어져 기억되는 수신처 정보 기억부를 갖고, 상기 판독 요구 전송부가, 상기 입력된 판독 요구의 저장처 식별 정보가 상기 저장처 기억부를 나타내고 있고, 상기 저장처 식별 정보에 상기 저장처 어드레스가 포함되어 있는 경우에는, 상기 입력된 판독 요구의 우선도와 저장처 어드레스를 관련지어 상기 수신처 정보 기억부에 기억하고, 상기 데이터 저장부가, 상기 데이터와 저장처 식별 정보가 상기 반도체 기억 장치로부터 입력되고, 그 입력된 저장처 식별 정보가 상기 저장처 기억부를 나타내는 경우에는, 상기 수신처 정보 기억부로부터 가장 우선도가 높은 저장처 어드레스를 판독하고, 그 판독한 저장처 어드레스의 상기 저장처 기억부에, 상기 입력된 데이터를 저장하는 것을 특징으로 하는 메모리 액세스 제어 시스템이다.

또한, 본 발명은 어드레스에 관련지어져 데이터가 기억되는 메인 메모리를 갖는 반도체 기억 장치에서의 데이터의 판독 방법으로서, 데이터를 판독할 때에 참조되는 어드레스 정보와, 그 데이터를 판독할 때의 우선도를 나타내는 우선도 정보가 관련지어져 판독 요구로서 입력되고, 상기 입력된 어드레스 정보에 해당하는 데이터를, 상기 메인 메모리로부터 판독하고, 상기 입력된 우선도 정보와 판독한 데이터를 관련지어, 데이터와 우선도 정보가 관련지어져 기억되는 판독 데이터 기억부에 기억시키고, 상기 판독 데이터 기억부에 관련지어져 기억된 우선도 정보와 데이터 중에서, 상기 우선도가 가장 높은 데이터를 선택하여 출력하는 것을 특징으로 하는 데이터의 판독 방법이다.

이 본 발명에 따르면, 판독 요구 시마다, 우선 순위를 변경하는 것이 가능하여, 메모리 버스를 점유하지 않고 반도체 기억 장치, 메모리 액세스 제어 시스템 및 판독 방법을 제공할 수 있다고 하는 효과를 발휘한다.

또한, 이 본 발명에 따르면, 제어 회로의 회로 규모가 커지는 것을 줄이는 것이 가능하게 되는 반도체 기억 장치, 메모리 액세스 제어 시스템 및 판독 방법을 제공할 수 있다고 하는 효과를 발휘한다.

이하, 도면을 참조하여, 본 발명의 실시 형태에 대해 설명한다. 도 1은, 본 발명의 일 실시 형태에 따른 메모리 액세스 제어 시스템의 구성을 도시하는 개략 블록도이다. 이 메모리 액세스 제어 시스템은, 복수개의 버스 마스터(5)인 버스 마스터(5_1, 5_2, …, 5_n)(이 n은 임의의 자연수)와, 로컬 메모리(3)(저장처 기억부)와, 메모리 액세스 제어 회로(1)(이후, MAC(Memory Access Controller)(1)라고도 함)와, 그들을 서로 접속하는 공유 버스(4)와, MAC(1)에 의해 제어되는 메인 메모리 시스템(2)(반도체 기억 장치)으로 구성되어 있다.

버스 마스터(5)는 메인 메모리 시스템(2)으로부터 데이터를 판독할 때에 참조되는 판독 어드레스와, 그 데이터를 판독할 때의 우선도를 나타내는 우선도와, 판독한 데이터를 저장하는 저장처를 식별하는 정보인 저장처 식별 정보를 관련지어 판독 요구로 하여, 공유 버스(4)를 통하여 MAC(1)에 출력한다(도 1의 A100 참조). 또한, 버스 마스터(5)는 버스 마스터(5)마다, 또한 판독 요구를 송출할 때마다, 우선도를 임의로 설정하여, 판독 요구를 송출한다.

또한, 각각의 버스 마스터(5)는 식별 정보에 의해, 공유 버스(4) 상에서, 임의로 식별되어 있다. 여기서는, 버스 마스터(5_1, 5_2, …, 5_n)의, 식별 번호를, BM(Bus Master)1, BM2, …, BMn으로서 설명한다. 이 버스 마스터(5)는, 예를 들면 싱글 코어 또는 멀티 코어인 CPU나, DSP, 또는 DMA(Direct Memory Access) 컨트롤러 등이다.

로컬 메모리(3)(L2)는 어드레스와 관련지어져 데이터가 기억되는 기억부이며, 예를 들면 캐쉬 메모리이다. 이 로컬 메모리(3)도, 식별 정보에 의해, 공유 버스(4) 상에서, 임의로 식별되어 있다. 여기서는, 로컬 메모리(3)의 식별 정보를 L2로서 설명한다. 또한, 이후에서는 로컬 메모리(3)의 어드레스를, 저장처 어드레스로서 설명한다.

메인 메모리 시스템(2)은 공유 버스(4)와 MAC(1)와 메모리 버스(6)를 통하여, 복수의 버스 마스터(5)에 공유되어 있는 반도체 기억 장치이다. 이 메인 메모리 시스템(2)은, 우선 처리 기능을 가진 FIFO(First In First Out)(201)와 메인 메모리(202)를 구비하고 있다. 메인 메모리(202)에는 어드레스에 관련지어져 데이터가 기억된다. 우선 처리 기능을 가진 FIFO(201)는 MAC(1)와 메모리 버스(6)를 통하여 접속되어 있다. 또한, 우선 처리 기능을 가진 FIFO(201)는 메인 메모리(202)를 제어한다. 우선 처리 기능을 가진 FIFO(201)의 상세에 대해서는, 후술한다.

또한, 메인 메모리 시스템(2)은 외부 메모리 또는 온 칩 메모리 중 어느 쪽 이어도 된다. 또한, 메인 메모리(202)는, 또한 하위의 메모리의 계층이 존재하는 경우에는, L3 캐쉬 메모리로 되는 경우도 있다.

다음으로, 도 2를 이용하여, MAC(1)의 구성에 대해 설명한다. 도 2에서 도 1의 각 부에 대응하는 부분에는 동일한 부호를 붙이고, 그 설명을 생략한다. MAC(1)는 판독 요구 전송부(101)와, 데이터 저장부(102)와, 수신처 정보 기억부(103)와, 판독 데이터 전송 요구 송출부(105)와, 버스 감시부(104)를 갖는다. 수신처 정보 기억부(103)에는, 우선도와 저장처 어드레스가 관련지어져 기억된다. 버스 감시부(104)는 공유 버스(4)를 감시하고 있고, 감시한 공유 버스(4)의 정보를 판독 데이터 전송 요구 송출부(105) 및 데이터 저장부(102)에 출력한다. 버스 감시부(104)는, 예를 들면 공유 버스(4)를 흐르는 데이터량을 감시하고 있다.

핀독 요구 전송부(101)는 판독 요구를 버스 마스터(5)로부터 공유 버스(4)를 통하여 입력받고, 입력된 판독 요구를 메인 메모리 시스템(2)에 메모리 버스(6)를 통하여 출력한다. 또한, 판독 요구 전송부(101)는 저장처 식별 정보가 로컬 메모리(3)를 나타내고, 저장처 식별 정보에 로컬 메모리(3)의 어드레스를 나타내는 저장처 어드레스가 포함되어 있는 경우에는, 수신한 판독 요구의 우선도와 저장처 어드레스를 관련지어 수신처 정보 기억부(103)에 기억시킨다.

데이터 저장부(102)는 판독 데이터와 저장처 식별 정보가 메인 메모리 시스템(2)으로부터 메모리 버스(6)를 통하여 입력되고, 입력된 판독 데이터를 입력된 저장처 식별 정보에 기초하여, 이 저장처 식별 정보로 나타내어지는 저장처, 예를 들면 저장처 식별 정보와 일치하는 식별 정보를 갖는 버스 마스터(5)에, 공유 버 스(4)를 통하여 저장한다. 또한, 이 판독 데이터란, 판독 요구의 판독 어드레스에 기초하여, 메인 메모리 시스템(2)이 판독한 데이터이다.

또한, 데이터 저장부(102)는 판독 데이터와 저장처 식별 정보가 메인 메모리 시스템(2)으로부터 입력되고, 입력된 저장처 식별 정보가 로컬 메모리(3)를 나타내는 경우에는, 수신처 정보 기억부(103)로부터 가장 우선도가 높은 저장처 어드레스를 판독하고, 판독한 저장처 어드레스의 로컬 메모리(3)에, 입력된 판독 데이터를 저장한다.

또한, 데이터 저장부(102)는 판독 데이터와 저장처 식별 정보가 메인 메모리 시스템(2)으로부터 입력되고, 판독 데이터와 저장처 식별 정보가 입력된 순으로, 입력된 판독 데이터를 입력된 저장처 식별 정보에 기초하여 저장한다. 또한, 데이터 저장부(102)는 버스 감시부(104)로부터 입력되는 데이터량의 정보에 기초하여, 공유 버스(4)에 데이터를 흘리는 여유가 있는 경우에, 입력된 판독 데이터를 입력된 저장처 식별 정보에 기초하여 저장한다.

판독 데이터 전송 요구 송출부(105)는 판독 데이터를 출력하는 것을 나타내는 판독 데이터 전송 요구 신호를 메인 메모리 시스템(2)에 메모리 버스(6)를 통하여 송신한다. 또한, 판독 데이터 전송 요구 송출부(105)는 판독 요구 전송부(101)가 메인 메모리 시스템(2)에 메모리 버스(6)를 통하여 송출하는 판독 요구를 감시하고 있고, 판독 요구 전송부(101)가 판독 요구를 송출하지 않는 경우에, 판독 데이터 전송 요구 신호를 메인 메모리 시스템(2)에 메모리 버스(6)를 통하여 송신한다. 또한, 판독 데이터 전송 요구 송출부(105)는 버스 감시부(104)로부터 입력되 는 데이터량의 정보에 기초하여, 공유 버스(4)에 데이터를 흘리는 여유가 있는 경우에, 판독 데이터 전송 요구 신호를 메인 메모리 시스템(2)에 송신한다.

다음으로, 도 3을 이용하여, 메인 메모리 시스템(2)에 포함되는 우선 처리 기능을 가진 FIFO(201)의 구성에 대해 설명한다. 도 3에서 도 1 또는 도 2의 각 부에 대응하는 부분에는 동일한 부호를 붙이고, 그 설명을 생략한다.

우선 처리 기능을 가진 FIFO(201)는 판독 요구가 MAC(1)로부터 입력되는 판독 요구 입력 레지스터부(210)와, 판독 데이터를 출력하는 것을 나타내는 판독 데이터 전송 요구 신호를 MAC(1)로부터 입력받는 판독 데이터 전송 요구 입력 레지스터부(211)와, 저장처 식별 정보, 판독 데이터, 우선도 및 그 레지스터의 판독 완료 플래그(F)를 관련지어 기억하는 복수개의 레지스터를 갖는 레지스터부(214)를 갖는다.

또한, 우선 처리 기능을 가진 FIFO(201)는 레지스터부(214)의 기입 어드레스(번지)를 나타내는 기입 포인터부(217)와, 레지스터부(214)의 판독 어드레스(번지)를 나타내는 판독 포인터부(218)와, 그 내부에 관련지어져 저장된 판독 데이터와 저장처 식별 정보를 MAC(1)에 메모리 버스(6)를 통하여 출력하는 출력 레지스터부(216)를 갖는다.

또한, 우선 처리 기능을 가진 FIFO(201)는 데이터 판독부(212)와, 판독 데이터 등록부(213)와, 레지스터부(214)의 판독 데이터 중에서 우선도가 가장 높은 데이터와 저장처 식별 정보를 판독하고, 판독한 판독 데이터와 저장처 식별 정보를 출력 레지스터부(216)에 저장하는 우선 처리 제어 회로(215)를 갖는다.

데이터 판독부(212)는 판독 요구 입력 레지스터부(210)에 입력된 판독 요구에 포함되는 판독 어드레스에 해당하는 데이터를 판독 데이터로서, 메인 메모리(202)로부터 판독한다. 판독 데이터 등록부(213)는 데이터 판독부(212)가 판독한 판독 데이터와, 판독 요구 입력 레지스터부(210)에 입력된 판독 요구에 포함되는 우선도와 저장처 식별 정보를 관련지어 레지스터부(214)에 등록한다.

또한, 판독 데이터 등록부(213)는 기입 포인터부(217)가 나타내는 번지의 레지스터에, 판독 데이터와 우선도와 저장처 식별 정보를 관련지어 등록한다. 또한, 판독 데이터 등록부(213)는 기입 포인터부(217)가 나타내는 번지의 레지스터에, 판독 데이터와 우선도와 저장처 식별 정보를 관련지어 등록하는 경우에, 기입 포인터부(217)가 나타내는 번지의 레지스터의 판독 완료 플래그(F)를, 미판독으로서 등록한다.

우선 처리 제어 회로(215)는 레지스터부(214)에 관련지어져 기억되어 있는 판독 데이터와 우선도와 저장처 식별 정보 중에서, 우선도가 가장 높은 판독 데이터와 저장처 식별 정보를 선택하고, 선택한 판독 데이터와 저장처 식별 정보를, 출력 레지스터부(216)에 저장함으로써, 선택한 판독 데이터와 저장처 식별 정보를, MAC(1)에 메모리 버스(6)를 통하여 출력한다. 또한, 우선 처리 제어 회로(215)는 판독 데이터 전송 요구 입력 레지스터부(211)에 판독 데이터 전송 요구 신호가 입력된 것에 따라서, 판독 데이터와 저장처 식별 정보를 출력 레지스터부(216)에 저장함으로써, 판독 데이터와 저장처 식별 정보를 MAC(1)에 메모리 버스(6)를 통하여 출력한다.

또한, 우선 처리 제어 회로(215)는 기입 포인터부(217)가 나타내는 번지와 판독 포인터부(218)가 나타내는 번지 사이의 레지스터부(214)의 레지스터 중에서, 우선도가 가장 높은 레지스터를 선택하고, 선택한 레지스터에 기억되어 있는 판독 데이터와 저장처 식별 정보를 선택하여 출력한다. 또한, 우선 처리 제어 회로(215)는 기입 포인터부(217)가 나타내는 번지와 판독 포인터부(218)가 나타내는 번지 사이의 레지스터부(214)의 레지스터 중에서, 우선도가 가장 높은 레지스터를 선택하는 경우에, 기입 포인터부(217)가 나타내는 번지를 기준으로 하여, 기입 포인터부(217)가 나타내는 번지로부터 판독 포인터부(218)가 나타내는 번지를 향하여, 1번지분만큼 가까운 번지와, 판독 포인터부(218)가 나타내는 번지 사이의 레지스터부(214)의 레지스터 중에서, 우선도가 가장 높은 레지스터를 선택한다.

또한, 우선 처리 제어 회로(215)는 기입 포인터부(217)가 나타내는 번지와 판독 포인터부(218)가 나타내는 번지 사이의 레지스터 중에서, 우선도가 가장 높은 레지스터를 선택하는 경우에, 우선도가 가장 높은 레지스터가 복수개 존재하는 경우에는, 복수개 존재하는 우선도가 가장 높은 레지스터 중에서, 기입 포인터부(217)가 나타내는 번지에 가장 가까운 번지의 레지스터를, 우선도가 가장 높은 레지스터로서 선택한다.

또한, 우선 처리 제어 회로(215)는 우선도가 가장 높은 레지스터를 선택하고, 선택한 레지스터에 기억되어 있는 판독 데이터를 출력하는 경우에, 선택한 우선도가 가장 높은 레지스터의 판독 완료 플래그(F)를, 판독 완료로서 등록한다. 또한, 우선 처리 제어 회로(215)는 우선도가 가장 높은 레지스터를 선택하고, 선택 한 우선도가 가장 높은 레지스터의 번지가, 판독 포인터부(218)가 나타내는 레지스터부(214)의 번지와 일치하는 경우에는, 선택한 레지스터에 기억되어 있는 판독 데이터를 출력하는 경우에, 판독 포인터부(218)가 나타내는 번지의 값을 인크리먼트한다.

또한, 우선 처리 제어 회로(215)는 기입 포인터부(217)가 나타내는 번지와 판독 포인터부(218)가 나타내는 번지 사이의 레지스터부(214)의 레지스터 중에서, 우선도가 가장 높은 레지스터를 선택하는 경우에, 판독 완료 플래그(F)가 판독 완료인 레지스터를 스킵하여, 우선도가 가장 높은 레지스터를 선택한다. 이 스킵이란, 예를 들면 판독 완료 플래그(F)가 판독 완료인 레지스터를, 선택 대상으로서 무시하는 것이다.

다음으로, 우선 처리 기능을 가진 FIFO(201)의 동작에 대해 설명한다. 우선, 판독 요구가 MAC(1)로부터 입력된 경우의, 우선 처리 기능을 가진 FIFO(201)의 동작에 대해 설명한다. 우선 처리 기능을 가진 FIFO(201)에 입력된 판독 요구는, 우선 처리 기능을 가진 FIFO(201)의 판독 요구 입력 레지스터부(210)에 입력된다.

다음으로, 판독 데이터 등록부(213)가, 판독 요구가 판독 요구 입력 레지스터부(210)에 입력되면, 판독 요구에 포함되는 우선도 정보와 저장처 식별 정보를 관련지어 기입 포인터부(217)가 나타내는 레지스터부(214)에 저장한다. 또한, 데이터 판독부(212)가, 판독 요구가 판독 요구 입력 레지스터부(210)에 입력되면, 판독 요구의 판독 어드레스에 해당하는 데이터를 판독 데이터로서, 메인 메모리(202)로부터 판독한다. 다음으로, 판독 데이터 등록부(213)는 데이터 판독부(212)가 메 인 메모리(202)로부터 판독한 판독 데이터를, 기입 포인터부(217)가 나타내는 레지스터부(214)에 저장한다.

따라서, 판독 요구 입력 레지스터부(210)에 입력된 MAC(1)로부터의 판독 요구의 우선도 정보와, 저장처 식별 정보와, 판독 요구의 판독 어드레스에 해당하는 메인 메모리(202)로부터 판독한 판독 데이터가, 관련지어져 기입 포인터부(217)가 나타내는 동일한 레지스터부(214)에 저장되게 된다. 다음으로, 판독 데이터 등록부(213)는 레지스터부(214)의 판독 완료 플래그(F)를 미판독으로서 기억시킴으로써 리세트하고, 또한 기입 포인터부(217)의 값을 인크리먼트한다.

다음으로, 판독 데이터 전송 요구 신호가 MAC(1)로부터 입력된 경우의, 우선 처리 기능을 가진 FIFO(201)의 동작에 대해 설명한다. 우선 처리 기능을 가진 FIFO(201)에 입력된 판독 데이터 전송 요구 신호는, 우선 처리 기능을 가진 FIFO(201)의 판독 데이터 전송 요구 입력 레지스터부(211)에 입력된다.

다음으로, 우선 처리 제어 회로(215)는 판독 데이터 전송 요구 입력 레지스터부(211)에 판독 데이터 전송 요구 신호가 입력되면, 기입 포인터부(217)가 나타내는 레지스터의 하나 앞의 레지스터와, 판독 포인터부(218)가 나타내는 레지스터 사이에 있는 레지스터부(214)에 저장되어 있는 판독 데이터 중에서, 우선도가 높은 순으로 저장처 식별 번호와 판독 데이터를 판독하고, 판독한 저장처 식별 번호와 판독 데이터를 관련지어 출력 레지스터부(216)에 저장한다.

여기서, 기입 포인터부(217)가 나타내는 레지스터의 하나 앞의 레지스터란, 기입 포인터부(217)가 나타내는 번지를 기준으로 하여, 기입 포인터부(217)가 나타 내는 번지로부터 판독 포인터부(218)가 나타내는 번지를 향하여, 1번지분만큼 가까운 번지의 레지스터이다.

또한, 상기 동작에서, 우선 처리 제어 회로(215)는 동일한 우선도의 경우에는, 기입 포인터부가 나타내는 번지에 가까운 쪽의 저장처 식별 번호와 판독 데이터를, 출력 레지스터부(216)에 출력한다. 다음으로, 출력 레지스터부(216)는 저장된 저장처 식별 번호와 판독 데이터를, 메모리 버스(6)를 통하여 MAC(1)에 전송한다. 또한, 상기 동작에서, 우선 처리 제어 회로(215)는 판독 포인터부(218)가 나타내는 레지스터부(214)로부터 저장처 식별 번호와 판독 데이터를 출력 레지스터부(216)에 출력한 경우에는, 판독 포인터부(218)의 값을 인크리먼트한다. 또한, 우선 처리 제어 회로(215)는 판독 포인터부(218)가 나타내는 레지스터 이외의 레지스터부(214)로부터, 저장처 식별 번호와 판독 데이터를 출력 레지스터부(216)에 출력한 경우에는, 그 레지스터부(214)의 판독 완료 플래그(F)를 세워, 판독 완료로 갱신한다.

또한, 상기 동작에서, 우선 처리 제어 회로(215)는 MAC(1)로부터 판독 데이터 전송 요구 신호를 수취하면, 기입 포인터부(217)가 나타내는 하나 앞의 레지스터와, 판독 포인터부(218)가 나타내는 레지스터 사이에 있는 레지스터에 저장되어 있는 저장처 식별 번호와 판독 데이터 중에서, 우선도가 높은 순으로 저장처 식별 번호와 판독 데이터를 판독하는 경우, 판독 완료 플래그(F)가 세워져 있어 판독 완료로 되어 있는 레지스터는, 선택 대상으로서 무시하여 스킵한다. 따라서, 판독 완료 플래그(F)를 세워, 판독 완료로 갱신된 레지스터부(214)의 레지스터는, 판독 데이터 등록부(213)에 의해, 메인 메모리(202)로부터 판독된 판독 데이터가 저장되고, 그 판독 완료 플래그(F)가 리세트될 때까지는, 우선 처리 제어 회로(215)로부터 선택 대상으로서 무시되어 스킵된다. 이 판독 완료 플래그(F)에 의해, 우선 처리 제어 회로(215)가 레지스터부(214) 중에서, 가장 우선도가 높은 레지스터를 선택하는 것이 빨라진다.

다음으로, 도 4 내지 도 6을 이용하여, 메모리 액세스 제어 시스템의 동작에 대해, 3개의 경우에 대해 설명한다. 또한, 도 4 내지 도 6에서 도 1 내지 도 3의 각 부에 대응하는 부분에는 동일한 부호를 붙이고, 그 설명을 생략한다.

<동작예 1 : 버스 마스터(5_2)가, 수신처를 버스 마스터(5_2)로 한 경우>

도 4는, 버스 마스터(5_2)가, 저장처 식별 정보를 버스 마스터(5_2)의 식별 번호인 BM2로 하여, 메인 메모리(202)에 대한 판독 요구를 송출한 경우의 판독 요구의 내용, 저장처 식별 정보와 판독 데이터의 내용, 판독 데이터의 전송 경로를 구체적으로 도시한 도면이다.

우선, 버스 마스터(5_2)는 저장처 식별 정보를 BM2로 한 판독 요구(A401)를, MAC(1)에 송출한다(B411). 다음으로, MAC(1)는 판독 요구(A401)를, 메인 메모리 시스템(2)에 송출한다. 다음으로, MAC(1)는 판독 데이터 전송 요구 신호(A402)를, 메인 메모리 시스템(2)에 송출한다. 메인 메모리 시스템(2)은 판독 데이터 전송 요구 신호(A402)를 수신한 것에 따라서, 판독 데이터와 저장처 식별 정보인 BM2와 (A403)을, MAC(1)에 송출한다. 다음으로, 판독 데이터와 저장처 식별 정보인 BM2와 (A403)을 수신한 MAC(1)는 저장처 식별 정보인 BM2에 기초하여, 판독 데이터를 버스 마스터(5_2)에 송출한다(B413).

도 4를 이용하여 설명한 바와 같이, MAC(1)는 메인 메모리 시스템(2)으로부터 판독 데이터를 수취한 순으로, 판독 데이터를 저장하면 되기 때문에, 그 제어는 간단하여, MAC(1)를 구성하는 회로의 규모를 작게 하는 것이 가능하다.

<동작예 2 : 버스 마스터(5_1)가, 수신처를 버스 마스터(5_2)로 한 경우>

도 5는 도 4와는 상이한 경로로 판독 데이터가 전송되는 예이다. 도 5는 버스 마스터(5_1)가, 저장처 식별 정보를 버스 마스터(5_2)의 식별 번호인 BM2로 하여, 메인 메모리(202)에 대한 판독 요구를 송출한 경우의 판독 요구의 내용, 저장처 식별 정보와 판독 데이터의 내용, 판독 데이터의 전송 경로를 구체적으로 도시한 도면이다.

우선, 버스 마스터(5_1)는 저장처 식별 정보를 BM2로 한 판독 요구(A501)를, MAC(1)에 송출한다(B511). 다음으로, MAC(1)는 판독 요구(A501)를, 메인 메모리 시스템(2)에 송출한다. 다음으로, MAC(1)는 판독 데이터 전송 요구 신호(A502)를, 메인 메모리 시스템(2)에 송출한다. 메인 메모리 시스템(2)은 판독 데이터 전송 요구 신호(A502)를 수신한 것에 따라서, 판독 데이터와 저장처 식별 정보인 BM2와 (A503)을, MAC(1)에 송출한다. 다음으로, 판독 데이터와 저장처 식별 정보인 BM2와 (A503)을 수신한 MAC(1)는, 저장처 식별 정보인 BM2에 기초하여, 판독 데이터를 버스 마스터(5_2)에 송출한다(B513).

도 5를 이용하여 설명한 바와 같이, 판독 요구는 버스 마스터(5_1)로부터 송출되고, 그 저장처는 버스 마스터(5_2)이다. 이 경우라도, 버스 마스터(5_1)는 우 선도와 저장처 식별 번호인 BM2를 관련지은 판독 요구를, MAC(1)에 대해 송출하면 되는 것을 알 수 있다. 후에는 상술한 메모리 액세스 제어 시스템에 의해, 메인 메모리 시스템(2)으로부터 판독된 판독 데이터가, 버스 마스터(5_2)에 저장되게 된다.

<동작예 3 : 버스 마스터(5_2)가, 수신처를 로컬 메모리(3)로 한 경우>

도 6은, 버스 마스터(5_2)가, 저장처 식별 정보를, 로컬 메모리(3)를 나타내는 식별 번호인 L2로 하여, 메인 메모리(202)에 대한 판독 요구를 송출한 경우의 판독 요구의 내용, 저장처 식별 정보와 판독 데이터의 내용, 판독 데이터의 전송 경로를 구체적으로 도시한 도면이다. 이 도 6을 이용하여, 버스 마스터(5_2)가 메인 메모리(202)에 대한 판독 요구를 송출하고, 판독 데이터를 로컬 메모리(3)에 저장하는 경우의, 메모리 액세스 제어 시스템의 동작에 대해 설명한다.

우선, 버스 마스터(5_2)는 저장처 식별 정보를 L2로 한 판독 요구(A601)를, MAC(1)에 송출한다(B611). 또한, 이 판독 요구(A601)에는 로컬 메모리(3)의 어드레스를 지정하는 저장처 어드레스가 포함되어 있다. 다음으로, MAC(1)는 판독 요구(A601)를, 메인 메모리 시스템(2)에 송출한다. 여기서, MAC(1)는 저장처 어드레스와 우선도를 관련지어(A602), MAC(1)의 내부의 수신처 정보 기억부(103)에 기억한다.

다음으로, MAC(1)는 판독 데이터 전송 요구 신호(A603)를, 메인 메모리 시스템(2)에 송출한다. 메인 메모리 시스템(2)은 판독 데이터 전송 요구 신호(A603)를 수신한 것에 따라서, 판독 데이터와 저장처 식별 정보인 L2와 (A604)를, MAC(1)에 송출한다. 다음으로, 판독 데이터와 저장처 식별 정보인 L2와 (A604)를 수신한 MAC(1)는 저장처 식별 정보가 L2이므로, 수신처 정보 기억부(103)로부터 우선도가 가장 높은 저장처 어드레스를, MAC(1)의 내부의 수신처 정보 기억부(103)로부터 판독하고, 저장처 식별 정보가 L2로 식별되는 로컬 메모리(3)의, 판독한 저장처 어드레스에 판독 데이터를 저장한다(B613).

도 6을 이용하여 설명한 바와 같이, 버스 마스터(5_2)는 MAC(1)에 메모리 액세스 요구를 낼 때에, 로컬 메모리(3)를 나타내는 식별 정보(L2)로 한 저장처 식별 정보와, 로컬 메모리(3)의 저장처 어드레스와, 우선도 및 메인 메모리(202)로부터 판독하는 판독 어드레스를 관련지어 판독 요구로서, MAC(1)에 송출한다. MAC(1)는 로컬 메모리(3)를 나타내는 식별 정보, 우선도, 메인 메모리(202)의 판독 어드레스를 관련지어 메인 메모리 시스템(2)에 대해 판독 요구를 냄과 함께, MAC(1)가 내장하는 수신처 정보 기억부(103)에 우선도와 로컬 메모리(3)의 저장처 어드레스를 관련지어 기억한다.

그 후, MAC(1)는 메인 메모리 시스템(2)에 대해 판독 데이터 전송 요구 신호를 냄으로써, 판독된 판독 데이터와 함께 전송되어 온 저장처 식별 정보가, 로컬 메모리(3)를 나타내는 경우에는, MAC(1)가 내장하는 수신처 정보 기억부(103)로부터 가장 우선도가 높은 로컬 메모리(3)의 저장처 어드레스를 선택하고, 선택한 가장 우선도가 높은 저장처 어드레스에 판독 데이터를 저장한다. 또한, MAC(1)는 가장 우선도가 높은 저장처를 복수 발견한 경우에는, 최초로 보관된 저장처 어드레스에 판독 데이터를 저장한다.

<실시 형태의 동작의 정리>

이상으로 설명한 실시 형태에 따른 메모리 액세스 제어 시스템에서 특징적으로 되는 구성은, MAC(1)로부터 메인 메모리 시스템(2)에 대한 판독 요구에, 버스 마스터(5)가 MAC(1)에 대해 판독 요구를 낼 때마다 설정 가능한 우선도, 저장처의 저장처 식별 번호 및 판독처의 메인 메모리(202)의 판독 어드레스를 포함하는 것이다.

이 판독 요구를 MAC(1)로부터 수취한 메인 메모리 시스템(2)은 메인 메모리(202)로부터 해당하는 데이터를 판독 데이터로서 판독하고, 판독한 판독 데이터와, 우선도와, 저장처 식별 번호를 관련지어 우선 처리 기능을 가진 FIFO(201)에 저장한다. 다음으로 MAC(1)로부터 메인 메모리 시스템(2)에 대해 판독 데이터 전송 요구 신호가 송출되면, 메인 메모리 시스템(2)은 우선 처리 기능을 가진 FIFO(201)에 저장되어 있는 판독 데이터의 우선도를 조사하여, 우선도가 높은 판독 데이터부터 순서대로 저장처 식별 번호와 판독 데이터를 관련지어 MAC(1)에 송출한다.

또한, 메인 메모리 시스템(2)은, 동일한 우선도의 판독 데이터를 복수 발견한 경우에는, 메인 메모리(202)로부터 판독되어 우선 처리 기능을 가진 FIFO(201)에 저장된 순서에 따라서 MAC(1)에 송출한다. 여기서, 메인 메모리 시스템(2)이, MAC(1)에 송출하는 판독 데이터에는, 우선도의 정보는 불필요하다. 다음으로, MAC(1)는 메인 메모리 시스템(2)으로부터 판독 데이터를 수취한 순으로, 판독 데이터와 함께 전송되어 온 저장처 식별 번호가 나타내는 저장처에, 판독 데이터를 저 장하고, 일련의 메모리 액세스가 종료된다.

이상 설명한 바와 같이, 멀티 코어 방식의 CPU를 이용하여 정보 처리를 병렬로 행하는 시스템에 본 실시 형태를 적용하면, 공유되는 메인 메모리(202)에의 판독 요구에 대해, 그 판독 데이터가 적절한 타이밍에서 전송되어 처리되도록, 판독 요구마다 우선도를 설정하여 액세스하는 것이 용이하게 되어, 정보 처리 시스템 전체의 성능이 향상된다고 하는 효과가 있다.

또한, MAC(1)는 메인 메모리 시스템(2)에 대한 판독 요구와 겹치지 않는 타이밍에서, 메인 메모리 시스템(2)에 대해 판독 데이터 전송 요구 신호를 낼 수 있으므로, 메모리 버스(6)를 효율적으로 사용할 수 있다.

또한, 메모리 액세스 제어 시스템에서, 우선 처리 기능을 가진 FIFO(201)와 메인 메모리(202)로 이루어지는 메인 메모리 시스템(2)은, 이상과 같은 구성과 그 동작에 의해, 메모리 액세스의 우선도 처리 제어를, MAC(1)와 분담할 수 있고, 그 때문에 MAC(1)와 메인 메모리 시스템(2)은, 각각 비교적 간단한 제어를 행하는 것만으로 된다.

예를 들면, MAC(1)의 판독 요구에 대한 처리는, 버스 마스터(5)로부터 입력된 판독 요구를 메인 메모리 시스템(2)에 전송하는 것뿐이다. 또한, MAC(1)의 판독 데이터를 전송하는 처리에 대해서는, 메인 메모리 시스템(2)으로부터 입력되는 저장처 식별 정보와 판독 데이터를 입력된 순으로, 판독 데이터를 저장처 식별 정보로 나타내어지는 저장처에 송신하는 것뿐이다. 그 때문에, MAC(1)가 실행하는 처리는, 간단한 처리로 된다.

또한, 예를 들면 MAC(1)의 데이터 저장부(102)에, 메인 메모리 시스템(2)으로부터 입력되는 정보는, 저장처 식별 정보와 판독 데이터뿐이며, 우선도의 정보는 포함되어 있지 않다. 이것은, 메인 메모리 시스템(2)에 의해, 우선도에 관한 처리가 실행되어 있어, MAC(1)는 우선도에 관한 처리를 실행하지 않기 때문이다. 그 때문에, MAC(1)가 실행하는 처리는 간단한 처리로 된다.

이와 같이, 우선도에 따른 메인 메모리(202)로부터의 데이터의 판독에서의 제어를, MAC(1)와 메인 메모리 시스템(2)에 분산하여, 각각이 비교적 간단한 제어를 행하는 것만으로 되기 때문에, MAC(1)의 소비 전력을 삭감할 수 있고, MAC(1)의 회로 규모를 삭감할 수 있고, 또한 MAC(1)의 칩 면적을 삭감할 수 있다고 하는 효과가 있다.

또한, 본 실시 형태에 따르면, 메모리 액세스를 제어하는 제어 회로(MAC(1))로부터의 판독 요구를 받아, 메인 메모리 시스템(2)이 판독 데이터를 되돌려주는 메모리 액세스 제어 방법에서, 복수의 버스 마스터(5)로부터의 판독 요구의 우선도가, 버스 마스터마다, 또한 판독 요구마다, 변경된 경우에서도, 메인 메모리 시스템(2)이, 변경된 우선도에 대응하여, 우선도가 높은 판독 데이터부터 순서대로 되돌려짐으로써, 메모리 버스(6)의 이용 효율을 최적화하면서, 시스템 전체의 성능을 향상시킬 수 있다.

또한, 실시 형태에서는, 우선 처리 제어 회로(215)는 판독 데이터 전송 요구 입력 레지스터부(211)에 판독 데이터 전송 요구 신호가 입력된 것에 따라서, 판독 데이터와 저장처 식별 정보를 출력하는 것으로서 설명하였지만, 이에 한정되는 것 이 아니라, 예를 들면 우선 처리 제어 회로(215)가, 메모리 버스(6)를 감시하고, 메모리 버스(6)에 데이터를 송출하는 여유가 있는 경우에, 판독 데이터와 저장처 식별 정보를 출력하도록 하여도 된다. 또한, 예를 들면, 우선 처리 제어 회로(215)가, 시각을 계측하는 타이머를 내부에 갖고, 이 타이머가 일정 시각마다, 판독 데이터와 저장처 식별 정보를 출력하도록 하여도 된다. 단, 이들의 경우에서도, 우선 처리 제어 회로(215)는 우선도에 기초하여, 판독 데이터와 저장처 식별 정보를 출력한다.

또한, 실시 형태에서는 저장처 기억부로서, 로컬 메모리(3)에 대해서만 설명하였지만, 이에 한정되는 것이 아니라, 저장처 기억부로서는 공유 버스(4) 상에서 일의로 식별되는 저장처 식별 정보로 식별되고, 또한 어드레스에 의해 데이터가 입력되는 장소를 특정할 수 있는 인터페이스를 갖고 있으면 된다. 예를 들면, 저장처 기억부로서, 로컬 메모리(3) 이외에도, I/O(Input/Output)부 등이 있다.

또한, 실시 형태에서는 메인 메모리 시스템(2)이, 우선 처리 기능을 가진 FIFO(201)와 메인 메모리(202)를 갖는 것으로서 설명하여 왔지만, 이에 한정되는 것이 아니라, 우선 처리 기능을 가진 FIFO(201)와 메인 메모리(202)는 일체로 하여 구성하여도 되고, 독립하여 구성하여도 된다.

이상, 본 발명의 실시 형태를 도면을 참조하여 상세하게 설명하여 왔지만, 구체적인 구성은 본 실시 형태에 한정되는 것이 아니라, 본 발명의 요지를 일탈하지 않는 범위의 설계 등도 포함된다.

[산업상의 이용 가능성]

본 발명의 이용 분야로서, 멀티 코어 방식의 CPU를 이용하여 정보 처리를 병렬로 행하는 시스템에 널리 적용이 가능하다. 또한, 본 발명은 레지스터에 전송하는 것을 특징으로 하는 메인 메모리 시스템에 적용이 가능하다.

도 1은 본 발명의 일 실시 형태에 따른 메모리 액세스 제어 시스템의 구성을 도시하는 블록도.

도 2는 MAC의 구성을 도시하는 블록도.

도 3은 메인 메모리 시스템의 구성을 도시하는 블록도.

도 4는 메모리 액세스 제어 시스템의 제1 동작예를 설명하는 설명도.

도 5는 메모리 액세스 제어 시스템의 제2 동작예를 설명하는 설명도.

도 6은 메모리 액세스 제어 시스템의 제3 동작예를 설명하는 설명도.

<도면의 주요 부분에 대한 부호의 설명>

1 : 메모리 액세스 제어 회로 MAC

2 : 메인 메모리 시스템

3 : 로컬 메모리

4 : 공유 버스

5, 5_1, 5_2, 5_n : 버스 마스터

6 : 메모리 버스

101 : 판독 요구 전송부

102 : 데이터 저장부

103 : 수신처 정보 기억부

104 : 버스 감시부

105 : 판독 데이터 전송 요구 송출부

201 : 우선 처리 기능을 가진 FIFO

202 : 메인 메모리

210 : 판독 요구 입력 레지스터부

211 : 판독 데이터 전송 요구 입력 레지스터부

212 : 데이터 판독부

213 : 판독 데이터 등록부

214 : 레지스터부

215 : 우선 처리 제어 회로

216 : 출력 레지스터부

217 : 기입 포인터부

218 : 판독 포인터부

Claims

어드레스에 관련지어져 데이터가 기억되는 메인 메모리와,

데이터를 판독할 때에 참조되는 어드레스 정보와, 그 데이터를 판독할 때의 우선도를 나타내는 우선도 정보를 관련지은 판독 요구를 입력하는 판독 요구 입력부와,

상기 데이터와 우선도 정보가 관련지어져 기억되는 판독 데이터 기억부와,

상기 판독 요구 입력부가 입력하는 어드레스 정보에 해당하는 데이터를 상기 메인 메모리로부터 판독하는 데이터 판독부와,

상기 판독 요구 입력부에 입력된 우선도 정보와 상기 데이터 판독부가 판독한 데이터를 관련지어 상기 판독 데이터 기억부에 기억시키는 판독 데이터 등록부와,

상기 판독 데이터 기억부에 관련지어져 기억된 우선도 정보와 데이터 중에서, 상기 우선도가 가장 높은 데이터를 선택하여 출력하는 우선 처리 제어부

를 갖는 것을 특징으로 하는 반도체 기억 장치.
제1항에 있어서,

상기 반도체 기억 장치가,

상기 데이터를 출력하는 것을 나타내는 판독 데이터 전송 요구 신호를 입력하는 판독 데이터 전송 요구 입력부를 갖고,

상기 우선 처리 제어부가,

상기 판독 데이터 전송 요구 입력부가 판독 데이터 전송 요구 신호를 입력한 것에 따라서, 상기 우선도가 가장 높은 데이터를 선택하여 출력하는 것을 특징으로 하는 반도체 기억 장치.
제1항 또는 제2항에 있어서,

상기 판독 데이터 기억부가,

상기 데이터와 우선도 정보를 관련지어 기억하는 복수개의 레지스터와,

상기 복수개의 레지스터의 판독 번지를 나타내는 판독 포인터부와,

상기 복수개의 레지스터의 기입 번지를 나타내는 기입 포인터부

를 갖고,

상기 판독 데이터 등록부가,

상기 판독 포인터부가 나타내는 번지의 레지스터에, 상기 우선도 정보와 데이터를 관련지어 기억시키고,

상기 우선 처리 제어부가,

상기 기입 포인터부가 나타내는 번지와 상기 판독 포인터부가 나타내는 번지 사이의 레지스터 중에서, 우선도가 가장 높은 레지스터를 선택하고, 그 선택한 레지스터에 기억되어 있는 판독 데이터를 출력하는 것을 특징으로 하는 반도체 기억 장치.
제3항에 있어서,

상기 우선 처리 제어부가,

상기 기입 포인터부가 나타내는 번지와 상기 판독 포인터부가 나타내는 번지 사이의 레지스터 중에서, 상기 우선도가 가장 높은 레지스터를 선택하는 경우에, 상기 우선도가 가장 높은 레지스터가 복수개 존재하는 경우에는, 상기 복수개 존재하는 우선도가 가장 높은 레지스터 중에서, 상기 기입 포인터부가 나타내는 번지에 가장 가까운 번지의 레지스터를, 상기 우선도가 가장 높은 레지스터로서 선택하는 것을 특징으로 하는 반도체 기억 장치.
제3항 또는 제4항에 있어서,

상기 레지스터에는,

상기 데이터와 우선도 정보와 관련지어져, 그 레지스터의 판독 완료를 나타내는 판독 완료 플래그가 기억되어 있고,

상기 판독 데이터 등록부가,

상기 기입 포인터부가 나타내는 번지의 레지스터에, 상기 우선도 정보와 데이터를 관련지어 기억시키는 경우에, 상기 기입 포인터부가 나타내는 번지의 레지스터의 판독 완료 플래그를 미판독으로서 기억시키고,

상기 우선 처리 제어부가,

상기 우선도가 가장 높은 레지스터를 선택하고, 그 선택한 레지스터에 기억되어 있는 판독 데이터를 출력하는 경우에, 상기 선택한 우선도가 가장 높은 레지 스터의 판독 완료 플래그를 판독 완료로서 기억시키는 것을 특징으로 하는 반도체 기억 장치.
제5항에 있어서,

상기 우선 처리 제어부가,

상기 기입 포인터부가 나타내는 번지와 상기 판독 포인터부가 나타내는 번지 사이의 레지스터 중에서, 상기 우선도가 가장 높은 레지스터를 선택하는 경우에, 상기 판독 완료 플래그가 판독 완료인 레지스터를 스킵하여, 상기 우선도가 가장 높은 레지스터를 선택하는 것을 특징으로 하는 반도체 기억 장치.
제1항 내지 제6항 중 어느 한 항에 있어서,

상기 판독 요구에는, 상기 판독한 데이터를 저장하는 저장처를 식별하는 정보인 저장처 식별 정보가 포함되고,

상기 저장처 식별 정보는, 상기 어드레스 정보와 상기 우선도 정보에 관련지어져 있고,

상기 판독 데이터 기억부에, 상기 데이터와 우선도 정보와 저장처 식별 정보가 관련지어져 기억되고,

상기 판독 데이터 등록부가,

상기 판독 요구 입력부에 입력된 우선도 정보와 저장처 식별 정보와, 상기 데이터 판독부가 판독한 데이터를 관련지어 상기 판독 데이터 기억부에 기억시키 고,

상기 우선 처리 제어부가,

상기 판독 데이터 기억부에 관련지어져 등록된 우선도 정보와 저장처 식별 정보와 데이터 중에서, 상기 우선도가 가장 높은 데이터와 저장처 식별 정보를 선택하여 관련지어 출력하는 것을 특징으로 하는 반도체 기억 장치.
메모리 액세스 제어 회로를 통하여 반도체 기억 장치로부터 데이터를 판독하는 메모리 액세스 제어 시스템으로서,

상기 메모리 액세스 제어 회로가,

상기 반도체 기억 장치로부터 데이터를 판독할 때에 참조되는 어드레스 정보와, 그 데이터를 판독할 때의 우선도를 나타내는 판독 우선도와, 그 판독한 데이터를 저장하는 저장처를 식별하는 정보인 저장처 식별 정보가 관련지어져 판독 요구로서 입력되고, 그 입력된 판독 요구를 상기 반도체 기억 장치에 출력하는 판독 요구 전송부를 갖고,

상기 반도체 기억 장치가,

어드레스에 관련지어져 데이터가 기억되어 있는 메인 메모리와,

상기 데이터와 우선도와 저장처 식별 정보가 관련지어져 기억되는 판독 데이터 기억부와,

상기 메모리 액세스 제어 회로로부터의 상기 판독 요구를 입력하는 판독 요구 입력부와,

상기 판독 요구 입력부에 입력된 판독 요구에 포함되는 어드레스 정보에 해당하는 데이터를, 상기 메인 메모리로부터 판독하는 데이터 판독부와,

상기 데이터 판독부가 판독한 데이터와, 상기 판독 요구 입력부에 입력된 판독 요구에 포함되는 우선도와 저장처 식별 정보를 관련지어 상기 판독 데이터 기억부에 기억시키는 판독 데이터 등록부와,

상기 판독 데이터 기억부에 관련지어 기억되어 있는 데이터와 우선도와 저장처 식별 정보 중에서, 그 우선도가 가장 높은 데이터와 저장처 식별 정보를 선택하고, 그 선택한 데이터와 저장처 식별 정보를 관련지어 상기 메모리 액세스 제어 회로에 출력하는 우선 처리 제어부

를 갖고,

상기 메모리 액세스 제어 회로가,

상기 관련지어진 데이터와 저장처 식별 정보가 상기 반도체 기억 장치로부터 입력되고, 그 입력된 데이터를 상기 입력된 저장처 식별 정보에 기초하여 저장하는 데이터 저장부

를 갖는 것을 특징으로 하는 메모리 액세스 제어 시스템.
제8항에 있어서,

상기 메모리 액세스 제어 회로가,

상기 데이터를 출력하는 것을 나타내는 판독 데이터 전송 요구 신호를 상기 반도체 기억 장치에 송출하는 판독 데이터 전송 요구 송출부를 갖고,

상기 반도체 기억 장치가,

상기 메모리 액세스 제어 회로로부터의 판독 데이터 전송 요구 신호를 입력하는 판독 요구 전송 요구 입력부를 갖고,

상기 우선 처리 제어부가, 상기 판독 데이터 전송 요구 신호를 상기 판독 데이터 전송 요구 입력부가 입력한 것에 따라서, 상기 데이터와 저장처 식별 정보를 상기 메모리 액세스 제어 회로에 출력하는 것을 특징으로 하는 메모리 액세스 제어 시스템.
제8항 또는 제9항에 있어서,

상기 데이터 저장부는,

상기 데이터와 저장처 식별 정보가 상기 반도체 기억 장치로부터 입력되고, 상기 데이터와 저장처 식별 정보가 입력된 순으로, 상기 입력된 데이터를 상기 입력된 저장처 식별 정보에 기초하여 저장하는 것을 특징으로 하는 메모리 액세스 제어 시스템.
제8항 내지 제10항 중 어느 한 항에 있어서,

상기 메모리 액세스 제어 시스템이,

저장처 어드레스에 관련지어져 데이터가 기억되는 저장처 기억부를 갖고,

상기 메모리 액세스 제어 회로가,

상기 우선도와 저장처 어드레스가 관련지어져져 기억되는 수신처 정보 기억 부를 갖고,

상기 판독 요구 전송부가,

상기 입력된 판독 요구의 저장처 식별 정보가 상기 저장처 기억부를 나타내고 있고, 상기 저장처 식별 정보에 상기 저장처 어드레스가 포함되어 있는 경우에는, 상기 입력된 판독 요구의 우선도와 저장처 어드레스를 관련지어 상기 수신처 정보 기억부에 기억하고,

상기 데이터 저장부가,

상기 데이터와 저장처 식별 정보가 상기 반도체 기억 장치로부터 입력되고, 그 입력된 저장처 식별 정보가 상기 저장처 기억부를 나타내는 경우에는, 상기 수신처 정보 기억부로부터 가장 우선도가 높은 저장처 어드레스를 판독하고, 그 판독한 저장처 어드레스의 상기 저장처 기억부에, 상기 입력된 데이터를 저장하는 것을 특징으로 하는 메모리 액세스 제어 시스템.
어드레스에 관련지어져 데이터가 기억되는 메인 메모리를 갖는 반도체 기억 장치에서의 데이터의 판독 방법으로서,

데이터를 판독할 때에 참조되는 어드레스 정보와, 그 데이터를 판독할 때의 우선도를 나타내는 우선도 정보가 관련지어져 판독 요구로서 입력되고,

상기 입력된 어드레스 정보에 해당하는 데이터를, 상기 메인 메모리로부터 판독하고,

상기 입력된 우선도 정보와 판독한 데이터를 관련지어, 데이터와 우선도 정 보가 관련지어져 기억되는 판독 데이터 기억부에 기억시키고,

상기 판독 데이터 기억부에 관련지어져 기억된 우선도 정보와 데이터 중에서, 상기 우선도가 가장 높은 데이터를 선택하여 출력하는 것을 특징으로 하는 데이터의 판독 방법.