CN101300499B - 集成电路测试方法和测试设备 - Google Patents

Abstract

公开了一种用于在集成电路的测试模式中对集成电路(100)中的故障进行定位的方法(200)，该集成电路具有与压缩逻辑(140)耦接的多个数字输出端，其中压缩逻辑包括至少一个用于提供测试响应的输出端。该方法包括以下步骤：提供集成电路的仿真模型(210)；将多个测试模式提供给仿真模型(220)；接收针对所述测试模式的多个仿真后的测试响应(230)；在多个响应中定义多个位，所述位定义了故障特征(240)；将另外的多个测试模式提供给集成电路(250)；接收针对所述的另外的多个测试模式的多个测试响应(260)；并且检查多个响应是否存在特征(270)。该方法为存在故障的IC提供了改进的故障检测能力。

Description

集成电路测试方法和测试设备

技术领域

本发明涉及一种在集成电路的测试模式中定位集成电路(IC)中的故障的方法，该集成电路具有与压缩逻辑耦接的多个数字输出端，该压缩逻辑包括至少一个用于提供测试响应的输出端。

本发明还涉及实现该方法的测试设备。

背景技术

在IC的制造成本中，IC测试正迅速地变为主导因素。其中的一个主要原因是，对于复杂IC而言，测试是耗时的。这主要是因为大量的测试输入数据和输出数据必须与测试中的IC进行通信。因此，用以减少在这个通信中所涉及的数据大小的措施已经引起了相当的关注。

例如，已经公开了其中的数字测试输入数据已被压缩的测试方案，其中，IC具有板上提取器用于将测试输入数据还原至初始尺寸。类似地，板上压缩器对测试中的IC的数字测试输出进行了压缩，并且以这个压缩形式将IC测试结果提供给外部环境。可以在以下文献中找到这个方法的示例：由Sinanoglu等人发表在Proc.Of theEight IEEE European Test Workshop，pages 15-20，IEEE ETW 2003上的“Parity-based output compaction for core-based SOCs”。在这种方法中，对响应于测试输入(例如提供给测试中的IC的测试向量)的每个压缩的测试响应进行分析，以确定所提供的测试向量是否触发了故障检测。

使用压缩的测试结果的缺点是会损失测试分辨率，尤其是当使用基于奇偶校验树的压缩器时，该压缩器典型地基于异或逻辑门。因此，在被馈送进比较器的IC输出端上产生偶数个故障位的故障的出现，或偶数个故障的同时出现会导致故障位彼此抵消。而且，由于故障混淆，所以故障定位会变得更加困难，其中多个故障同时在IC的不同输出端上产生故障位，这意味着压缩的测试响应仅仅表示了一些故障位的出现，而不可能将故障位指定为特定故障。

发明内容

本发明试图提供一种如开始段落所述的用于测试IC的改进方法。

本发明还试图提供用于实现这种改进方法的测试设备。

根据本发明的一个方面，提供了一种如权利要求1所述的方法。本发明基于这样一种理解，即因为几个测试输入能够揭露故障，所以IC中的故障在大量压缩测试响应中将是可观测的。因此，通过不断地观测压缩逻辑的输出，即从这些输出中收集对多个测试模式的响应，将显著地降低由错误位抵消而破坏故障的可观测性的可能和由故障混淆而破坏故障的定位性的可能。

根据本发明的另一方面，提供了一种如权利要求6所述的测试设备。这种测试设备实现了本发明的方法所提供的改进的测试覆盖率。

附图说明

参考附图，通过非限制性示例的方式，将更详细地描述本发明，其中：

图1示出了使用本发明的方法的IC；

图2时出了本发明的方法的流程图；以及

图3示出了本发明的测试设备。

具体实施方式

应该了解的是，附图仅仅是示意性的，而不是按照比例绘制的。还应该了解的是，在所有图中使用相同的标号来表示相同的或类似的部分。

本发明提出了一种采用测试响应进行故障诊断的独创方法，其中的测试响应已被空间压缩逻辑(SCL)压缩。其关键思想是在整个测试期间持续观测SCL输出。这利用了以下事实：测试中的电路(CUT)中的缺陷将产生多故障效应，通常在一种或多种测试模式下的CUT的扫描链输出端能够在多个周期中观测到所述多故障效应。因此大多数故障具有唯一的SCL输出序列，这有助于精确的故障检测和诊断。这种方法与上述的现有技术方法不同，其中现有技术方法中，诊断是基于在每个周期中对所有的失效扫描单元进行识别。

在本描述中使用的定义如下：

响应位包含对诸如测试模式或测试向量之类的测试激励的(一部分)测试响应。在基于扫描的测试中，响应位在扫描捕获周期中在扫描触发器中被捕获到，接下来被移出。在此，对于给定的CUT，定义了包含(所有测试模式的)所有响应位的集合R。

观测位是在其中观测到了故障效应的响应位。对于CUT，集合 $O\⊆R$ 包含了(所有测试模式的)所有观测位。

故障特征是所有观测位 $O_f\⊆O$ 的集合，其中观测到了故障f的故障效应。

失效集是所有故障都具有相同故障特征的故障集。失效集FS_i＝{F_i，O_i}由故障F_i和故障特征O_i的集合组成，从而使得 $\∀f\∈F_i:O_f-O_i.$ 对于具有n个失效集和所有故障的集合F的CUT，保持∪_1≤i≤nF_i＝F，并且∪_1≤i≤nO_i＝O。

失效集内的故障的集合是唯一的且不相交的： ${\∀\mathrm{FS}}_i=\{F_i,O_i\},$ FS_j＝{F_j，O_j}，i≠j：

失效集内的故障特征是唯一的，但通常不是不相交的： ${\∀\mathrm{FS}}_i=\{F_i,O_i\},$ FS_j＝{F_j，O_j}，i≠j：O_i≠O_j。注意O_i≠O_j表示：

当在n个扫描链输出端观测故障效应时，FS是CUT的所有p个失效集的集合，并且在SCL的输出端观测故障效应时，FS^SCL是CUT+SCL的所有q个失效集的集合。有p≥q。

故障覆盖率FC是当观测CUT输出端时，对于给定的测试模式集所检测到的所有故障的比率。故障覆盖率FS^SCL是当观测SCL输出端时，对于给定的测试模式集所检测到的所有故障的比率。

诊断分辨率DR被定义为在SCL输出端观测到的失效集数量(q)与在CUT输出端观测到的失效集的数量(p)的比例。因此，DR＝100％·q/p。

当在所有周期中SCL压缩网络的每个异或(XOR)网络的输入端的O_i中的观测位的数量在所有周期均为0或偶数时，将出现失效集FS_i＝{F_i，O_i}的故障抵消。故障抵消意味着在SCL输出端不能观测到所有故障f∈F_i的故障效应。因此，故障抵消将不仅造成故障覆盖率的损失而且将造成诊断分辨率的损失。

当CUT输出端上的多个失效集FS_i在SCL输出端产生了相同的失效集FS_j ^SCL时，则出现故障混淆。故障混淆不造成故障覆盖率损失，但是会造成诊断分辨率的损失。

理论分析显示，当应用本发明的方法时，出现故障抵消和故障混淆的概率都很小。响应位数量的增加进一步显著地降低了这两者出现的概率。

示例

以下示例图示说明了故障抵消和故障混淆(见图1)。IC 100包括了测试中的电路部分(CUT)120，其包含长度为2的4个扫描链。SCL 140包括简单XOR网络，其具有4个输入端和1个输出端。这种SCL实现了奇偶校验树。测试模式集包含3种测试模式160。r_ij是在扫描链j的输出端，在周期i中观测到的响应位，以及r_i是在SCL输出端观测到的周期i中的压缩响应位。在图1中，r_ij集合被图示说明为160，r_i的集合被图示说明为180。应该理解的是，仅以非限制性示例的方式选择了CUT和SCL的大小。

假设CUT 120具有下列的失效集：

FS₁＝{F₁，O₁}，其中F₁＝{f₁}并且O₁＝{r₁₁，r₁₃，r₃₂，r₃₃}；

FS₂＝{F₂，O₂}，其中F₂＝{f₂，f₃，f₄}并且O₂＝{r₁₂，r₄₃，r₆₄}；

FS₃＝{F₃，O₃}，其中F₃＝{f₅，f₆}并且O₃＝{r₁₁，r₄₁，r₆₃}；

FS₄＝{F₄，O₄}，其中F₄＝{f₇，f₈，f₈}并且O₄＝{r₂₁，r₅₂，r₅₃}；以及

FS₅＝{F₅，O₅}，其中F₅＝{f₁₀}并且O₅＝{r₂₂，r₆₃}；

由于在第1和第3周期中，O₁具有两个观测位，所以FS₁会出现故障抵消。由于在相同周期中出现了FS₂和FS₃的观测位，所以它们会出现故障混淆。奇偶校验树140的输出端上的失效集是：FS₁ ^SCL＝{F₂∪F₃，{r₁，r₄，r₆}}，

FS^2SCL＝{F₄，{r₂}}，以及

FS₃ ^SCL＝{F₅，{r₂，r₆}}

因此，在SCL 140输出端，10个故障中，只有9个故障能被观测到，以及失效集的数量由5降到3。因此，相对故障覆盖率FS^SCLre1是100％·9/10＝90％，以及诊断分辨率DR是100％·3/5＝60％。

产生失效集

自动测试模式产生(ATPG)工具(未示出)创建了所有目标故障的故障字典，并且产生了测试模式以检测这些故障。故障覆盖率可通过故障仿真方式轻易地导出，并且故障覆盖率表达了检测到的故障与目标故障的百分比。失效集可以由所有测试模式的故障仿真导出，而不会遗漏任何故障。以此方式，可以针对每个故障，识别出所有测试模式中的所有观测位。通常，许多测试模式能检测出随机可测试故障，因此用于这种故障的观测位数量能增加很多。因此，对于大电路，失效集的存储要求会变为极大，并且能轻易地到达几千兆字节。用于降低该数据量的实用方法是引入故障隔离限制，从而使得每个失效集中的观测位的最大数量不会超出这个限制。在故障仿真期间，在到达如故障隔离限制所规定的观测位数量之后检测到故障，将即刻放弃该故障，因此为故障特征中的位的数量提供了上限。故障隔离限制不应该被选为太小，这是因为这将减少失效集的数量，并且因此降低诊断分辨率。故障隔离限制的实际值在几百的范围内。

优选地，为固定型故障产生失效集。虽然实际的缺陷很少表现为固定型故障，但是将有缺陷的电路的失效响应与该失效集进行比较通常能识别出小数量的候选缺陷定位，这些小数量的候选缺陷定位能被物理失效分析进一步地解析出来。

在这点上，需要强调的是，某些测试响应的值不能被确定为是先验的，而其它测试响应可能是三态的或不可靠的。被称为“X”测试响应的这些未知的、三态的和不可靠的测试响应将使测试响应的可靠压缩变得非常困难甚至不可能。SCL对X的测试响应相对地不敏感，但是如果X测试响应在许多周期中出现，则SCL输出序列变得没那么有用。作为这个问题的解决办法，可以在压缩逻辑140前面使用X掩码逻辑(XML，未示出)，以在压缩反应之前，对所有X的测试响应进行掩码。例如，在PCT申请WO2005/031378中描述了这种XML的示例。在此申请中，显示了XML将所有的“X”测试响应转换为固定的、已知的响应。

还可以使用X掩码逻辑来减少故障抵消。在相同周期内，在每个XOR树的输入端均出现偶数个观测位，在这种情况下，将出现故障抵消。通过对一个或多个观测位进行掩码，可将观测位数量由偶数变为奇数，于是就能在SCL输出端观测到故障效应。应该小心地应用位掩码，这是因为每个观测位通常都被包含于多个失效集中。因此，为一个失效集修正故障抵消将造成其它失效集的故障抵消，还可能出现故障混淆。因此，对于遭受故障抵消的每个失效集，例如仅仅对在其它失效集中最少使用的一个观测位进行掩码。

还可以通过ATPG工具增强作用来减少故障抵消。在产生每种模式后，应该执行CUT 120加SCL 140的故障仿真。在故障抵消的情况下，应该将抵消的故障视为未检测到，并且在下一模式中被ATPG定为目标。

优选地，应该指示ATPG工具，以使每个故障均对奇数个观测位变得敏感，这将导致至少在一个周期内，在SCL的输入端出现奇数个观测位。

故障混淆更难以修正，这是因为只有在产生了所有模式之后才能分析故障混淆。但是，还可以应用位掩码来减少位混淆。在两个失效集混淆的情况下，可以对仅在一个失效集中出现的观测位进行掩码。可以使用ATPG工具来产生另外的模式以解析故障混淆，虽然这将增加模式数。

图2示出本发明的方法200的流程图。在步骤210中，提供了集成电路的仿真模型。这可由公知的仿真工具获得。随后，在步骤220中，给仿真模式提供了多个测试模式，并且在步骤230中，仿真模型产生了针对所述测试模式的多个仿真后的测试响应。

接下来，在步骤240中，如前面说明的那样来识别定义了故障特征的多个响应中的多个位。

因此，可以使用所述特征对IC 100进行测试。在步骤250中，例如通过如图3所示的测试设备给集成电路提供另外的多个测试模式，并且在步骤260中，接收到针对所述另外的多个测试模式的多个压缩后的测试响应。检查此多个响应是否存在如在步骤240中所确定的特征。

在步骤210和步骤250中应用的测试模式可以相同。可选择地，可以使用产生了故障特征定义的分析来对另外的多个测试模式进行修改，例如通过如前面说明的那样限制故障特征中的位的数量，或通过去除对故障特征没有帮助的那些模式。

图3示出了根据本发明的测试设备300。设备300具有输出端302，该输出端用以将测试模式提供至IC 100。优选地，测试模式是压缩格式的，在这种情况下，IC 100包括提取逻辑(未示出)。设备300还包括输入端304，用于从SCL 140接收压缩后的测试结果。测试设备300具有例如中央处理单元的控制器320，其控制了测试模式至CUT 120的传输和对来自SCL 140的压缩后的测试结果的估计。控制器320可以访问存储器340，在存储器340中可以存储CUT 120的故障的故障特征。如前所述，典型地在本发明的方法的步骤210、220和230中产生的这个故障特征可以被执行仿真的外部源(例如计算机)提供至测试设备300。可选择地，例如，通过将适当的指令存储在存储器340中，设备300可以在内部产生故障特征。控制器320被构造为对接收到的测试结果进行评估以检查其中是否存在故障特征。

应该注意的是，上面提及的实施例图示说明了而不是限制了本发明，并且在不脱离附属权利要求的范围的情况下，所属技术领域的技术人员能够设计许多可替换的实施例。在权利要求中，在括号之间的任何标号不应该被理解为限制本发明。词语“包括”不排除除了在权利要求中所列的元件或步骤外的其它元件和步骤的存在。元件前的词语“一个”或“一种”不排除多个这种元件的存在。可以通过包括几个不同的元件的硬件的方式实现本发明。在枚举了几个装置的设备权利要求中，可以通过同一个硬件来实施这些装置中的几个。在彼此不同的从属权利要求中提出某些方法的事实并不表示不可以有利地使用这些方法的结合。

Claims (7)

1.一种用于在集成电路的测试模式中对所述集成电路中的故障进行定位的方法，所述集成电路具有与压缩逻辑耦接的多个数字输出端，所述压缩逻辑包括至少一个用于提供测试响应的输出端，所述方法包括：

a)提供所述集成电路的仿真模型；

b)给所述仿真模型提供多个测试模式；

c)接收针对所述测试模式的多个仿真后的测试响应；

d)在所述多个响应中定义多个位，所述位定义了所述故障的特征；

e)给所述集成电路提供另外的多个测试模式；

f)接收针对所述另外的多个测试模式的多个测试响应；以及

g)检查针对所述另外的多个测试模式的所述多个测试响应是否存在所述特征。

2.如权利要求1所述的方法，其中所述多个测试模式和所述另外的多个测试模式是相同的。

3.如权利要求1所述的方法，其还包括为定义了所述特征的位的数量设置上限。

4.如权利要求3所述的方法，其还包括对所述另外的多个测试模式中的测试模式的数量进行限制，以便使之不会超过所述上限。

5.根据权利要求1或3所述的方法，其还包括：通过将不包括来自所述多个位的一个位的那些测试模式从所述多个测试模式中去除，从而由所述多个测试模式定义所述另外的多个测试模式。

6.一种测试设备，用于在集成电路的测试模式中对所述集成电路进行测试，所述集成电路具有与压缩逻辑耦接的多个数字输出端，所述压缩逻辑包括至少一个用于提供测试响应的输出端，所述测试设备包括：

用于给所述集成电路提供多个测试模式的装置；

用于从所述压缩逻辑接收针对所述多个测试模式的多个测试响应的装置；

用于存储所述集成电路的故障的特征的装置，所述特征是由所述多个响应中的多个位定义的；以及

用于检查所述测试响应是否存在所述特征的装置。

7.如权利要求6所述的测试设备，其中用于给所述集成电路提供多个测试模式的所述装置被布置成以压缩的形式提供所述测试模式。

Images