CN101300473B - 图案检视中偶生缺陷的验证 - Google Patents

图案检视中偶生缺陷的验证 Download PDF

Info

Publication number
CN101300473B
CN101300473B CN200580006501XA CN200580006501A CN101300473B CN 101300473 B CN101300473 B CN 101300473B CN 200580006501X A CN200580006501X A CN 200580006501XA CN 200580006501 A CN200580006501 A CN 200580006501A CN 101300473 B CN101300473 B CN 101300473B
Authority
CN
China
Prior art keywords
defective
defect
actual defects
candidate defect
candidate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200580006501XA
Other languages
English (en)
Other versions
CN101300473A (zh
Inventor
杰可伯·尼迪维
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Orbotech Ltd
Original Assignee
Orbotech Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Orbotech Ltd filed Critical Orbotech Ltd
Publication of CN101300473A publication Critical patent/CN101300473A/zh
Application granted granted Critical
Publication of CN101300473B publication Critical patent/CN101300473B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/0002—Inspection of images, e.g. flaw detection
    • G06T7/0004—Industrial image inspection
    • G06T7/001—Industrial image inspection using an image reference approach
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/281—Specific types of tests or tests for a specific type of fault, e.g. thermal mapping, shorts testing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/30—Subject of image; Context of image processing
    • G06T2207/30108—Industrial image inspection
    • G06T2207/30148—Semiconductor; IC; Wafer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/30—Subject of image; Context of image processing
    • G06T2207/30108—Industrial image inspection
    • G06T2207/30152—Solder
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/10—Dealing with defective pixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays

Abstract

本发明披露一种用于验证电路图案中缺陷的系统与方法，其包括在自动化检视部件处识别候选缺陷之后将多个类似的电路图案供应至缺陷验证部件；将选定的候选缺陷验证为实际缺陷与非实际缺陷之一；以及回应于给定候选缺陷在至少两个电路图案上实质对应的位置处重现而标记候选缺陷。

Description

图案检视中偶生缺陷的验证
技术领域
本发明涉及用于对诸如电路之类的图案进行自动化光学检视的系统与方法，更具体的说，是涉及用于减少在检视期间所检测到的候选缺陷数量的系统与方法。
背景技术
电路(例如印刷电路板、互连装置与平板显示器)的制造通常包括自动化光学检视操作。自动化光学检视通常识别一系列的候选缺陷，包括实际缺陷与虚假缺陷。在自动化光学检视之后，将包含电路图案的面板供应至验证台，于此处评估候选缺陷，然后将其识别为实际缺陷或为虚假缺陷。如有可能，将修复实际缺陷。
虚假缺陷包括，例如，随机虚假缺陷与重现虚假缺陷。随机虚假缺陷包括，例如，灰尘与氧化。重现虚假缺陷包括，例如，贯穿一批受检视的图案而重复的几何图案不规则性。尽管重现虚假缺陷偏离理想图案而被检测为缺陷，但其偏差不足以被归类为需要后续修复的实际缺陷。
在手动缺陷验证期间，将许多的候选缺陷快速地归类为虚假缺陷，例如，几何形状偏差。在手动验证期间，其它候选缺陷需要额外的时间，以便决定其是否是随机缺陷或重现缺陷。某些随机缺陷，例如短路，甚至需要更多的额外时间来完成缺陷修复。
发明内容
本发明希望提供一种用于验证图案中的候选缺陷改进的方法，例如，包含设置于基板面板上电路部分的图案。
本发明一方面是关于用于评估候选缺陷的系统与方法，其避免在缺陷验证操作期间评估重现虚假缺陷。
本发明另一方面是关于记录虚假缺陷的位置以及记录用于评估候选缺陷的时间间隔中的至少一项。在验证后续图案的候选缺陷期间使用已记录的信息，以避免对重现虚假缺陷进行不必要的评估。
本发明另一方面是关于一种用于制造电路的方法，其中将电路之一部分形成于基板上，并对该基板进行自动光学检视。评估候选缺陷，以决定其是实际缺陷还是虚假缺陷。该评估操作避免对多个电路基板中重现的虚假缺陷进行评估。
根据本发明之一具体实施例，因而提供一种用于验证电路图案中缺陷的方法，其包括在自动化检视部件处检视多个类似的电路图案以检测出候选缺陷之后将上述这些电路图案供应至缺陷验证部件；指示候选缺陷的位置；以及在该缺陷验证部件处评估至少部分所指示的位置，以决定候选缺陷是否是实际缺陷；以及避免评估至少一个重现虚假缺陷。在制造印刷电路板与其它电路期间，将此方法用作检视操作的部分。
根据本发明之另一具体实施例，因而提供一种用于检视电路中缺陷的系统，该系统包括：至少一个自动化检视设备，其可操作以自动检视电路基板中的缺陷并指示候选缺陷在基板上的位置；重现缺陷标记器，其可操作以接收多个电路候选缺陷的指示，并且标记在多个电路中重现的候选缺陷位置上；以及至少一个验证设备，其接收未被标记为重现候选缺陷的候选缺陷的上述这些指示。
附图说明
详读上文中详细说明并参照附图将可更明白本发明，其中：
图1是根据本发明一具体实施例说明用于检视电路基板中缺陷的系统的简化方框图；
图2是根据本发明之一具体实施例用于验证缺陷的方法的简化流程图；
图3是用于产生图2所示方法中所用的虚假缺陷屏蔽方法的简化流程图；以及
图4是说明图2所示方法的操作的简化图形。
【主要元件标记说明】
10    系统
12    电路基板
14    自动化光学检视(AOI)系统
15    候选缺陷档案
16    验证设备
18    已受AOI检视的电路
20    缺陷服务器
22    缺陷验证档案
24    已标记的候选缺陷服务器
26    标记器数据产生器
28    已标记非缺陷数据文件
30    已更新的候选缺陷档案
40    方法
50    方法
60    图像参考
62    所获取之图像
64    所获取之图像
66    所获取之图像
72    候选缺陷档案
74    候选缺陷档案
76    候选缺陷档案
80    重现缺陷屏蔽
82    导体
具体实施方式
参照图1，其根据本发明一具体实施例说明用于检视电路基板12中的缺陷之一系统10的简化方框图。系统10包括至少一个自动化检视设备，其具有，例如，至少一个自动化光学检视(AOI)系统14；以及验证设备16，其具有至少一个验证台。验证设备可包括，例如，手动操作验证台与具有自动验证功能的验证台中的至少一项。电路基板12包括，例如，使用任何适当的电路制造程序沉积于基板表面上的金属部件。本文所用的术语“电路”指任何适当的电路或电路的一部分，包括但不限于印刷电路板、球栅格阵列基板、多芯片模块、集成电路、平板显示器以及其它适当的图案化基板。
例如在电路制造期间，AOI 14可操作以获取电路基板12的图像，并且检视上述这些图像以识别沉积于(例如)基板表面上的电路图案中的候选缺陷。对于每一块受检视的电路，由AOI系统14输出候选缺陷档案15，其指示候选缺陷在基板12上的个别位置。候选缺陷档案15通常包括实际缺陷以及实际上是误检测的缺陷，即被错误地决定为缺陷的非缺陷。
验证台16接收已受AOI检视的电路18以及对应的候选缺陷档案。验证台16提供缺陷验证功能，其中将候选缺陷评估并验证为，例如实际缺陷或误检测。
在图1中，可看出，系统10包括多个AOI系统14以及多个验证台16，全部用于处理多个制造中电路基板12之检视与缺陷验证。透过缺陷服务器20将候选缺陷档案15传递至验证台16，服务器20可操作以将给定的电路基板12与其对应的候选缺陷档案15相关。然而，应注意，系统10可包括至少一个AOI 14，其将候选缺陷档案15直接传递至验证台16，在此种情形下，可省去缺陷服务器20。
一般而言，AOI系统的功能是熟知的，并且多个适当的AOI系统很容易购买。适当AOI系统包括，例如但不限于，InFinexTM、InspireTM、SpironTM、V-300TM以及DISCOVERYTM AOI系统，上述这些皆可从以色列Yavne的Orbotech有限公司获得。
缺陷验证系统的功能是熟知的，并且适当系统也很容易买到。适当的验证设备包括，例如，可从以色列Yavne的Orbotech有限公司买到的VRSTM系列验证台。根据本发明之一具体实施例，缺陷验证设备16包括显微镜以及可自动移动的平台。该平台将候选缺陷在基板上的位置自动置于显微镜下供操作人员进行缺陷验证。使用自动(即已计算机化，无需操作人员干预)缺陷验证的验证系统可单独使用，或用于补充以操作人员为主的验证。美国专利申请案第10/793,224号中说明一种适当的自动验证台，其标题为“使用反射与荧光图像来检视电路之系统与方法”，其于2004年3月5日申请，该案披露内容全文并入本文中，并转让给以色列Yavne的Orbotech有限公司。
根据本发明之一具体实施例，在验证之前更新候选缺陷档案15，以便将至少部分缺陷标记为具有对应于重现误检测之高可能性。因而，例如，对满足将其分类为误检测的预定标准的重现非随机候选缺陷进行适当标记。对适当标记为对应于重现误检测的候选缺陷不执行验证。“标记”可能实际上标记不需要执行进一步验证的候选缺陷。或者，“标记”可能标记需要执行进一步验证的候选缺陷，而不标记需避免进一步验证的候选缺陷。
有多种措施可将给定候选缺陷识别为重现误检测。适当措施包括，例如，以下各项组合中的至少一项：该候选缺陷在一批欲受检视基板中的各基板当中的位置(例如以确保该缺陷非为随机的)、用于评估给定缺陷为真实或虚假所需的时间间隔(通常实际缺陷需要较长的时间间隔，因其还需修复，而此需要时间的操作)以及缺陷类型。根据本发明之一具体实施例，由AOI 14提供缺陷类型。
在图1所述的系统10中，将验证结果(其于验证台16处作为缺陷验证档案22的部分予以产生)供应至已标记的候选缺陷服务器(MCDS)24。MCDS24与标记器数据产生器26进行通信，该标记器数据产生器26可操作以产生，以及视需要储存，包含已标记候选缺陷之一已标记非缺陷数据文件28。在本发明之一具体实施例中，重现缺陷满足多个标准(例如缺陷类型、在多个电路基板12上类似缺陷的位置以及用于在验证台16处评估缺陷所需的时间间隔)中的至少一个的缺陷。
根据本发明之一具体实施例，使用已标记非缺陷数据文件28来更新候选缺陷档案15，以产生已更新的候选缺陷档案30。已更新的候选缺陷档案30包括，例如，AOI系统14关于给定电路12输出的所有候选缺陷，但其中标记重现虚假缺陷，以便在验证台16处将其跳过。在验证设备16处使用已更新的候选缺陷档案30来验证受检视的电路18上剩余的候选缺陷，从而节省用于验证重现误检测所必要的时间。
现在参照图2，其根据本发明具体实施例用于验证缺陷之方法40的简化流程图。图2的方法，例如，在图1系统10上实施。
方法40实际上是学习系统，其中在检视一批连续的电路12期间会学习部分候选缺陷(例如重现虚假缺陷)的位置。无论何时识别新的重现缺陷，便更新已标记的非缺陷数据文件28。接着，使用此数据文件更新来自随后检视电路12的候选缺陷，以避免对随后检视电路上已标记位置处已标记类型的误检测进行验证操作。
方法40开始于验证一批新的面板或基板上的候选缺陷。一般在通过AOI系统14检视一批基板中的全部基板之后才会开始验证一批基板。视需要，验证可在完成对一批中全部基板自动化检视操作之前开始。
在验证基板的缺陷之前，使用重现误检测数据，以修改候选缺陷档案，以避免验证某些类型的误检测。重现误检测数据用于，例如，标记候选缺陷位置，对于该候选缺陷位置，先前检视的电路上的候选缺陷具有至少一个下列特征：位于预定位置的该候选缺陷属于预定类型，已在少于临界时间间隔内被验证为非缺陷。以高确定程度预先知道适当的特征组合，其作为AOI系统的误检测指示。特定候选缺陷的标记通过避免验证预先知道为误检测的缺陷而节省时间与验证资源。在第一面板上验证剩余的候选缺陷，一般为一次一个，依次进行。根据本发明之一具体实施例，在验证进行的同时避免重现虚假缺陷。
验证基板上的缺陷可以循环的序列进行。若可修复，则修复基板上发现的每一实际缺陷。应注意，完全避免某些类型的虚假缺陷，例如重现误检测，以便将其跳过，而不予评估。
在完成对缺陷的评估之后，验证操作员指示前进至下一个欲受评估的缺陷，例如通过按“go”按钮。根据本发明之一具体实施例，在指示系统前进以评估候选缺陷所在的下一位置时，记录用于将缺陷评估为实际缺陷或误检测所需的时间间隔。此可使用，例如内部系统定时器，自动完成。亦可记录缺陷类型，例如通过检视缺陷的AOI系统来提供。
通过返回验证下一候选缺陷而继续评估面板的候选缺陷，直至评估与验证平面上最后候选缺陷。一旦已将已更新候选缺陷档案中所有的候选缺陷评估与验证为，例如，实际缺陷或误检测，并且如有可能便予以修复，则以随后验证的基板中需要避免的任何新缺陷来更新该缺陷类型的屏蔽。在一批次的开始处，可能会有大量受评估的误检测。当继续贯穿一批次进行验证时，将新的误检测(例如非常确定是重现误检测)添加至非缺陷数据文件，并且避免在随后的验证中对其进行验证。
现在参照图3，其根据本发明一具体实施例用于产生在图2方法40中所用虚假缺陷屏蔽方法50的简化流程图。图3方法50是关于产生缺陷屏蔽用于滤出重现误检测。根据采用方法50本发明之一具体实施例，重现误检测在不同电路基板12上重现于相同位置的候选缺陷。根据本发明之一具体实施例，重现虚假警告缺陷以具有以下至少一项重现缺陷来表现：重现位置以及不超过最大临界时间间隔的检视用重现时间间隔。视需要，该缺陷亦可以类型来表现。
图3中所示之方法50开始于评估新的已验证缺陷档案22，例如，其由验证设备16(图1)来提供。如果验证档案是新的，则将其读取。接着，对于被验证为非缺陷的每一候选缺陷，亦即虚假警告缺陷，全面考虑其位置、缺陷类型、验证用时间间隔，以及其是否重现于(参数化)数目之先前基板12上。例如，如果发现给定类型的候选缺陷(例如不只是一定灰尘的任何缺陷)在至少n个(其中n是基板的参数化数目，例如3个基板)基板面板上重现于大体相同位置的误检测，则将其视为重现误检测。根据本发明之一具体实施例，可添加另外的标准，例如，用于评估缺陷的时间间隔不超过最大的评估时间间隔。
应注意，修复真实缺陷一般需要至少一个最低时间间隔，其远长于仅评估候选缺陷并且作为误检测将其取消所需的时间间隔。因而，实际评估时间间隔需要小于给定评估时间间隔的额外要求进一步确保重现缺陷真正不需要修复的误检测。
将新识别的重现误检测添加至目前工作或批次之非缺陷数据文件。使用非缺陷数据更新来自AOI 14(图1)的候选缺陷档案，以确保在后续电路基板的缺陷验证期间不考虑重现误检测。
现在参照图4，其说明图2所示方法之操作的简化图形。其描述图像参考60以及多个所获取之图像62、64与66。参考60描述参考图案，例如电路的一部分，例如，其由CAM参考产生器(例如可从以色列Yavne之FrontlineSolutions公司获得)予以提供。每一个所获取的图像表示欲受检视的实际图案，例如电路。例如，所获取的图像62、64与66使用适当的AOI系统14(图1)来获取，然后使用参考60并且使用(例如)任何市售的AOI系统来加以评估，以确定候选缺陷存在与否。在图4中，以罗马数字I至VII指示候选缺陷。
候选缺陷档案72、74与76分别与每一所获取的对应图像62、64与66相关联。每一缺陷档案72、74与76包括表现缺陷的多个信息字段：缺陷位置的X坐标、缺陷位置的Y坐标、该位置的缺陷类型以及用于评估缺陷所需的时间。应注意，候选缺陷档案72、74与76以及重现缺陷屏蔽80的数据结构可能与图案检视以及验证系统结合使用任何适当的数据结构，并且所示数据结构仅是示范性的。基于清晰的目的，并且为方便说明本发明，图4中所示缺陷档案的档案结构是高度简化的。
从候选缺陷档案72、74与76的评估产生重现的缺陷屏蔽80。在参照图1与2所述对随后检视之电路上的缺陷进行缺陷验证期间，应用重现缺陷屏蔽以滤出重现缺陷。重现非缺陷数据文件80包括多个表现欲受屏蔽的重现误检测的信息字段：缺陷位置的X坐标、缺陷位置的Y坐标、该位置处的缺陷类型、覆盖区域(于其中，在随后检视的电路上欲执行的缺陷验证中，相同(或类似)类型的缺陷不予考虑)的可接受半径。应注意，重现缺陷屏蔽80的数据结构可能与图案检视以及验证系统结合使用的任何适当的数据结构。基于清晰的目的，并且为方便说明本发明，图4中所示重现缺陷屏蔽的档案结构是高度简化的。
候选缺陷档案72中显示四个候选缺陷I、II、III以及IV，与所获取图像62相关联。候选缺陷档案74中显示四个候选缺陷II、III、V与VI，与所获取图像64相关联。候选缺陷档案76中显示三个候选缺陷II、III与VII，与所获取图像66相关联。
例如，通过图1中的AOI 14将候选缺陷I、IV、VI与VII均表现为“点”缺陷。点缺陷可能是，例如灰尘。在缺陷验证操作期间，每一候选缺陷I、IV、VI与VII发生于每一图像62、64与66中的不同位置处。每一候选缺陷I、IV、VI与VII需要2秒时间来评估与决定其是误检测。由于候选缺陷I、IV、VI随机定位并且不重复，故此等缺陷不包括于重现缺陷屏蔽80中。
在图1中，将候选缺陷II表现为“线宽”缺陷，其在每一所获取图像62、64与66中需要4秒时间来进行验证。尽管候选缺陷II相对于参考之偏差足以使其被标记为候选缺陷，但该差异(其为导体82的宽度之相对较小的变化)不会引起对电路功能之妨碍，通常不需要修复。因此，将候选缺陷II视为误检测。而且，由于候选缺陷II发生于每一所获取图像62、64与66中相同的位置，并且由于用于评估缺陷所需的时间小于给定的时间临界，故将候选缺陷II表现为重现缺陷，并将其包括于重现缺陷屏蔽80中。
在图1中，将候选缺陷III表现为“短路缺陷”，其出现在每一所获取图像62、64与66中。候选缺陷需要35秒时间来验证。由于通常修复候选缺陷III，例如通过小刀移除过量的导体，故验证候选缺陷II的时间间隔相对较长。尽管候选缺陷III重现于每一所获取图像62、64与66中相同的位置，但由于用于评估与修复缺陷所需的时间超过临界时间间隔，故候选缺陷III为实际缺陷，不包括于重现缺陷屏蔽80中。
在图4中，将候选缺陷V表现为仅出现在所获取图像64中的线宽缺陷。候选缺陷需要17秒时间来验证。由于需要对缺陷是否确实会削弱电路功能作出决策，故验证候选缺陷II的时间间隔相对较长。尽管并未试图修复候选缺陷V，但不将其包括于重现缺陷屏蔽80中，这是由于候选缺陷仅发生于所获取图像64中，不发生于别处的相同位置。
所属技术领域的技术人员应明白，本发明的范畴不限定于前文所具体呈现及说明的披露内容。相反，本发明包括所属技术领域的技术人员在阅读上述说明之后能够明白并且不在先前技术中的本发明的修改与变化。

Claims (16)

1.一种用于验证电路图案中缺陷的方法，其特征是包含：
在自动化检视部件处识别一批连续的电路的候选缺陷之后，将多个类似的电路图案供应至缺陷验证部件；
将选定的候选缺陷验证为实际缺陷与非实际缺陷之一；
回应于给定候选缺陷中的该非实际缺陷在至少两个电路图案上实质对应的位置的重现而标记候选缺陷中的该非实际缺陷；
储存包含已标记候选缺陷的已标记非缺陷数据文件；
使用该已标记非缺陷数据文件来更新候选缺陷档案以记录重现的该非实际缺陷；
根据该候选缺陷档案将该非实际缺陷的候选缺陷标记从先前验证的电路图案应用到目前验证的电路图案上，以避免验证重现的该非实际缺陷；以及
修复可修复的该实际缺陷或舍弃包含非可修复的该实际缺陷的电路图案。
2.根据权利要求1所述的方法，其特征是该非实际缺陷识别包含误检测与非缺陷。
3.根据权利要求1所述的方法，其特征是该标记进一步响应于验证时间间隔参数。
4.根据权利要求3所述的方法，其特征是该验证时间间隔参数包含在少于预定时间间隔内验证候选缺陷。
5.根据权利要求1所述的方法，其特征是该标记进一步响应于缺陷类型参数。
6.根据权利要求3所述的方法，其特征是该方法进一步回应于缺陷类型参数。
7.一种用于验证电路图案中之缺陷的缺陷验证系统，其特征是包含：
缺陷验证部件，在自动化检视部件处识别一批连续的电路的候选缺陷之后，该缺陷验证部件接收多个类似的电路图案，于该缺陷验证部件处将选定的候选缺陷验证为实际缺陷与非实际缺陷之一；
候选缺陷标记器，其至少部分地响应于给定候选缺陷中的该非实际缺陷在至少两个电路图案上实质对应的位置的重现而标记候选缺陷中的该非实际缺陷；
标记器数据产生器储存包含已标记候选缺陷的已标记非缺陷数据文件；以及
候选缺陷档案，其可经使用该已标记非缺陷数据文件来更新以记录重现的该非实际缺陷；
其中，该缺陷验证部件根据该候选缺陷档案可操作以将该非实际缺陷的候选缺陷标记从先前验证的电路图案应用到目前验证的电路图案上，且该缺陷验证部件可操作以避免验证重现的该非实际缺陷及包含修复台用于修复可修复的该实际缺陷。
8.根据权利要求7所述的缺陷验证系统，其特征是该非实际缺陷识别包含误检测与非缺陷。
9.根据权利要求7所述的缺陷验证系统，其特征是该候选缺陷标记器可操作以进一步响应于验证时间间隔参数。
10.根据权利要求7所述的缺陷验证系统，其特征是该候选缺陷标记器可操作以进一步响应于缺陷类型参数。
11.一种电路制造方法，其特征是包含：
在电路基板上形成电路图案的一部分；
自动检视电路图案以识别一批连续的电路的候选缺陷；
在自动识别候选缺陷之后，将多个类似的电路图案供应至缺陷验证部件；
将选定的候选缺陷验证为实际缺陷与非实际缺陷之一；
回应于给定候选缺陷中的该非实际缺陷在至少两个电路图案上实质对应的位置的重现而标记候选缺陷中的该非实际缺陷；
储存包含已标记候选缺陷的已标记非缺陷数据文件；
使用该已标记非缺陷数据文件来更新候选缺陷档案以记录重现的该非实际缺陷；
根据该候选缺陷档案将该非实际缺陷的候选缺陷标记从先前验证的电路图案应用到目前验证的电路图案上，以避免验证重现的该非实际缺陷；以及
修复可修复的该实际缺陷或舍弃包含非可修复的该实际缺陷的电路图案。
12.根据权利要求11所述的方法，其特征是该非实际缺陷识别包含误检测与非缺陷。
13.根据权利要求11所述的方法，其特征是该标记进一步响应于验证时间间隔参数。
14.根据权利要求13所述的方法，其特征是该验证时间间隔参数包含在少于预定时间间隔内验证候选缺陷。
15.根据权利要求11所述的方法，其特征是该标记进一步响应于缺陷类型参数。
16.根据权利要求13所述的方法，其特征是该方法进一步回应于缺陷类型参数。
CN200580006501XA 2004-03-05 2005-03-06 图案检视中偶生缺陷的验证 Expired - Fee Related CN101300473B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US55006104P 2004-03-05 2004-03-05
US60/550,061 2004-03-05
PCT/IL2005/000262 WO2005084133A2 (en) 2004-03-05 2005-03-06 Verification of non-recurring defects in pattern inspection

Publications (2)

Publication Number Publication Date
CN101300473A CN101300473A (zh) 2008-11-05
CN101300473B true CN101300473B (zh) 2012-10-31

Family

ID=34919563

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200580006501XA Expired - Fee Related CN101300473B (zh) 2004-03-05 2005-03-06 图案检视中偶生缺陷的验证

Country Status (4)

Country Link
US (1) US7317522B2 (zh)
CN (1) CN101300473B (zh)
TW (1) TWI341496B (zh)
WO (1) WO2005084133A2 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009532668A (ja) * 2006-03-30 2009-09-10 オーボテック リミテッド 連続する角度範囲に渡って選択可能な照明を利用する検査システム
GB0625001D0 (en) * 2006-12-14 2007-01-24 Plastic Logic Ltd Short isolation
US9035673B2 (en) * 2010-01-25 2015-05-19 Palo Alto Research Center Incorporated Method of in-process intralayer yield detection, interlayer shunt detection and correction
US8773140B2 (en) * 2011-07-26 2014-07-08 Photon Dynamics, Inc System and method for inspection of electrical circuits
TWI587957B (zh) * 2011-08-18 2017-06-21 奧寶科技有限公司 用於電路之一檢測/維修/檢測系統之透鏡總成及用於電路之一檢測/維修/檢測系統之組合器總成
CN104483616A (zh) * 2014-12-29 2015-04-01 上海华虹宏力半导体制造有限公司 晶圆测试芯片状态图的分类方法
KR102471978B1 (ko) * 2017-07-20 2022-11-29 삼성전자주식회사 이미지의 에러 데이터를 보정하여 압축하기 위한 장치 및 그에 관한 방법
CN107561737B (zh) * 2017-08-21 2020-05-22 武汉精测电子集团股份有限公司 一种aoi系统ipc参数自动调整的方法、装置及工具
CN110021005B (zh) 2018-01-05 2022-03-15 财团法人工业技术研究院 电路板瑕疵筛选方法及其装置与计算机可读取记录介质
CN111707677A (zh) * 2020-06-24 2020-09-25 江西景旺精密电路有限公司 一种pcb外观检测方法及装置
CN114943855A (zh) * 2021-02-09 2022-08-26 富泰华工业（深圳）有限公司 图像分类标注方法、装置、电子设备及存储介质

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4247203A (en) * 1978-04-03 1981-01-27 Kla Instrument Corporation Automatic photomask inspection system and apparatus
US4628531A (en) * 1983-02-28 1986-12-09 Hitachi, Ltd. Pattern checking apparatus
US5204912A (en) * 1990-02-26 1993-04-20 Gerber Systems Corporation Defect verification and marking system for use with printed circuit boards
US5699447A (en) * 1990-11-16 1997-12-16 Orbot Instruments Ltd. Two-phase optical inspection method and apparatus for defect detection
US6035244A (en) * 1997-10-22 2000-03-07 Advanced Micro Devices, Inc. Automatic defect reclassification of known propagator defects

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IL101063A (en) * 1992-02-25 1995-03-30 Orbotech Ltd Verification and repair station for pcbs
US6366690B1 (en) * 1998-07-07 2002-04-02 Applied Materials, Inc. Pixel based machine for patterned wafers
US6870611B2 (en) * 2001-07-26 2005-03-22 Orbotech Ltd. Electrical circuit conductor inspection
US6898305B2 (en) * 2001-02-22 2005-05-24 Hitachi, Ltd. Circuit pattern inspection method and apparatus
US6975754B2 (en) * 2000-10-26 2005-12-13 Hitachi, Ltd. Circuit pattern inspection method and apparatus

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4247203A (en) * 1978-04-03 1981-01-27 Kla Instrument Corporation Automatic photomask inspection system and apparatus
US4628531A (en) * 1983-02-28 1986-12-09 Hitachi, Ltd. Pattern checking apparatus
US5204912A (en) * 1990-02-26 1993-04-20 Gerber Systems Corporation Defect verification and marking system for use with printed circuit boards
US5699447A (en) * 1990-11-16 1997-12-16 Orbot Instruments Ltd. Two-phase optical inspection method and apparatus for defect detection
US6035244A (en) * 1997-10-22 2000-03-07 Advanced Micro Devices, Inc. Automatic defect reclassification of known propagator defects

Also Published As

Publication number Publication date
CN101300473A (zh) 2008-11-05
WO2005084133A3 (en) 2009-09-03
TWI341496B (en) 2011-05-01
US7317522B2 (en) 2008-01-08
US20050196032A1 (en) 2005-09-08
WO2005084133A2 (en) 2005-09-15
TW200535716A (en) 2005-11-01

Similar Documents

Publication Publication Date Title
CN101300473B (zh) 图案检视中偶生缺陷的验证
US20090074286A1 (en) Data management equipment used to defect review equipment and testing system configurations
JP2009516832A5 (zh)
JP2011138930A (ja) 電子基板の検査管理方法、検査管理装置および目視検査装置
WO2000048012A1 (en) Method for the verification of the polarity, presence, alignment of components and short circuits on a printed circuit board
CN101499434A (zh) 检查系统
Buckroyd In–Circuit Testing
CN202189297U (zh) 用于控制电子电路的制造过程的系统
KR101370839B1 (ko) 단말기 검출 시스템
US20020057830A1 (en) Method and apparatus for inspection of assemblies
JP2005128016A (ja) 検査システムおよび方法
CN113935960A (zh) 缺陷检修方法、装置和设备
WO2013001594A1 (ja) 電子基板の検査管理方法、検査管理装置および目視検査装置
CN101153854B (zh) 光学检验系统
CN207717640U (zh) 印刷电路板复检系统
US20050274802A1 (en) Circuit board inspection apparatus
JP4189094B2 (ja) 検査システム
US8082190B2 (en) Method for tracking components in a utility meter
JP2007115038A (ja) プリント基板品質情報管理システム
JP3309322B2 (ja) プリント基板検査システム
JP2007316733A (ja) 修理支援システム、修理支援方法、修理支援プログラムおよび記録媒体
JP2007017311A (ja) 外観検査システム
KR101408848B1 (ko) 다단계 맵핑 방식의 기판 검사 정보 추적 방법
CN112798109A (zh) 一种主板质量的检测评价装置
KR20100056234A (ko) 2ｄ바코드를 이용한 제품 관리시스템 및 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20121031

Termination date: 20180306