CN101297372A - 用于编程/擦除非易失性存储器的方法和设备 - Google Patents
用于编程/擦除非易失性存储器的方法和设备 Download PDFInfo
- Publication number
- CN101297372A CN101297372A CNA2006800327784A CN200680032778A CN101297372A CN 101297372 A CN101297372 A CN 101297372A CN A2006800327784 A CNA2006800327784 A CN A2006800327784A CN 200680032778 A CN200680032778 A CN 200680032778A CN 101297372 A CN101297372 A CN 101297372A
- Authority
- CN
- China
- Prior art keywords
- program
- erase
- storage characteristics
- nvm
- erase operations
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3436—Arrangements for verifying correct programming or erasure
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
- G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/30—Power supply circuits
Landscapes
- Read Only Memory (AREA)
- Non-Volatile Memory (AREA)
Abstract
能被优化以用于数据保持能力或耐擦写能力的非易失性存储器(NVM)被分成部分(40,41),这些部分被优化用于一个部分(40)或另一个部分(41)的存储特性或可能某些其它存储特性。对于被分配以用于数据保持能力的部分(40),存储单元(32)被擦除至相对较大的范围。对于被分配以用于高耐擦写能力(41)的部分,存储单元(32)被擦除至相对较小的范围。这可以通过简单地提高(81)参考电流的水平方便地实现,该参考电流被用于确定对于所述高数据保持能力单元(40)是否已经充分擦除了单元。因此较高的耐擦写能力单元(41)将典型地比用于高数据保持能力的存储单元(40)接收更少的擦除脉冲。较高的耐擦写能力的单元(41)的减少的擦除需求导致所述高耐擦写能力单元(41)中总的更快的擦除和更小的压力,在产生高擦除电压的电路(31)上也如此。
Description
技术领域
本发明涉及非易失性存储器,尤其是,涉及一种用于编程/擦除非易失性存储器的方法和设备。
背景技术
能够被多次编程和擦除的非易失性存储器(NVM)常用于广泛多样的应用。通常,NVM具有在保障满足数据保持规格(data retentionspecification)的同时可执行的编程/擦除周期(cycle)的最大数量。
附图说明
通过例子示出本发明,并且本发明不受附图限制,在附图中相同的附图标记指示相同或相似的元件,并且其中:
图1以框图形式描述了根据本发明的一个实施例的集成电路;
图2以框图形式描述了根据本发明的一个实施例的图1中的NVM14;
图3以框图形式描述了根据本发明的一个实施例的图2中的保持能力/耐擦写能力控制电路36、37;
图4以流程图形式描述了根据本发明的一个实施例的用于编程/擦除NVM的方法;和
图5以流程图形式描述了根据本发明的一个实施例在NVM中执行擦除过程75的方法。
本领域技术人员能够理解,附图中的元件是为了简单且清楚而被描述,并且没必要按比例绘制。例如,在附图中一些元件的尺寸可以相对于其它元件被放大,以便于对本发明实施例的理解。
具体实施方式
NVM单元的数据保持能力(retention)是一个时间量,在该时间量期间,预定数据值将保持被适当地存储,从而可以从该NVM单元获取该数据值。NVM单元的耐擦写能力(endurance)是在该NVM单元的状态不能再被可靠地改变之前可以执行的编程/擦除周期的最大数量。注意当一个或多个NVM单元在测试期间或使用期间失效时,有多种技术(例如冗余、错误校正码等)可以被用来扩充NVM阵列的抗毁性(生存力)。
可以按任何期望的粒度对NVM进行编程。尽管按字节对许多NVM进行编程,但替换的实施例可以按位、字、长字、扇区、块或任何其它期望的粒度来对其编程。可以按任何期望的粒度来擦除NVM。尽管按扇区擦除许多NVM,但替换的实施例可以按位、字节、字、长字、块或任何其它期望的粒度来擦除NVM。
当单个NVM阵列30(参见图2)必须满足第一组顾客要求的数据保持能力的最大规格时,同时也要满足第二组顾客要求的耐擦写能力的最大规格时,问题出现了。
作为一个例子,该第一组顾客可能正在存储软件代码,例如,用于处理器12(参见图1)的指令,在该产品的生存期中(例如,二十年),必须对该指令保持存储。这种产品的一个例子是汽车,这种汽车使用NVM来存储软件代码以执行发动机控制。该第一组顾客可能不要求该NVM执行许多编程/擦除周期。在该例子中,如果该NVM存储软件代码,一旦该软件代码起初存储在NVM中,那么很可能该软件代码从不需要被擦除和重写。通常在大多数应用中不使用自修改软件代码。
作为第二个例子,该第二组顾客可能正在存储数据值,例如,非易失的但可变的数据,这些数据在一个相对较短的时期内(例如,一个月到五年)需要被保持存储。这种产品的一个例子是汽车,这种汽车使用NVM存储表示发动机调整信息的数据值。该第二组顾客将要求该NVM执行许多编程/擦除周期(例如,每次汽车点火被关闭或打开时执行一次编程/擦除周期)。在该例子中,如果该NVM存储数据值,很可能该数据值将通过新的编程/擦除周期被刷新,并且因此不需要具有长的数据保持时间。
此外,一些顾客会在同一种应用中要求两种类型的NVM。例如,上文描述的汽车的顾客将需要具有长期数据保持能力的用于软件代码的某个NVM,并且也将需要具有高耐擦写能力的用于频繁地重写数据值的某个NVM。而且,顾客需求将会根据有多少NVM部分以及何种尺寸的NVM部分将需要具有长期的数据保持能力而变化。类似的,顾客需求将会根据有多少NVM部分以及何种尺寸的NVM部分将需要具有高的耐擦写能力而变化。
图1以框图形式描述了根据本发明的一个实施例的集成电路(IC)10。在所描述的实施例中,IC 10具有处理器12、NVM 14、可选的的其它存储器16,一个或多个可选的其它模块18以及可选的外部总线接口20,其中每一个都双向耦合到总线22。如在这里使用的,术语总线被用来指多个信号或导线,其可以用于传输一个或多个不同类型的信息,例如数据、地址、控制或状态。
在一些实施例中,IC 10是独立的NVM并且不实现电路12、16和18。在这种情况下,外部总线接口20包括用于NVM 14的地址和数据总线驱动器。在其它实施例中,IC 10是微控器,该微控器具有NVM14作为微控器上可用的仅一个电路。电路12、14、16、18和20中的任意一个或多个可以耦合到一个或多个集成电路端子(未示出),这些端子可以被用来进行向IC 10外部的通信。在一些实施例中,外部总线24可以被用来与集成电路10外部的电路(未示出)通信。其它存储器16可以是任何类型的存储器。其它模块18可以包括用于任何期望目的的电路。在其它模块18中的电路的一些例子包括计时电路、通信接口电路、显示驱动器电路、模数转换器、数模转换器、电源管理电路等。
图2以框图形式描述了根据本发明的一个实施例的图1中的NVM14。在一个实施例中,NVM 14具有双向耦合到NVM外围电路31的NVM阵列30。NVM阵列30有多个块,包括块32和块33。块32具有块控制信息34,该块控制信息34存储与块32相关的信息。块33具有块控制信息35,该块控制信息35存储与块33相关的信息。作为一个例子,块控制信息34可以包括用于控制特定NVM块32的各种特性(例如,擦除脉冲的长度、擦除脉冲的最大数量、编程脉冲的长度、编程脉冲的最大数量等)的信息。一些实施例也可以在块控制信息34中存储其他附加信息(例如,NVM制造和/或测试历史)。这些例子也可以应用于块33和块控制信息35。尽管图2详细描述了两个块32、33,但可替换的实施例也可以采用任何数量的块,包括仅一个块。
在所描述的实施例中,块控制信息34包括保持能力/耐擦写能力控制电路36,且块控制信息35包括保持能力/耐擦写能力控制电路37。可替换的实施例可以使保持能力/耐擦写能力控制电路36和37位于集成电路10内的任意位置。NVM阵列30可以有任意数量的保持能力/耐擦写能力控制电路(例如,36)。所描述的实施例对每个NVM块使用一个保持能力/耐擦写能力控制电路(例如,36、37)。然而,可替换的实施例可以在NVM阵列30中对不同粒度(比块更大或更小)使用一个保持能力/耐擦写能力控制电路。例如,整个NVM阵列30可以具有用于选择存储特性的一个保持能力/耐擦写能力控制电路。
虚线被用来表示块32中的部分40-42。类似的,虚线被用来表示块33中的部分44-45。每个部分40、41、42、44、45有多个NVM单元。保持能力/耐擦写能力控制电路36可以被用来确定块32要被分成多少个部分,以及每个部分的尺寸。保持能力/耐擦写能力控制电路37也可以被用来确定块33被分成多少个部分,以及每个部分的尺寸。在一个实施例中,保持能力/耐擦写能力控制电路36也可以被用来对部分40-42中的每一个确定或选择存储特性。类似的,保持能力/耐擦写能力控制电路37也可以被用来对部分44-45中的每一个确定或选择存储特性。
作为一个例子,保持能力/耐擦写能力控制电路37可以选择部分44具有高耐擦写能力的存储特性,同时选择部分45具有长期数据保持能力的存储特性。作为替换,保持能力/耐擦写能力控制电路37可以选择部分45具有高耐擦写能力的存储特性,同时选择部分44具有长期数据保持能力的存储特性。以一种类似的方式,作为一个例子,保持能力/耐擦写能力控制电路36可以选择部分40和42具有高耐擦写能力的存储特性,同时选择部分41具有长期数据保持能力的存储特性。作为替换,保持能力/耐擦写能力控制电路36可以对部分40-42选择存储特性的任意组合。保持能力和耐擦写能力是存储特性的两个可能的例子。可替换的实施例可以使用不同的或更多的存储特性(例如,抗辐射强度等级,在选定温度范围内的数据完整性等)。
在所描述的实施例中,NVM外围电路31包括NVM 14操作所必需的所有其他电路。在一个实施例中,NVM外围电路14有一个电荷泵、高电压调整器、高电压开关、字线驱动器、源极线驱动器、感测放大器、行解码器、列解码器、至总线22的接口、寄存器,读基准电路以及对NVM 14(未示出)的功能性所需要的任何其它电路。注意就一个实施例而言,NVM外围电路31可以用常规的方式操作。
图3以框图形式描述了根据本发明的一个实施例的图2的保持能力/耐擦写能力控制电路36、37。在一个实施例中,保持能力/耐擦写能力设置50可以用于选择相应部分(部分40用于保持能力/耐擦写能力控制电路36,以及部分44用于保持能力/耐擦写能力控制电路37)的存储特性。类似的,该保持能力/耐擦写能力设置53可以被用于选择相应部分(部分42用于保持能力/耐擦写能力控制电路36,以及部分45用于保持能力/耐擦写能力控制电路37)的存储特性。在图3描述的实施例中,存在两种可能的存储特性,即长期数据保持能力和高耐擦写能力。可替换的实施例可以具有三个或更多可能的存储特性(例如,长期数据保持能力、高耐擦写能力,以及在数据保持能力和耐擦写能力之间折衷的组合)。可替换的实施例可以使用存储特性控制电路50在其它存储特性之间进行选择。耐擦写能力和数据保持能力仅仅是存储特性的两个可能的例子。
起始地址存储电路51和结束地址存储电路52被用于定义相应NVM部分(部分40用于控制电路36,以及部分44用于控制电路37)的位置和尺寸。起始地址存储电路54和结束地址存储电路55被用于定义相应NVM部分(部分42用于控制电路36,以及部分45用于控制电路37)的位置和尺寸。可替换的实施例可以按任何需要的方式定义相应NVM部分的位置和尺寸。例如,尺寸存储电路(未示出)可以被用于替代结束地址存储电路52、55。作为替换,所述部分的位置和尺寸可以被预先定义,并且可以不需要所述控制存储电路51、52、54、55。可替换地,其它电路(例如,在NVM外围电路31中的保护电路)可以被用于确定或部分地影响所述部分40、41、42、44、45的位置和尺寸。
图4以流程图形式描述了根据本发明的一个实施例的用于编程/擦除NVM的方法。流程77始于起始椭圆框70,并前进到步骤71,在该步骤新的NVM部分被选择或选定。从步骤71,流程77前进到判定菱形框72,在该步骤提出问题“用于该部分的保持能力/耐擦写能力设置50、53的值是多少?”。如果保持能力/耐擦写能力设置50、53的值表明高耐擦写能力被选择,所述流程前进到步骤73,在该步骤用于高耐擦写能力的检验水平(verify level)被选择。如果保持能力/耐擦写能力设置50、53的值表明长期数据保持能力被选择,所述流程77前进到步骤74,在该步骤用于长期数据保持能力的检验水平被选择。从两个步骤73和74,流程77都前进到步骤75,在该步骤使用在步骤73或74中被选定的验证级别执行所述编程/擦除过程。从步骤75,流程77前进到椭圆框76,在这里流程77结束。
可使用NVM阵列30的外部激励来启动流程77。这样外部激励的一个例子可以是处理器12(参见图1),启动在NVM 14中的擦除或编程。注意到,术语编程/擦除被用来表示流程77可用于NVM 14的编程和擦除二者。因此,在编程或擦除过程中,可以在判定菱形框72中使用保持能力/耐擦写能力位50、53,以确定是高耐擦写能力还是长期数据保持能力被选择。
图5以流程图形式描述了根据本发明的一个实施例在NVM中执行擦除过程的方法。注意到,图5描述了图4中步骤75的一个可能的实施例。可替换的实施例可以使用不同的方法来执行步骤75。注意图5仅用于擦除。在图5中,流程在步骤80开始,在该步骤使用具有预定持续时间和电压的脉冲擦除相关NVM部分。从步骤80,流程前进到步骤81,在该步骤读取相关NVM部分的每个单元,把实际读取的电流和被选定的检验水平(例如,参考电流)作比较。注意到,在流程77(参见图4)的步骤73或74中选择了检验水平。参考图5,从步骤81该流程前进到判定菱形框82,在该步骤提出问题“实际读取的电流低于所选择的检验水平吗?”。如果判定菱形框82的回答为否,步骤75完成。如果判定菱形框82的回答为是,该流程前进到判定菱形框83,在该步骤提出问题“已经超过擦除脉冲的最大数量?”。如果判定菱形框83的回答为是,则该流程前进到步骤84,在该步骤检测到擦除失败。如果判定菱形框83的回答为否,则该流程返回到步骤80。注意到,在擦除或编程期间的失败可能是由于NVM阵列30中的电路和/或在NVM外围电路31中的电路。
参考图5中的步骤80,用于擦除(或在一个不同的实施例中,可替换为编程)的脉冲可以具有可选择的脉冲持续时间和/或可选择的脉冲电压。可以通过多种方式实现对脉冲持续时间和/或脉冲电压的选择。一种方式是使用较高的脉冲电压来最大化数据保持能力,以及使用较低的脉冲电压来最大化耐擦写能力。注意到,对于NVM阵列30中被分配以用于数据保持能力的部分(例如40、44),存储单元被擦除至一个相对较大的范围(例如,更多脉冲和/或更高的电压脉冲)。对于NVM阵列30中的被分配用于耐擦写能力的部分(例如41、42和45),存储单元被擦除至一个相对较小的范围(例如,更少的脉冲和/或更低的电压脉冲)。所以,这种方法,对于被分配以用于耐擦写能力的NVM单元和NVM外围电路31,较之对被分配以用于数据保持能力的NVM单元和NVM外围电路31,提供了更少的压力(stress)。注意耐擦写能力是压力的函数。减少压力可以增加已分配部分的最大耐擦写能力。
注意对于一个实施例而言,所述检验水平是参考电流,该参考电流与从NVM单元中读取的电流作比较。对于一个实施例而言,用于高耐擦写能力的检验水平是较低的参考电流,而用于长期数据保持能力的检验水平是较高的参考电流。用于高耐擦写能力和长期数据保持能力二者的参考电流的绝对水平将依赖于用于实现NVM 14的特定电路。但是,对于可替换的实施例,用于高耐擦写能力的检验水平可以是较高的参考电流,而用于长期数据保持能力的检验水平可以是较低的参考电流。
可替换的实施例可以使用不同于参考电流其他项来表示所述检验水平。例如,所述检验水平可以是参考电压。同样,所述参考可以与不同于所读取电流的某个项作比较。例如,所述检验水平可以是与NVM单元电压作比较的参考电压(例如,晶体管阈值电压)。可替换的实施例可以使用任何期望的电路特性来表示所述检验水平。
在所描述的实施例中,NVM外围电路31可以存储一个或多个检验水平。在一个实施例中,所述检验水平是参考电流,该参考电流由NVM外围电路31中的读参考电路(未示出)提供。通过与正被编程或擦除的NVM部分40、41、42、44、45相对应的保持能力/耐擦写能力设置50、53来选择使用何种检验水平。
注意本发明适用于可以被多次编程和擦除的任何类型的NVM。
在前面的说明书中,通过参考特定实施例描述了本发明。但是,本领域普通技术人员理解,可以在不背离权利要求书中所述的本发明的范围的情况下,进行多种修改和改变。因此,说明书和附图应当认为是示例性的而非限制性的,并且所有这样的修改旨在包含在本发明的范围之内。
已经参考特定实施例在上面描述了益处、其他优点和问题的解决方案。但是,所述益处、优点和问题解决方案,以及可能导致出现任何益处、优点和问题解决方案或者使益处、优点和问题解决方案变得更为明显的任何要素不应被解释为任何或全部权利要求的关键的、必须的或必要的特征或要素。在这里使用的术语“包含”、“包含着”或任何其它相关变化,旨在覆盖非排他的包含,例如包含一组要素的过程、方法、产品或装置不是仅仅包括这些要素,也可以包含其它没有被明确列出的或者是这些过程、方法、产品或装置所固有的其他要素。
Claims (20)
1.一种用于编程/擦除非易失性存储器(NVM)的方法,包括:
定义所述NVM的第一部分,以用于具有第一存储特性;
定义所述NVM的第二部分,以用于具有不同于所述第一存储特性的第二存储特性;
在所述第一部分上执行编程/擦除操作,与实现所述第二存储特性相比,该操作更有利于实现所述第一存储特性;和
在所述第二部分上执行编程/擦除操作,与实现所述第一存储特性相比,该操作更有利于实现所述第二存储特性。
2.如权利要求1所述的方法,进一步包括:
定义所述NVM的第三部分,以用于具有第三存储特性;以及
在所述第三部分上执行编程/擦除操作,与实现所述第一存储特性相比,该操作更有利于实现所述第三存储特性,以及与实现所述第二存储特性相比,该操作更有利于实现所述第三存储特性。
3.如权利要求2所述的方法,其中:
所述第一存储特性是耐擦写能力;
所述第二存储特性是数据保持能力;以及
所述第三存储特性是耐擦写能力和数据保持能力的结合。
4.如权利要求1所述的方法,其中:
所述NVM包括存储器阵列;
所述第一部分包括所述存储器阵列的第一多个存储器单元;
所述第二部分包括所述存储器阵列的第二多个存储器单元;
在所述第一部分上的所述编程/擦除操作包括擦除操作,在该擦除操作中所述第一多个存储器单元中的每个存储器单元具有与第一水平的参考电流相比较的电流;以及
在所述第二部分上的所述编程/擦除操作包括擦除操作,在该擦除操作中所述第二多个存储器单元中的每个存储器单元具有与第二水平的参考电流相比较的电流,其中所述第二水平不同于所述第一水平。
5.如权利要求4所述的方法,其中:
所述编程/擦除操作是擦除操作;
所述第一存储特性是耐擦写能力;
所述第二存储特性是数据保持能力;以及
所述第一水平低于所述第二水平。
6.如权利要求1所述的方法,其中:
所述第一存储特性是耐擦写能力;
所述第二存储特性是数据保持能力;
在所述第一部分上的所述编程/擦除操作提供第一编程/擦除裕度;以及
在所述第二部分上的所述编程/擦除操作提供第二编程/擦除裕度,其中所述第二裕度大于所述第一裕度。
7.如权利要求6所述的方法,其中,较之在所述第一部分上执行的所述编程/擦除操作在所述第一部分上提供的压力,在所述第二部分上执行的所述编程/擦除操作在所述第二部分上提供了更大的压力。
8.如权利要求7所述的方法,其中所述更大的压力起因于使用更多的编程/擦除脉冲。
9.如权利要求7所述的方法,其中所述更大的压力起因于使用位于较高电压的编程/擦除脉冲。
10.如权利要求6所述的方法,其中在所述第一和第二部分上的所述编程/擦除操作通过外围电路来执行,较之在所述第二部分上执行所述编程/擦除操作所经历的压力,该外围电路在所述第一部分上执行所述编程/擦除操作时经历更少的压力。
11.一种非易失性存储器(NVM),包括:
NVM阵列;
控制电路装置,用于定义所述NVM阵列的第一部分,以具有第一存储特性,以及定义所述NVM阵列的第二部分,以具有不同于所述第一特性的第二存储特性;和
编程/擦除装置,用于执行在所述第一部分上的编程/擦除操作,与实现所述第二存储特性相比,该操作更有利于实现所述第一存储特性,以及执行在所述第二部分上的编程/擦除操作,与实现所述第一存储特性相比,该操作更有利于实现所述第二存储特性。
12.如权利要求11所述的NVM,其中:
所述第一存储特性是耐擦写能力;
所述第二存储特性是保持能力;和
与在所述第二部分上的所述编程/擦除操作相比,在所述第一部分上的所述编程/擦除操作提供更少的压力。
13.如权利要求12所述的NVM,其中所述更大的压力源于使用更多编程/擦除脉冲。
14.如权利要求12所述的NVM,其中所述更大的压力源于使用位于较高电压的编程/擦除脉冲。
15.如权利要求12所述的NVM,其中在所述第一和第二部分上执行的所述编程/擦除操作通过外围电路来执行,与在所述第二部分上执行所述编程/擦除操作相比,该外围电路在所述第一部分上执行所述编程/擦除操作时经历更少的压力。
16.如权利要求12所述的NVM,其中:
所述第一部分包括所述NVM阵列的第一多个存储器单元;
所述第二部分包括所述NVM阵列的第二多个存储器单元;
在所述第一部分上的所述编程/擦除操作包括擦除操作,在该擦除操作中所述第一多个存储器单元中的每个存储器单元具有与第一水平的参考电流相比较的电流;和
在所述第二部分上的所述编程/擦除操作包括擦除操作,在该擦除操作中所述第二多个存储器单元中的每个存储器单元具有与第二水平的参考电流相比较的电流,其中所述第二水平不同于所述第一水平。
17.如权利要求11所述的NVM,其中:
所述第一存储特性是耐擦写能力;
所述第二存储特性是数据保持能力;
在所述第一部分上的所述编程/擦除操作提供第一编程/擦除裕度;以及
在所述第二部分上的所述编程/擦除操作提供第二编程/擦除裕度,其中所述第二裕度大于所述第一裕度。
18.一种编程/擦除非易失性存储器(NVM)单元的方法,包括:
确定所述NVM单元的期望存储特性;
对所述期望存储特性,从多个编程/擦除操作法中选择一个编程/擦除操作法;和
执行所选择的编程/擦除操作法。
19.如权利要求18所述的方法,其中确定所述期望存储特性的步骤包括从保持能力和耐擦写能力中选择一个。
20.如权利要求19所述的方法,其中:
所述多个编程/擦除操作法包括用于保持能力的编程/擦除操作法和用于耐擦写能力的编程/擦除操作法;和
与用于耐擦写能力的所述编程/擦除操作法相比,用于保持能力的所述编程/擦除操作法产生更多的压力。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/220,733 | 2005-09-07 | ||
US11/220,733 US7292473B2 (en) | 2005-09-07 | 2005-09-07 | Method and apparatus for programming/erasing a non-volatile memory |
PCT/US2006/034318 WO2007030399A2 (en) | 2005-09-07 | 2006-08-30 | Method and apparatus for programming/erasing a non-volatile memory |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101297372A true CN101297372A (zh) | 2008-10-29 |
CN101297372B CN101297372B (zh) | 2012-10-10 |
Family
ID=37829907
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2006800327784A Active CN101297372B (zh) | 2005-09-07 | 2006-08-30 | 用于编程/擦除非易失性存储器的方法和设备 |
Country Status (7)
Country | Link |
---|---|
US (1) | US7292473B2 (zh) |
EP (1) | EP1934985A4 (zh) |
JP (1) | JP2009507327A (zh) |
KR (1) | KR20080056156A (zh) |
CN (1) | CN101297372B (zh) |
TW (1) | TW200731265A (zh) |
WO (1) | WO2007030399A2 (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104428838A (zh) * | 2012-07-09 | 2015-03-18 | 英赛瑟库尔公司 | 针对检测保护的虚拟存储器擦除或编程方法 |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7843730B2 (en) * | 2008-01-16 | 2010-11-30 | Freescale Semiconductor, Inc. | Non-volatile memory with reduced charge fluence |
US7949821B2 (en) | 2008-06-12 | 2011-05-24 | Micron Technology, Inc. | Method of storing data on a flash memory device |
US7764550B2 (en) * | 2008-11-25 | 2010-07-27 | Freescale Semiconductor, Inc. | Method of programming a non-volatile memory |
KR101026385B1 (ko) * | 2009-01-06 | 2011-04-07 | 주식회사 하이닉스반도체 | 전하트랩형 플래시 메모리소자의 동작 방법 |
US9111629B2 (en) | 2012-04-06 | 2015-08-18 | Freescale Semiconductor, Inc. | Smart charge pump configuration for non-volatile memories |
US9236132B2 (en) | 2013-06-04 | 2016-01-12 | Apple Inc. | Mitigating reliability degradation of analog memory cells during long static and erased state retention |
US20170110194A1 (en) * | 2015-10-19 | 2017-04-20 | Silicon Storage Technology, Inc. | Power Driven Optimization For Flash Memory |
US11301346B2 (en) * | 2020-08-27 | 2022-04-12 | Micron Technology, Inc. | Separate trims for buffer and snapshot |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3205476A1 (de) * | 1982-02-16 | 1983-08-25 | Siemens AG, 1000 Berlin und 8000 München | Wortweise elektrisch umprogrammierbarer nichtfluechtiger speicher sowie verwendung eines solchen speichers |
US4943948A (en) * | 1986-06-05 | 1990-07-24 | Motorola, Inc. | Program check for a non-volatile memory |
US5268870A (en) * | 1988-06-08 | 1993-12-07 | Eliyahou Harari | Flash EEPROM system and intelligent programming and erasing methods therefor |
US5268319A (en) * | 1988-06-08 | 1993-12-07 | Eliyahou Harari | Highly compact EPROM and flash EEPROM devices |
JPH0589686A (ja) * | 1991-09-27 | 1993-04-09 | Citizen Watch Co Ltd | 半導体不揮発性メモリとその書き込み方法 |
JP3930074B2 (ja) * | 1996-09-30 | 2007-06-13 | 株式会社ルネサステクノロジ | 半導体集積回路及びデータ処理システム |
US6088264A (en) * | 1998-01-05 | 2000-07-11 | Intel Corporation | Flash memory partitioning for read-while-write operation |
JP2000268593A (ja) * | 1999-03-18 | 2000-09-29 | Matsushita Electric Ind Co Ltd | 不揮発性半導体メモリ |
JP2003257187A (ja) * | 2002-02-28 | 2003-09-12 | Hitachi Ltd | 不揮発性メモリ、icカード及びデータ処理装置 |
JP4372406B2 (ja) * | 2002-11-11 | 2009-11-25 | 株式会社ルネサステクノロジ | 不揮発性半導体記憶装置および半導体集積回路装置 |
US6882567B1 (en) * | 2002-12-06 | 2005-04-19 | Multi Level Memory Technology | Parallel programming of multiple-bit-per-cell memory cells on a continuous word line |
EP1654736B1 (en) * | 2003-07-30 | 2009-09-16 | SanDisk IL Ltd. | Method and system for optimizing reliability and performance of programming data in non-volatile memory devices |
US7120063B1 (en) * | 2004-05-07 | 2006-10-10 | Spansion Llc | Flash memory cell and methods for programming and erasing |
-
2005
- 2005-09-07 US US11/220,733 patent/US7292473B2/en active Active
-
2006
- 2006-08-30 CN CN2006800327784A patent/CN101297372B/zh active Active
- 2006-08-30 TW TW095131909A patent/TW200731265A/zh unknown
- 2006-08-30 JP JP2008530122A patent/JP2009507327A/ja active Pending
- 2006-08-30 WO PCT/US2006/034318 patent/WO2007030399A2/en active Application Filing
- 2006-08-30 EP EP06802845A patent/EP1934985A4/en not_active Withdrawn
- 2006-08-30 KR KR1020087005633A patent/KR20080056156A/ko not_active Application Discontinuation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104428838A (zh) * | 2012-07-09 | 2015-03-18 | 英赛瑟库尔公司 | 针对检测保护的虚拟存储器擦除或编程方法 |
Also Published As
Publication number | Publication date |
---|---|
WO2007030399A3 (en) | 2008-01-31 |
CN101297372B (zh) | 2012-10-10 |
US7292473B2 (en) | 2007-11-06 |
KR20080056156A (ko) | 2008-06-20 |
WO2007030399A2 (en) | 2007-03-15 |
JP2009507327A (ja) | 2009-02-19 |
EP1934985A2 (en) | 2008-06-25 |
EP1934985A4 (en) | 2009-05-20 |
TW200731265A (en) | 2007-08-16 |
US20070053222A1 (en) | 2007-03-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101297372B (zh) | 用于编程/擦除非易失性存储器的方法和设备 | |
CN101317231B (zh) | 用于编程/擦除非易失性存储器的方法和设备 | |
CN101501782B (zh) | 具有被控编程/擦除的非易失性存储器 | |
JP2807203B2 (ja) | 電気的にプログラム可能なメモリ及びメモリへのデータ書き込み方法 | |
CN101040344B (zh) | 可编程存储器电路及改进其单元阵列中数据保持的方法 | |
US7969786B2 (en) | Method of programming nonvolatile memory device | |
CN104134459B (zh) | 带有可变验证操作的非易失性存储器(nvm) | |
US7274599B2 (en) | NOR flash memory device using bit scan method and related programming method | |
US20140254282A1 (en) | Non-volatile semiconductor storage device | |
JP2010535395A (ja) | 動的に調整可能なソフトプログラム検証電圧レベルを有する不揮発性メモリおよびそのための方法 | |
EP1683159A4 (en) | METHOD, SYSTEM AND CIRCUIT FOR PROGRAMMING NON-VOLATILE MEMORY MATRIX | |
CN103310839B (zh) | 缩短擦除操作的方法与装置 | |
CN105023608B (zh) | 闪速存储器及坏区块的管理方法 | |
US6141254A (en) | Method for programming an EPROM-flash type memory | |
US9312012B2 (en) | EEPROM programming with first and second programming modes | |
EP1782426B1 (en) | Self-adaptive program delay circuitry for programmable memories | |
KR20100027781A (ko) | 불휘발성 메모리 장치의 소거 방법 및 그를 이용한 동작 방법 | |
CN113160870A (zh) | 非易失存储器编程方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
ASS | Succession or assignment of patent right |
Owner name: LAMBUTH CO. Free format text: FORMER OWNER: FREESCALE SEMICONDUCTOR, INC. Effective date: 20120802 |
|
C41 | Transfer of patent application or patent right or utility model | ||
TA01 | Transfer of patent application right |
Effective date of registration: 20120802 Address after: American California Applicant after: Rambus Corp. Address before: Texas in the United States Applicant before: Fisical Semiconductor Inc. |
|
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |