CN101296206A - 接口电路 - Google Patents
接口电路 Download PDFInfo
- Publication number
- CN101296206A CN101296206A CNA2008100959249A CN200810095924A CN101296206A CN 101296206 A CN101296206 A CN 101296206A CN A2008100959249 A CNA2008100959249 A CN A2008100959249A CN 200810095924 A CN200810095924 A CN 200810095924A CN 101296206 A CN101296206 A CN 101296206A
- Authority
- CN
- China
- Prior art keywords
- circuit
- signal
- interface circuit
- incoming level
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Power Engineering (AREA)
- Logic Circuits (AREA)
- Dc Digital Transmission (AREA)
Abstract
根据本发明一个方面的接口电路可包括:工作在低于输入二进制信号的高电平电压值的电源电压的接收电路;产生频率高于该二进制信号的频率的输入电平确定信号的输入电平确定电路,并且其基于该二进制信号的电压电平来控制是否输出该输入电平确定信号;以及连接在输入电平确定电路的输出端子和接收电路的输入端子之间的交流耦合元件。
Description
技术领域
本发明涉及一种接口电路。更具体地,本发明涉及一种通过电容器接收二进制信号的接口电路。
背景技术
传统上,当不同的半导体器件相连时,经常通过电容器执行半导体器件的连接。电容器具有通过输入信号的交流分量并阻挡输入信号的直流分量的功能。为此,通过将电容器串联连接到连接具有互不相同的待处理交流信号的偏置电压的半导体器件之信号线路,可通过该电容器消除偏置电压之间的差异。公开号2001-57546的日本待审专利申请公开了如上所述使用电容器来连接半导体器件的方法。
然而,电容器具有这样的特性:根据由接收端半导体器件的输入阻抗和电容器的电容值决定的时间常数,连接到接收端半导体器件的电容器的端子处的电压将随时间降低。为此,当通过电容器连接该半导体器件时,有必要根据待处理信号的频率来设定电容器的电容值和接收端半导体器件的输入阻抗。
当待处理信号的频率极低时(例如,当某电压电平持续若干小时或更长),必须极大地增加电容器的电容值或接收端半导体器件的输入阻抗。在这种情况下,电容器的电容值和接收端半导体器件的输入阻抗可能被设定为大得难于实现。
已经发现,使用公开号2001-57546的日本待审专利申请中描述的方法,在阻挡产生在半导体器件之间的信号的直流分量的同时,不可能使用极低频的信号在半导体器件之间正常执行通信。
发明内容
根据本发明一个方面的接口电路可包括:以低于输入二进制信号高电平电压值的电源电压工作的接收电路;产生频率高于该二进制信号频率的输入电平确定信号的输入电平确定电路,其还基于该二进制信号的电压电平来控制是否输出该输入电平确定信号;以及连接在输入电平确定电路输出端和接收电路输入端之间的交流耦合元件。
在本发明的接口电路中,输入电平确定电路基于二进制信号的电压电平来控制是否输出输入电平确定信号,并且接收电路通过电容器接收该输入电平确定信号。这允许接收电路根据该输入电平确定信号存在与否,来检测该二进制信号的电压电平。
根据本发明的接口电路,可以在正常实行使用极低频信号在半导体器件之间通信的同时,阻挡半导体器件之间产生的信号的直流分量。
附图说明
从以下结合附图的对特定优选实施例的描述,本发明的上述及其他目的、优点和特征将更明显,在附图中:
图1是根据本发明第一实施例的接口电路的电路图;
图2是示出了根据第一实施例的接口电路的工作的时序图;
图3是根据本发明第二实施例的接口电路的电路图;
图4是根据本发明第三实施例的接口电路的电路图;以及
图5是根据现有技术的接口电路的电路图。
具体实施方式
现在将参考示例性实施例来描述本发明。本领域的技术人员应当理解,使用本发明的教导能够完成许多替换实施例,而且本发明不局限于用于解释说明目的示出的实施例。
第一实施例
下面将参考附图来描述本发明的实施例。图1示出了根据本发明第一实施例的接口电路1的电路图。如图1所示,接口电路1包括输入电平确定电路10、交流耦合元件20、及接收电路30。在这个实施例中,接口电路1被布置在具有连接器端子的板上。该接口电路1检测通过该连接器端子输入的二进制信号的电压电平。其他器件通过电缆连接到该连接器端子。二进制信号是输出自连接到该连接器端子的其他器件的信号,以通知该其他器件的连接状态。例如,当该二进制信号处于第一逻辑电平(例如约5V的高电压电平)时,它指示该其他器件处于工作状态。另一方面,当该二进制信号处于第二逻辑电平(例如约0V的低电压电平)时,它指示该其他器件处于非工作状态。
输入电平确定电路10使用输入到该连接器端子的二进制信号作为控制信号而工作,并根据该二进制信号的电压电平来控制是否输出输入电平确定信号。输入电平确定电路10包括振荡电路11以及输出控制电路13。振荡电路11例如包括迟滞比较器12、电阻器R1以及电容器C1。迟滞比较器12的输出节点和输入节点通过电阻器R1连接。电容器C1连接在迟滞比较器12的输入节点和接地节点之间。以这个布置,振荡电路11输出具有频率高于该二进制信号的频率的交流信号,作为输入电平确定信号。输入电平确定信号的频率可以是在该频率处输入电平确定信号可作为交流信号通过电容器C1的频率。
该输出控制电路13包括使能端子。电阻器R2连接在输出控制电路13的使能端子和接地节点之间。使能端子和电阻器R2之间的连接点连接到连接器端子。输入电平确定信号输入到输出控制电路13的输入节点。输出控制电路13的输出端子连接到交流耦合元件20。根据该使能端子处的电压电平,输出控制电路13控制是否输出输入电平确定信号。
振荡电路11和输出控制电路13在从第一供电电源节点VDD1提供的第一电源电压工作。这个第一电源电压可能等于或高于当该二进制信号是高时的电压电平。在这个实施例中,与当二进制信号是高时相同的电压电平,5V,被用作第一电源电压。
交流耦合元件20传送交流信号。在这个实施例,电容器C2被用作交流耦合元件20。电容器C2的一个端子连接到输入电平确定电路10的输出节点(在这个实施例中,其为输出控制电路13的输出节点),并且电容器C2的另一端子连接到接收电路30的输入节点31。
接收电路30包括该输入节点31、第二供电电源节点VDD2、脉冲检测器32,以及一箝位电路33。脉冲检测器32检测穿过电容器C2输入的输入电平确定信号,然后输出连接检测信号。脉冲检测器32以由第二电源节点VDD2提供的第二电源电压工作。当二进制信号为高电平时,第二电源电压小于该电压电平,且在这个实施例中约为1.8V。接收电路30以第二电源电压工作。例如,从脉冲检测器32输出的低电平连接检测信号是0V。连接检测信号的高电平是第二电源电压的电压值。
箝位电路33限制输入节点31处的电压电平,使得输入节点31处的电压电平不超过接收电路30的击穿电压。箝位电路33连接在输入节点31和第二供电电源节点VDD2之间。在这个实施例中,用于接收电路30的保护二极管(例如,为了静电放电保护)被用作箝位电路33。保护二极管的正极连接到输入节点31,而保护二极管的负极连接到第二供电电源节点VDD2。箝位电路33使输入节点31处的电压电平最大值等于第二电源电压和该保护二极管正向电压之和。
接下来,在图2中将示出显示了接口电路1工作的时序图。将参考图2来描述根据这个实施例的接口电路的工作。如图2所示,当通电时,接口电路1的振荡电路11总是输出输入电平确定信号。然后,当二进制信号的电压电平在时刻T1从低切换到高时,输出控制电路13开始输出输入电平确定信号。这个输入电平确定信号通过电容器C2提供给接收电路30的输入节点31。此时,输入节点31处的最大电压由箝位电路33限制。因此,输入节点31处的输入电平确定信号的波形的顶端被截断。脉冲检测器32检测输入节点31处的输入电平确定信号,并且然后将连接检测信号从低切换到高。
然后,在时刻T2,二进制信号从高切换到低。根据这个切换,输出控制电路13停止输出输入电平确定信号。然后,输入节点31处的电压值从时刻T2处的值以根据时间常数的降低比率而降低。此外,输入电平确定信号不再被提供给该脉冲检测器32。由此,该脉冲检测器32将连接检测信号从高切换到低。
接口电路1在时刻T3处的工作与在时刻T1处的相同,而接口电路1在时刻T4处的工作与在时刻T2处的相同。因此,将省略关于这些时刻工作的描述。图2中示出的输入确定信号的频率是示意性的,且与实际频率不同。事实上,从时刻T1到时刻T2有例如若干个小时或更多。
如上所述,在这个实施例的接口电路1中,根据二进制信号的电压电平,输入电平确定电路10输出具有高频率的输入电平确定信号。基于这个输入电平确定信号,接收电路30从而可以确定二进制信号的电压电平。
使用根据这个实施例的接口电路1,输入电平确定电路10和接收电路30可通过电容器C2而被连接。借助于通过电容器C2连接输入电平确定电路10和接收电路30,对于直流分量而言,接收电路30与输入电平确定电路10或通过连接器端子连接的其他设备电隔离。当接收电路30安装在其上的装置(以下称为第一装置)及其他装置(以下称为第二装置)分别基于从不同电源插座馈给的供电电源而工作,并且当这些装置通过例如电缆相连时,第一和第二装置的接地电压可能不同。即使在这种情况下,借助于通过电容器连接第一和第二装置,第一装置和第二装置可以独立地工作,而不管接地电压(直流分量)之间的差异。如上所述相对于供电电源相连装置之间的隔离被称为电流隔离(Galvanic Isolation)。
通常,例如当处理具有极长的变化周期、且因此其电压电平之一实质上是直流电压的二进制信号时,第一和第二装置必须是直接地连接,而不使用诸如电容器的交流耦合元件。当第一装置以低于从第二装置输出的二进制信号高电平电压值的电源电压工作时,第一装置上的接收电路需要诸如耐压缓冲器和电平位移电路的高击穿电压接口和电压变换器电路。那么,电平位移电路和耐压缓冲器的每一个必须是由高击穿电压元件组成,其比形成接收电路其他元件需要更大的电路面积。
然而,在这个实施例中接口电路1的接收电路30通过交流耦合元件20被连接到输入电平确定电路10。因此,通过限制通过电容器的信号的幅度,接收电路30可以由低击穿电压元件形成。输入电平确定电路10和交流耦合元件20与接收电路30一起安装在板上。在这个实施例中的输入电平确定电路可由普通TTL(晶体管晶体管逻辑)电路形成。这意味着输入电平确定电路10可由以低价销售的器件形成。因此,几乎没有由于输入电平确定电路的增加造成的成本增加。
在这个实施例中的接口电路1在遵循HDMI(高清晰度多媒体接口)标准或DVI(数字视频接口)标准(以下称为HDMI等)的系统中特别有效。在HDMI等中,当装置通过电缆相连时,指示装置之间的连接的信号从一个装置到传送另一个。这个信号称为HPD(热插拔检测)信号,其在装置相连时维持为高,而当装置断开连接时变为低。此外,近年来,为了降低功耗,低工作电压被用于接收电路30。
在这个实施例中,通过接收作为二进制信号的HPD信号,接收电路30可以正确地识别HPD信号的电压电平。此外,即使当HPD信号的电压电平(通常为5V)高于接收电路30的工作电压时,接收电路30接收基于HPD信号产生的输入电平确定信号。因此,可以防止由用于接收电路30的电源电压和HPD信号的电压电平之间的差异所引起的故障。此外,通过电流隔离,接收电路30可保持与另一个装置关于电源电压等等的直流分量的隔离状态。这可以防止接收电路30的击穿和故障。
第二实施例
在图3中示出了根据本发明第二实施例的接口电路2的电路图。如图3所示,在接口电路2中,接收电路30a和交流耦合元件20a(在图3中由电容器C2a表示)被增加到第一实施例中的接口电路1。此外,在被提供以替代输入电平确定电路10的输入电平确定电路10a中,输出控制电路13a被增加到第一实施例中的输入电平确定电路10。从振荡电路11输出的输入电平确定信号被输入到输出控制电路13a,并且输出控制电路13a的输出通过交流耦合元件20a被连接到接收电路30a。输出控制电路13a被连接到与用于输出控制电路13的连接器端子不同的连接器端子。输出控制电路13a基于通过输出控制电路13a连接到的连接器端子输入的二进制信号来控制待输出的信号。
在第二实施例的接口电路2中,根据增加的接收电路30a,增加交流耦合元件20a和输出控制电路13a。此外,由振荡电路11输出的输入电平确定信号被输入到输出控制电路13和13a两者。因此,在第二实施例的接口电路2中,即使在增加接收电路时,也不必增加振荡电路11。这意味着,在接口电路2中,相对于接收电路数目上的增加,可以抑制输入电平确定电路的电路规模的增加。
第三实施例
在图4中示出了根据本发明第三实施例的接口电路3的电路图。如图4所示,接口电路3包括代替第一实施例中接口电路1的交流耦合元件20的交流耦合元件40。交流耦合元件40使用变压器。变压器阻挡直流分量并传送交流分量。此外,根据两个线圈之间的匝数比,变压器将输入信号的幅度变换到输出信号的幅度。如上所述,变压器以及电容器可以被用作交流耦合元件。
显而易见的是,本发明并不限于上述实施例,而是可以在不脱离本发明的范围和精神的情况下被修改和改变。例如,振荡电路不限于上述实施例中的配置。例如,环形振荡器可被用作振荡电路。
Claims (11)
1.一种接口电路,包括:
接收电路,工作在低于输入二进制信号的高电平电压值的电源电压;
输入电平确定电路,产生频率高于所述二进制信号的频率的输入电平确定信号,并且基于所述二进制信号的电压电平来控制是否输出所述输入电平确定信号;以及
交流耦合元件,连接在所述输入电平确定电路的输出端子和所述接收电路的输入端子之间。
2.如权利要求1所述的接口电路,其中,
所述输入确定电路包括:
振荡电路,输出预定频率的交流信号,作为所述输入电平确定信号;以及
输出控制电路,基于所述二进制信号控制是否输出作为所述输入电平确定信号的所述振荡电路的输出。
3.如权利要求2所述的接口电路,其中所述输入确定电路包括对应于所述接收电路的数量的多个所述输出控制电路。
4.如权利要求1所述的接口电路,其中所述接收电路包括基于所述输入电平确定信号的存在而输出连接检测信号的脉冲检测器。
5.如权利要求1所述的接口电路,其中所述接收电路包括限制所述输入信号的上限值的箝位电路。
6.如权利要求5所述的接口电路,其中所述箝位电路是连接在所述接收电路的输入节点和电源端子之间的保护二极管。
7.如权利要求1所述的接口电路,其中所述交流耦合元件通过电容器将所述输入电平确定信号的交流分量传送到所述接收电路。
8.如权利要求1所述的接口电路,其中所述交流耦合元件通过变压器将所述输入电平确定信号的交流分量传送到所述接收电路。
9.如权利要求1所述的接口电路,其中所述二进制信号具有第一和第二逻辑电平,并且所述第一逻辑电平的持续时间和所述第二逻辑电平的持续时间不是固定的。
10.如权利要求1所述的接口电路,其中所述二进制信号指示是否有其他装置通过电缆连接到所述接口电路。
11.如权利要求1所述的接口电路,其中所述二进制信号是在HDMI标准或DVI标准中定义的HPD信号。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007116402A JP2008277941A (ja) | 2007-04-26 | 2007-04-26 | インタフェース回路 |
JP2007-116402 | 2007-04-26 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN101296206A true CN101296206A (zh) | 2008-10-29 |
Family
ID=39886199
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNA2008100959249A Pending CN101296206A (zh) | 2007-04-26 | 2008-04-25 | 接口电路 |
Country Status (5)
Country | Link |
---|---|
US (2) | US8138813B2 (zh) |
JP (1) | JP2008277941A (zh) |
KR (1) | KR100907199B1 (zh) |
CN (1) | CN101296206A (zh) |
TW (1) | TWI381637B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102213999A (zh) * | 2010-04-12 | 2011-10-12 | 辉芒微电子(深圳)有限公司 | 单线接口电路 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CA2659380A1 (en) * | 2006-08-01 | 2008-02-07 | A.O. Smith Corporation | Interface cord and system including an interface cord |
US8723584B2 (en) * | 2012-05-03 | 2014-05-13 | Conexant Systems, Inc. | Low power dual voltage mode receiver |
JP5323238B1 (ja) * | 2012-05-18 | 2013-10-23 | 株式会社東芝 | 信号送信装置及び信号送信方法 |
JP2019165410A (ja) | 2018-03-20 | 2019-09-26 | 東芝メモリ株式会社 | 受信回路 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0514240A (ja) * | 1991-07-03 | 1993-01-22 | Canon Inc | 信号伝送回路 |
JPH07264042A (ja) | 1994-03-17 | 1995-10-13 | Fujitsu Ltd | 高速インタフェース回路 |
JP3612634B2 (ja) | 1996-07-09 | 2005-01-19 | 富士通株式会社 | 高速クロック信号に対応した入力バッファ回路、集積回路装置、半導体記憶装置、及び集積回路システム |
WO1998044687A1 (fr) * | 1997-03-31 | 1998-10-08 | Hitachi, Ltd. | Modem utilisant une barriere isolante capacitive et un coupleur insolant, et circuit integre utilise par ce modem |
JPH11154205A (ja) * | 1997-11-21 | 1999-06-08 | Oki Electric Ind Co Ltd | 非接触データ転送装置及びメモリカード |
US6628564B1 (en) * | 1998-06-29 | 2003-09-30 | Fujitsu Limited | Semiconductor memory device capable of driving non-selected word lines to first and second potentials |
KR20000015190A (ko) * | 1998-08-27 | 2000-03-15 | 김영환 | 차동이씨엘 변환 차동 피이시엘 출력 장치 |
JP2001053598A (ja) | 1999-08-16 | 2001-02-23 | Nec Corp | インターフェイス回路、該インターフェイス回路を備えた電子機器及び通信システム |
JP3419359B2 (ja) | 1999-08-19 | 2003-06-23 | 日本電気株式会社 | クロック伝送回路 |
US6262600B1 (en) * | 2000-02-14 | 2001-07-17 | Analog Devices, Inc. | Isolator for transmitting logic signals across an isolation barrier |
KR20020059134A (ko) * | 2001-01-02 | 2002-07-12 | 송재인 | 펄스 도플러 레이더 |
KR100391991B1 (ko) | 2001-05-02 | 2003-07-22 | 삼성전자주식회사 | 전압 인터페이스 회로를 구비한 반도체 집적 회로 장치 |
JP3853195B2 (ja) | 2001-10-29 | 2006-12-06 | 株式会社ルネサステクノロジ | 半導体装置 |
JP2004054547A (ja) | 2002-07-19 | 2004-02-19 | Nec Electronics Corp | バスインタフェース回路及びレシーバ回路 |
US7582878B2 (en) * | 2007-01-16 | 2009-09-01 | Orbotech Medical Solutions Ltd. | Method, apparatus, and system of electric-signal detection by asynchronous demultiplexing |
-
2007
- 2007-04-26 JP JP2007116402A patent/JP2008277941A/ja active Pending
-
2008
- 2008-04-21 TW TW097114482A patent/TWI381637B/zh not_active IP Right Cessation
- 2008-04-23 US US12/108,132 patent/US8138813B2/en active Active
- 2008-04-25 KR KR1020080039043A patent/KR100907199B1/ko not_active IP Right Cessation
- 2008-04-25 CN CNA2008100959249A patent/CN101296206A/zh active Pending
-
2011
- 2011-11-16 US US13/297,391 patent/US20120056657A1/en not_active Abandoned
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102213999A (zh) * | 2010-04-12 | 2011-10-12 | 辉芒微电子(深圳)有限公司 | 单线接口电路 |
CN102213999B (zh) * | 2010-04-12 | 2013-05-01 | 辉芒微电子(深圳)有限公司 | 单线接口电路 |
Also Published As
Publication number | Publication date |
---|---|
KR20080096478A (ko) | 2008-10-30 |
JP2008277941A (ja) | 2008-11-13 |
US20120056657A1 (en) | 2012-03-08 |
KR100907199B1 (ko) | 2009-07-10 |
US20080265940A1 (en) | 2008-10-30 |
TW200908556A (en) | 2009-02-16 |
US8138813B2 (en) | 2012-03-20 |
TWI381637B (zh) | 2013-01-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10833655B2 (en) | Driver chip and driving method of a half bridge circuit | |
JP5901636B2 (ja) | Ac電源のための過電圧保護 | |
CN104821886B (zh) | 用于经由以太网电缆中的四个线对供应电力的方法和系统 | |
CN105191221B (zh) | 双向总线系统和操作双向总线的方法 | |
CN104467370B (zh) | 用于隔离的驱动器的软关闭的设备和方法 | |
CN101296206A (zh) | 接口电路 | |
CN107431351A (zh) | 对快充usb充电器中的数据线的软短路过电压保护 | |
JP2018124991A (ja) | 単一ピンmosfet駆動および放電機能 | |
CN102484417A (zh) | 适用于选择性地直流或交流耦合的集成电路 | |
US9812876B2 (en) | Wall socket with load detecting circuit | |
TW201643586A (zh) | 供電系統 | |
JP2011010295A (ja) | ネットワークフィルターおよびネットワークフィルターの使用 | |
US9025290B2 (en) | Protective circuit for loads | |
US8773823B2 (en) | Overvoltage protection structure for a differential link | |
CN101320941A (zh) | Smps准谐振转换器、开关控制电路及其信号处理电路 | |
CN110196348A (zh) | 负电压检测和电压浪涌保护 | |
CN101523679A (zh) | 具有辅助保护电路的电源和电子镇流器 | |
KR102170996B1 (ko) | 팬텀 전압 검출기가 있는 정전 감지 시스템 | |
CN103595024A (zh) | 电源供应器的保护电路 | |
CN103178819A (zh) | 使用故障保护锁存器生成快速复位信号 | |
CN108736450A (zh) | 低功率消耗的保护电路 | |
US11482937B2 (en) | Self-powered high voltage isolated digital input receiver with low voltage technology | |
CN109981138B (zh) | 基于变压器和正向缓冲器的信号隔离传输方法及电路 | |
CN220510816U (zh) | 信号同步电路、储能盒子及配电系统 | |
CN100431392C (zh) | 放电灯点亮装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20081029 |