CN101286957A - 驱动器以及驱动器·接收机系统 - Google Patents

Abstract

本发明提供一种驱动器以及驱动器·接收机系统，该驱动器包括：输出电路、第1输出电阻、第2输出电阻、输出电阻开关元件和2输入2输出放大器。

Description

驱动器以及驱动器·接收机系统

相关申请的交叉引用

本申请基于并要求2007年1月11日提交的在先日本专利申请No.2007-003541的优先权，该申请的全部内容通过引用结合在本申请中。

技术领域

本发明涉及一种驱动器以及驱动器·接收机系统，例如适用于可变输出阻抗LVDS(Low Voltage Differential Signaling，低电压差分信号)方式的驱动器等。

背景技术

过去，作为驱动器，例如有可变输出阻抗LVDS(Low Voltage DifferentSignaling)方式的驱动器(下面称为LVDS驱动器)等(参照特开平9-214314号公报、特开2006-60320号公报等)。此LVDS驱动器包括设置有用于连接/断开(ON/OFF)连接到2个输出端子上的输出电阻之间的开关的驱动器。

但是，在现有的LVDS驱动器的构成中，存在电路面积增大、不利于微细化这样的倾向。

在应用通过常规的CMOS制造工艺制造出的MOS晶体管(MOSFET)作为上述开关的情况下，需要使上述开关(MOSFET)的导通电阻(Rsw)与LVDS驱动器的输出电阻(例如50Ω左右)相比足够小。其结果，上述开关(MOSFET)的栅极宽度(W)会大大增加，因为上述开关(MOSFET)的占有面积会大幅度地增加。上述开关(MOSFET)的占有面积的大幅度的增加成为驱动器整体面积增加的原因，这不利于成本的降低。

此外，随着上述开关(MOSFET)的占有面积的大幅度增加，开关的栅·漏间、栅·源间的寄生电容也会增大，所以容易混入电源噪声。

发明内容

本发明的一种形态的驱动器包括：输出电路，将输入信号转换成规定的输出波形，并输出到第1、第2输出端子；一端连接到上述第1输出端子的第1输出电阻；一端连接到上述第2输出端子的第2输出电阻；一端及另一端连接到上述第1、第2输出电阻的另一端的输出电阻开关元件；和2输入2输出放大器，分别输入对应于上述输出电阻开关元件的两端的电压的第1、第2输入电压，将放大了上述第1、第2输入电压与基准电压的电压差的电压作为第1、第2输出电压再次输出到上述输出电阻开关元件的两端，在输入了停止信号时，上述输出电阻开关元件的两端之间成为高阻抗状态。

本发明的一种形态的驱动器·接收机系统包括：驱动器，该驱动器包括：输出电路，将输入信号转换成规定的输出波形，并输出到第1、第2输出端子；一端连接到上述第1输出端子的第1输出电阻；一端连接到上述第2输出端子的第2输出电阻；一端及另一端连接到上述第1、第2输出电阻的另一端的输出电阻开关元件；和2输入2输出放大器，分别输入对应于上述输出电阻开关元件的两端的电压的第1、第2输入电压，将放大了上述第1、第2输入电压与基准电压的电压差的电压作为第1、第2输出电压再次输出到上述输出电阻开关元件的两端，在输入了停止信号时，上述输出电阻开关元件的两端之间成为高阻抗状态；以及接收机，接收从上述第1、第2输出端子输出的上述驱动器的输出信号。

附图说明

图1是表示本发明的第1实施方式的驱动器·接收机系统的图。

图2是表示第1实施方式的LVDS驱动器(驱动器)的框图。

图3是表示图1中的LVDS输出电路(输出电路)的电路图。

图4是表示图1中的开关元件导通状态下的漏-源间的导通电阻的图。

图5是由PMOS晶体管构成第1实施方式的输出电阻开关元件的图。

图6是由NMOS晶体管构成第1实施方式的输出电阻开关元件的图。

图7是由CMOS开关构成第1实施方式的输出电阻开关元件的图。

图8是表示第1实施方式的2输入-2输出放大器的一个结构例的电路图。

图9是表示向第1实施方式的输出电路的开关晶体管的栅极输入了控制信号(Φ、-Φ)的情形的图。

图10是表示第1实施方式的驱动器的开关控制信号和输出波形的图。

图11是表示将第1实施方式的2输入2输出放大器中的多个放大器集合为1个的结构例的电路图。

图12是表示第1实施方式的2输入2输出放大器的一个结构例的电路图。

图13是表示第1实施方式的图12所示的2输入2输出放大器的小信号等效电路图。

图14是进一步简化了图13中的小信号等效电路的等效电路图。

图15是表示本发明的第2实施方式的驱动器的框图。

图16是表示第2实施方式的平均电压发生电路的一个结构例的电路图。

图17是表示第2实施方式的平均电压发生电路的一个结构例的电路图。

图18是表示第2实施方式的平均电压发生电路的一个结构例的电路图。

图19是表示第2实施方式的2输出放大器的一个结构例的图。

图20是表示第2实施方式的2输出放大器的一个结构例的图。

图21是表示第2实施方式的2输出放大器的一个结构例的图。

图22是表示本发明的第3实施方式的驱动器的框图。

图23是表示比较例的驱动器的电路图。

图24是用于说明从比较例的输出端子看的输出阻抗的等效电路图。

图25是表示应用比较例的缓冲放大器、即2级放大器结构的运算放大器电路的情形的图。

图26是比较例的缓冲放大器的结构例，是作为模型简化后示出的图。

图27是比较例的运算放大器，是利用初级的放大级和将晶体管模型化后的电压控制电流源及输出电阻表示的小信号等效电路图。

图28是用图27的模型置换了比较例的图24中的缓冲放大器时的小信号等效电路图。

具体实施方式

下面，参照附图说明本发明的实施方式。在此说明中，所有图中的共同部分都赋予共同的参照符号。

[一个实施方式(基本结构例)]

使用图1至图9，说明此发明一个实施方式的驱动器的基本结构例。在此实施方式中，举一个例子说明可变输出阻抗小振幅差动信号方式(LVDS：LowVoltage Differential Signaling)的驱动器。

<1.驱动器·接收机系统>

首先，使用图1说明具有本例的驱动器的驱动器·接收机系统。图1是表示此实施方式的驱动器·接收机系统的图。

如图所示，本例的驱动器·接收机系统具有由传送线路L1、L2连接的LVDS驱动器(驱动器电路)11及接收机12。

LVDS驱动器11如后所述构成为利用小振幅差动信号方式(LVDS)放大所输入的输入信号SIN，从输出端子15-1、15-2向接收机12输出规定的驱动器输出信号SOUT。这样，通过使用小振幅差动信号方式(LVDS)，LVDS驱动器11能够以小信号振幅进行差动传送，所以能够降低噪声产生量，能够减少耗电。

接收机12构成为接收通过传送线路L1、L2输入的上述驱动器输出信号SOUT。

在此，LVDS驱动器11通常具有一端及另一端被连接在差动输出端子之间的终端电阻R0。例如，此终端电阻R0的电阻值为100Ω左右。

此外，LVDS驱动器11通过实现上述传送线路L1、L2的传送线路阻抗和接收机12的输入部的上述终端电阻R0的阻抗的阻抗整合，来防止输出信号SOUT的反射。

但是，在与其它电路共用LVDS驱动器11的差动输出端子(例如输出脚)15-1、15-2等的情况下，需要使差动输出端子15-1、15-2之间的输出电阻成为开放状态。

因此，首先第1，LVDS驱动器11必须具有这样的结构：可形成差动输出端子15-1、15-2之间导通的连接(ON)状态和差动输出端子15-1、15-2之间不导通的断开(OFF)状态。

第2，LVDS驱动器11必须通过小的元件面积增加来实现上述差动输出端子15-1、15-2之间的连接状态和断开状态这两个状态的转换。

第3，LVDS驱动器11不管制造工艺和动作环境如何，都必须减少伴随上述差动输出端子15-1、15-2之间的连接状态和断开状态这两个状态的转换的输出电阻值的变化。

<2.LVDS驱动器11的结构例>

接着，使用图2说明本例的上述LVDS驱动器11的结构例。如图所示，LVDS驱动器11具有LVDS输出电路16、输出电阻RP、RN、输出电阻开关元件SW1、以及被输入停止信号SS的2输入-2输出放大器19。

LVDS输出电路16构成为，利用小振幅差动信号方式(LVDS)将输入的驱动器输入信号SIN作为规定的输出波形，转换输出到输出端子15-1、15-2。

输出电阻RP是一端连接到输出端子(第1输出端子)15-1、另一端连接到输出电阻开关元件SW1的电流路径的一端的输出电阻。

输出电阻RN是一端连接到输出端子(第2输出端子)15-2、另一端连接到输出电阻开关元件SW1的电流路径的另一端的输出电阻。

输出电阻开关元件SW1的电流路径的一端及另一端连接到输出电阻RP、RN的另一端。

2输入-2输出放大器19构成为：分别被输入对应于输出电阻开关元件SW1的两端的电压的第1、第2输入电压Vin1、Vin2，将放大了第1、第2输入电压与基堆电压Vcm的电压差后的电压作为第1、第2输出电压Vo1、Vo2再次输出到输出电阻开关元件SW1的两端(out1、out2)。

此外，2输入-2输出放大器19构成为：在输入了停止信号SS时，输出电阻开关元件SW1的两端之间成为高阻抗状态，并且开关元件SW1也断开。因此，在输入了停止信号SS时，2输入-2输出放大器19的输出端子(out1、out2)之间可以作为开放状态使用。

<3.LVDS输出电路16的结构例>

接着，使用图3说明本例的上述LVDS输出电路16的结构例。如图所示，本例的LVDS输出电路16具有电流源Ic-1、Ic-2、PMOS晶体管QP1、QP2以及NMOS晶体管QN1、QN2。此外，控制信号Φ、-Φ的逻辑电压状态存在相反的关系。因此，例如在图示的电压状态下，MOS晶体管QP2、QN1导通，MOS晶体管QP1、QN2截止。

电流源Ic-1的输入连接到基准电源VDD，输出连接到PMOS晶体管QP1、QP2的源极。

电流源Ic-2的输入连接到接地电源VSS，输出连接到NMOS晶体管QN1、QN2的源极。

PMOS晶体管QP1的漏极连接到输出端子15-1，向栅极输入控制信号-Φ。PMOS晶体管QP2的漏极连接到输出端子15-2，向栅极输入控制信号Φ。

NMOS晶体管QN1的漏极连接到输出端子15-1，向栅极输入控制信号-Φ。NMOS晶体管QN2的漏极连接到输出端子15-2，向栅极输入控制信号Φ。

因此，MOS开关QP1、QP2、QN1、QN2在控制信号Φ为基准电源VDD时，MOS开关QP1、QN2导通，MOS开关QP2、QN1断开。另一方面，控制信号Φ为接地电源VSS时，MOS开关QP1、QN2断开，MOS开关QP2、QN1导通。

这样，此实施方式的LVDS输出电路16不具有用作放大部的缓冲放大器117，这一点与后述比较例的LVDS差动放大电路116不同。

<4.开关元件SW1的结构例>

接着，使用图4至图7说明本例的上述开关元件SW1的结构例。如图4所示，在此说明中，设输出电阻开关元件SW1为导通状态的、漏-源间的导通电阻的电阻值为电阻值ron来进行说明。

<4-1.由PMOS晶体管(Pch开关)构成的一个例子>

图5所示的例子是用PMOS晶体管QP3构成输出电阻开关元件SW1的情形。如图所示，PMOS晶体管QP3的源极通过输出电阻RP连接到输出端子15-1，漏极通过输出电阻RN连接到输出端子15-2，栅极连接到接地电源VSS。

<4-2.由NMOS晶体管(Nch开关)构成的一个例子>

图6所示的例子是用NMOS晶体管QN3构成输出电阻开关元件SW1的情形。如图所示，NMOS晶体管QN3的源极通过输出电阻RN连接到输出端子15-2，漏极通过输出电阻RP连接到输出端子15-1，栅极连接到基准电源VDD。

<4-3.由CMOS开关构成的一个例子>

图7所示的例子是用CMOS开关构成输出电阻开关元件SW1的情形。如图所示，CMOS开关具有MOS晶体管QP4、QN4。

PMOS晶体管QP4的源极通过输出电阻RP连接到输出端子15-1，漏极通过输出电阻RN连接到输出端子15-2，栅极连接到接地电源VSS。NMOS晶体管QN4的源极连接到PMOS晶体管QP4的漏极，漏极连接到PMOS晶体管QP4的源极，栅极连接到基堆电源VDD。

上述<4-1>至<4-3>中说明的导通电阻的电阻值ron分别用以下的式(1)表示。

$r_{\mathrm{on}\_n}=\frac{1}{{\mathrm{\&mu;}}_n{C}_{\mathrm{OX}}\frac{W_n}{L_n}(V_{\mathrm{DD}}-V_{\mathrm{OS}}-V_{\mathrm{TN}})}$

$r_{\mathrm{on}\_p}=\frac{1}{{\mathrm{\&mu;}}_p{C}_{\mathrm{OX}}\frac{W_p}{L_p}(V_{\mathrm{OS}}-{|V}_{\mathrm{TP}}|)}$

$r_{\mathrm{on}}=\left(r_{\mathrm{on}\_n}\right|\left|r_{\mathrm{on}\_p}\right)$ ...式(1)

在此，上述V_TN、V_TP分别是MOS晶体管QN3、QP3的阈值电压，上述μ_N、μ_P分别是电子的迁移率、空穴的迁移率。这些值是阈值电压或迁移率按温度变化的值。此外，Cox是氧化膜的单位面积电容，W及L分别是晶体管的沟道宽、沟道长。

在上述式(1)中，迁移率μ_N、μ_P、氧化膜的单位面积电容Cox、阈值电压V_TN、V_TP是器件固有的值。沟道长L的最小值由微细加工精度来限制，通常在设计MOSFET开关的情况下，为了减小导通电阻值，使其为由设计规则决定的最小值。此外，基准电源VDD或偏移电压V_OS通常由电路规格决定。

因此，在电路设计阶段，用于决定MOSFET开关的导通电阻的、具有自由度的参数仅仅是沟道宽W。因此，为了减小导通电阻，就必须增大沟道宽W。

作为输出电阻开关元件SW1，当选择在上述<4-1>至<4-3>中示出的PchFET开关QP3、NchFET开关QN3、CMOS开关中的任意一个的时候，考虑电子和空穴的迁移率、由规格决定的基准电源VDD和偏移电压V_OS的电压值等，即使电阻值相同，也要使面积最小，这样的选择在面积成本方面是优选的。

不管是上述<4-1>至<4-3>中的哪个结构，输出电阻开关元件SW1的导通电阻的电阻值ron都存在用下式(2)表示的关系。

$r_{\mathrm{on}}\&Proportional;\frac{1}{W}$ ...式(2)

这样，为了降低导通(ON)电阻值ron，必须增大沟道宽W。

<5.2输入-2输出放大器19的结构例>

接着，使用图8说明本例的上述2输入-2输出放大器19的结构例。如图所示，本例的2输入-2输出放大器19具有开关元件SW2、SW3及放大器amp1～amp3。

开关元件SW2的电流路径的一端连接到输出电阻RP的另一端，电流路径的另一端连接到此放大器19的第1输入(第1输入电压Vin1)。开关元件SW3的电流路径的一端连接到输出电阻RN的另一端，电流路径的另一端连接到此放大器19的第2输入(第2输入电压Vin2)。

向放大器amp1的第1输入端子输入基准电压Vcm，向第2输入端子输入此放大器19的第1输入电压Vin1及第2输入电压Vin2，将对应于与基准电压Vcm的差的输出输出到放大器amp2、amp3的输入端子。此外，此放大器amp1具有增益-A1。

放大器amp2的输出电压作为此放大器19的第1输出电压Vo1输出到开关元件SW1的电流路径的一端。放大器amp3的输出电压作为此放大器19的第2输出电压Vo2输出到开关元件SW1的电流路径的另一端。此放大器amp2、amp3分别具有增益-A2。

此外，放大器amp2、amp3构成为：当停止信号SS输入时，此放大器amp2、amp3之间成为高阻抗状态。

<6.LVDS驱动器11的输出动作>

接着，使用图9及图10说明本例的LVDS驱动器11的输出动作。在图9中，作为开关，示意性地示出了MOS晶体管QP1、QP2、QN1、QN2。

如图9所示，向LVDS输出电路16的开关晶体管QP1、QP2、QN1、QN2的栅极输入控制信号Φ、-Φ。此控制信号Φ、-Φ的输出波形如图10的上面部分所示。

因此，LVDS驱动器11的输出波形(Vop、Von)如图10的下面部分所示。如图所示，LVDS驱动器11以偏移电压Vos为基准电压，输出小振幅的差动输出信号Vop、Von。

<7.与比较例的驱动器的比较>

接着，使用图23至图28说明将本例的LVDS驱动器11与比较例的LVDS驱动器111进行比较的说明。

图23是表示比较例的LVDS驱动器111的图。如图所示，比较例的LVDS驱动器111具有2个开关元件SW11、SW12，作为输出电路具有缓冲放大器117，这一点与上述本实施方式的LVDS输出电路11不同。

<7-1.输出阻抗Rtot的比较>

首先，为了研究由于在图23所示的比较例的LVDS驱动器111的输出电阻中插入ON/OFF用的开关元件SW11、SW12而引起的输出电阻的变化，求出从输出端子(Vop)115-1看的输出阻抗Rtot。

由在饱和区域动作的晶体管(MOSFET)构成的电流源电路的输出电阻是MΩ级的高电阻。因此，与输出电阻Rp、Rn的电阻值Rout、Rsw相比足够大，所以可以忽略。因此，从输出端子(Vop)115-1看的输出阻抗可以简化成图24所示的等效电路200。在此，对于生成动作点基准电压Vos的缓冲放大器117的输出阻抗而言，由于实际上具有有限的值，所以还必须考虑此阻抗。通常使用运算放大器来构成缓冲放大器117。

例如，在图25中示出了使用一般的2级放大器结构的运算放大器电路作为缓冲放大器117的情形。利用输入级放大器放大输入电压V+、V-的电位差，并作为输出电压Voa输出。以此输出电压Voa作为输入的输出放大级的输出电压是电压Vo。

如图26所示，缓冲放大器117也能够简化为在输入级具有-A1倍、在输出级具有-A2倍、合计具有A1＊A2倍的增益的模型。

在此，在图25所示的缓冲放大器117的结构的情况下，输出放大级由晶体管Mn1、Mp1的源极接地型放大器构成。因此，如图27所示，能够用由初级的-A1倍放大级、将晶体管Mp1模型化后的电压控制电流源、以及输出电阻ro表示的小信号等效电路图来表示。此电压控制电流源的输入电压是上述电压Voa，流过与跨导gm相乘后的电流。

在此，设图25中的晶体管Mp1的尺寸为Wp/Lp(Wp：栅极宽度，Lp：栅极长)、输出级晶体管中流动的偏置电流值为Io1时，按下式(3)给出图27所示的小信号等效电路的跨导gm和输出电阻ro。

$g_m={\mathrm{\&mu;}}_p{C}_{\mathrm{OX}}\frac{W_p}{L_p}(\mathrm{VDD}-\mathrm{Voa}-|V_{\mathrm{Tp}}\left|\right)=\sqrt{2{\mathrm{\&mu;}}_p{C}_{\mathrm{OX}}\frac{W_p}{L_p}{I}_{o1}}$

$r_o=\frac{1}{\frac{{\mathrm{\&lambda;}}_p}{2}{\mathrm{\&mu;}}_p{C}_{\mathrm{OX}}\frac{W_p}{L_p}{(\mathrm{VDD}-\mathrm{Voa}-|V_{\mathrm{Tp}}\left|\right)}^2}=\frac{1}{{\mathrm{\&lambda;}}_p{I}_{o1}}$

...式(3)

在此，λ_P是沟道长调制系数，是具有工艺依赖性的晶体管(MOSFET)的固有值。

接着，由于输出级的增益-A2用-gm·ro表示，所以，缓冲放大器117整体的增益At用下式(4)表示。

A_T＝(-A1)×(-A2)＝A1×g_mr_o       ...式(4)

并且，当用图27所示的模型替换图24中示出的缓冲放大器的等效电路200时，如图28所示。如果从图28中示出的等效电路200求出从输出端子(Vop)端子115-1看的输出阻抗Rtot，则如以下式(5)所示。

$R_{\mathrm{tot}}=R_{\mathrm{out}}+R_{\mathrm{SW}}+\frac{r_o}{1+g_m{r}_o{A}_1}$

$=R_{\mathrm{out}}+R_{\mathrm{SW}}+\frac{r_o}{1+A_T}$ ...式(5)

并且，由于形成施加反馈的缓冲放大器，所以缓冲放大器117的输出电阻ro被改善为环增益(1+At)分之一。设缓冲放大器117的输出电阻为Ro_buf时，输出阻抗Rtot如下式(5a)所示。

R_tot＝R_out+R_{o_buf}+R_SW    ...式(5a)

在此，具有电阻值Rout的值的Rp、Rn由多晶硅等形成，因工艺条件等而存在绝对值变化，但几乎不影响温度依赖性或电源电压依赖性、晶体管(MOSFET)的阈值电压等工艺变化。

另一方面，作为晶体管(MOSFET)的开关元件如上述式(1)所示，由于温度变化或电源电压变化、阈值电压的变化，开关SW11、SW12的导通电阻Rsw的值变化较大。

在此，假设图23中示出的比较例的LVDS驱动器116的输出端子115-1、115-2的输出电压Vop、Von进行完全差动动作，则输出电压Vos的电压值成为虚拟接地状态。因此，输出阻抗R_tot由以下的式(5b)来表示。

R_tot＝R_out+R_SW    ...式(5b)

但是，实际上，由于提供给输出电压Vop、Von的电流值Ic的误差电流所产生的同相成分、开关控制信号Φ、-Φ的偏移等，未进行完全差动动作。

因此，在电流输出方式的LVDS输出驱动器111中，缓冲放大器117是必需的，为了得到更稳定的动作点电压，如上述式(5b)所示，必须使缓冲放大器117的输出电阻Ro_buf的值足够小。

因此，与上述式(5a)相比，为了减小LVDS输出驱动器116的输出阻抗Rtot的工艺变化，必须满足下面的式(6)的关系。

R_out＞＞R_{o_buf}+R_SW    ...式(6)

在此，通常电阻值Rout例如是小到50Ω左右的值，所以，开关SW11、SW12的导通电阻Rsw由晶体管(MOSFET)构成时，为了满足式(6)的关系，就必须相当大地增大栅极宽度W，增大此开关SW11、SW12的元件面积。在此，虽然电阻值Ro_buf随频率变高而变大，但在直流附近是小到几Ω左右的值。

这样，在象比较例的LVDS输出驱动器111那样具有2个输出电阻ON/OFF开关元件SW11、SW12的结构中，由于需要相当大地增大开关元件SW11、SW12的栅极宽度，所以电路面积增大。

即，在通常CMOS制造工艺中，为了使开关元件SW11、SW12的导通电阻Rsw与LVDS输出电阻Rp、Rn(例如50Ω左右)相比足够小，就需要相当大地增大栅极宽度W。作为晶体管(MOSFET)的开关元件SW11、SW12的面积的增加成为电路面积增加的原因，增大了制造成本。此外，晶体管(MOSFET)的栅·漏间、栅·源间的寄生电容也增大，容易混入电源噪声。

在此，设导通电阻Rsw、Rout之和的电阻值为Rtot时，电阻值Rtot为LVDS驱动器111的输出电阻。因此，在设计阶段事先估计导通电阻Rsw的电阻值，将导通电阻Rout设定成使得输出电阻Rtot＝50Ω即可。

但是，实际上，开关元件SW11的导通电阻Rsw由于工艺差异和动作条件等所导致的变化例如存在50％～200％左右或其以上。因此，为了将电阻值Rtot的输出电阻值或差动输出振幅Vod的变化抑制在规格所规定的范围内，最好使导通电阻Rsw相对于导通电阻Rout尽可能小。

如上所述，比较例的LVDS驱动器111的结构例不利于微细化。

<7-2.电气特性的详细比较>

接着，详细地解析、比较此实施方式的图8所示的LVDS驱动器11和比较例的图23所示的LVDS驱动器111的电气特性。

如图23所示，比较例的LVDS驱动器111在2个输出电阻Rp、Rn之间夹着2个开关元件(SW11、SW12)，缓冲放大器117的输出与此中点连接。

另一方面，图8所示的本实施方式的LVDS驱动器11在2个输出电阻Rp、Rn之间，仅夹着一个输出电阻ON/OFF用的开关元件SW1(电阻值Rsw1)。

在开关元件SW1的两端，分别连接着以具有增益-A1的放大器amp1的输出作为输入的、具有增益-A2的放大器amp2、amp3的各自的输出电压vo1、vo2。在开关元件SW1的电流路径的两端，串联连接有具有相同导通(ON)电阻值(Rsw2)的开关元件SW2、SW3。

开关元件SW2、SW3的连接点是开关元件SW1的电流路径的两端的平均电压((vo1+vo2)/2)。而且，此平均电压连接到放大器amp1的负的输入端子。放大器amp1的正的输入端子连接到基准电位Vcm。

如上所述，第1，相对于比较例的LVDS驱动器111需要2个需要大面积的输出电阻Rp-Rn间的晶体管(MOSFET)开关元件，此实施方式的LVDS驱动器11仅需要1个开关元件SW1，在这一点上不同。

另外，本例的2输入-2输出放大器19所具有的开关元件SW2、SW3仅为了生成开关元件SW1的电流路径的两端的平均电压的目的而设置。因此，与开关元件SW1的电阻值Rsw1相比，开关元件SW2、SW3的电阻值Rsw2能够足够大，从而可以减小开关元件SW2、SW3的占有面积。

此外，如图11所示，也可以形成将上述放大器amp1、amp2、amp3集合成放大器amp4、具有一个运算放大器的结构。如图所示，对于此2输入-2输出放大器19也同样，从2个输出端子分别输出2个输出电压Vo1、Vo2。

接着，在图12中示出图8所示的2输入-2输出放大器19的电路图。如图所示，2输入-2输出放大器19具有初级放大部33和输出级放大部35。

初级放大部33以输入电压V+、V-作为输入，以输出电压Voa作为输出。此初级放大部33与图25所示的比较例的初级输出部133没有不同。

输出级放大部35以初级放大部33的输出电压Voa作为输入，以2个输出电压Vo1、Vo2作为2输出。

在此，输出级放大部35具有晶体管(MOSFET)Mp1、Mp2、Mn1、Mn2以及电容器Cc。

在此，与图25所示的比较例的缓冲放大器117的输出级放大部135进行比较。本例的输出级放大部35在并联连接了比较例的输出级放大部135这一点上不同。

此外，晶体管Mp1、Mp2的栅极宽度分别是一半的值(Wp/2)。晶体管Mn1、Mn2的栅极宽度也分别是一半的值(Wn/2)。电容器Cc的电容值(相位补偿电容)分别是一半的值(Cc/2)。

如上所述，本例的2输入-2输出放大器19的整体的占有面积可以与比较例的运算放大器117的占有面积相同。即，利用此结构不会增大占有面积。

另外，在使图8所示的输出电阻RP、RN间为断开(OFF)状态时，可使开关元件SW1、SW2为OFF状态，运算放大器amp2、amp3的输出电压vo1、vo2为OFF(高阻抗)状态。更具体地，为了使输出电压vo1、vo2成为高阻抗状态，向图12中的STP端子、STP_X端子输入控制信号SS。当控制信号SS被输入时，在STP端子上施加VSS电压，使晶体管Mn2截止，在STP_X端子施加VDD电压，使晶体管Mp2截止。

接着，以图8所示的LVDS驱动器11的结构例为一个例子，求出本例的输出电阻Rtot。

首先，为了求出上述比较例的LVDS驱动器111的输出电阻，考虑用于计算从Vop看的阻抗的小信号等效电路。即，在图13中示出图12所示的2输入-2输出放大器19的小信号等效电路。

如图13所示，用Rsw1、Rsw2分别表示开关元件SW1、SW2的电阻值，用放大器A1表示2输入-2输出放大器19的初级放大部33的增益，用电压控制电流源电路(跨导：gm/2)和输出电阻(电阻值Rout)表示输出级放大部35。

构成本例的输出级放大部35的晶体管(MOSFET)Mp1、Mp2、Mn1、Mn2的栅极宽度的大小是构成比较例的图25中的运算放大器117的输出级放大部135的晶体管的栅极宽度的一半(Wp/2、Wn/2)。因此，本例的输出级放大部35的电压控制电流源电路的跨导的值根据上述式(3)为gm/2。输出电阻同样根据式(3)为2ro。

接着，进一步简化图13的小信号等效电路20时，可以发现与图14所示的电路等效。

如图所示，认为小信号等效电路20′的增益-A1的输出级放大部33的输入为输入电压Vo1、Vo2的平均值。因此，2个电压控制电流源电路35的输入都是-A1(vo1+vo2)/2。此外，由于电阻值Rsw2是仅生成输入电压Vo1、Vo2的平均值电压的电阻，所以可以认为是比电阻值Rsw1足够大的值，输入电压Vo1、Vo2间的电阻值大致为电阻值Rsw1。

使用此图14所示的小信号等效电路20′，求出本例的LVDS驱动器11的输出电阻Rtot。从端子Vop流入了电流Iin时，电流Iin利用端子电压Vo1、Vo2由下式(7)表示。

$I_{\mathrm{in}}=2\&times;\frac{g_m}{2}\frac{A(v_{o1}+v_{o2})}{2}+\frac{v_{o1}+v_{o2}}{2r_o}$

$=\left(\frac{1+{\mathrm{Ag}}_m{r}_o}{r_o}\right)\left(\frac{v_{o1}+v_{o2}}{2}\right)$ ...式(7)

此外，存在下述式(8)的关系。

$\frac{v_{o1}-v_{o2}}{R_{\mathrm{SW}1}}=\frac{v_{o2}}{{2r}_o}+\frac{g_m}{2}\frac{A(v_{o1}+v_{o2})}{2}$ ...式(8)

因此，从式(7)、式(8)消去端子电压Vo2时，如下述式(9)所示，能够求出电流Iin。

$I_{\mathrm{in}}=\frac{1+{\mathrm{Ag}}_m{r}_o}{r_o}\frac{1}{2}\left\{\frac{\frac{1}{{2r}_o}+\frac{2}{R_{\mathrm{SW}1}}}{\frac{1}{{2r}_o}+\frac{1}{R_{\mathrm{SW}1}}+\frac{g_{m}A}{4}}\right\}{v}_{\mathrm{oa}}$

...式(9)

并且，从上述式(9)，从端子Vop看的输出电阻Rtot如下述式(10)所示。

$R_{\mathrm{tot}}=\frac{\mathrm{\&Delta;}{V}_{\mathrm{OP}}}{\mathrm{\&Delta;}{I}_{\mathrm{in}}}=R_{\mathrm{out}}+\frac{r_o}{1+{\mathrm{Ag}}_m{r}_o}+\left(\frac{R_{\mathrm{SW}1}}{4}\right)//\left({2r}_o\right)$

...式(10)

在此，上述式(10)的第2项是与比较例的图25所示的运算放大器117的输出阻抗相同的值，其值为Ro_buf。第3项表示电阻值Rsw/4和电阻值2ro的并联电阻。没有施加反馈的运算放大器的输出电阻通常大到几kΩ～几十kΩ。由于原本的电阻值Rsw是比电阻值Rout(例如约50Ω左右)小的值，所以，第3项的并联电阻值基本上仅由电阻值Rsw决定。因此，输出电阻Rtot可以近似成下式(11a)。

$R_{\mathrm{tot}}=R_{\mathrm{out}}+R_{o\_\mathrm{buf}}+\frac{R_{\mathrm{SW}1}}{4}$ ...式(11a)

此外，如果电压Vop和电压Von按完全差动动作，则图14中示出的电阻值Rsw1的中点为虚拟接地状态。因此为Vo1+Vo2＝0，从端子电压Vo1看的电阻值为电阻值2ro和Rsw1/2的并联电阻。由于导通电阻值ro与电阻值Rsw相比足够大，所以上述式(11a)如下述式(11b)所示。

$R_{\mathrm{tot}}=R_{\mathrm{out}}+{2r}_o//\frac{R_{\mathrm{SW}1}}{4}$

$\&cong;R_{\mathrm{out}}+\frac{R_{\mathrm{SW}1}}{4}$ ...式(11b)

根据上式，如果比较本例的图11所示的LVDS驱动器11的输出电阻Rtot和比较例的图23所示的LVDS驱动器111的输出电阻Rtot，则如下所示。

R_tot＝R_out+R_{o_buf}+R_SW    ...式(5a)(比较例的输出电阻值)

$R_{\mathrm{tot}}=R_{\mathrm{out}}+R_{o\_\mathrm{buf}}+\frac{R_{\mathrm{SW}1}}{4}$ ...式(11a)(本例的输出电阻值)

<完全差动动作时>

R_tot＝R_out+R_SW    ...式(5b)(比较例的输出电阻值)

$R_{\mathrm{tot}}=R_{\mathrm{out}}+\frac{R_{\mathrm{SW}1}}{4}$ ...式(11b)(本例的输出电阻值)

这样，无论是完全差动动作状态的情况(式(11b))还是不是的情况(式11a)，都能够降低本例的LVDS驱动器11的开关元件SW1的电阻值。

例如，在本例的情况下，如上述式(11a)、式(11b)所示，与比较例相比，可知能够将开关元件SW1的电阻值减少到1/4。但是，这考虑的是比较例的图23所示的驱动器111的开关元件SW11、SW12与本例的图11中的开关元件SW1由相同面积的MOSFET开关构成的情形。

这样，能够减小成为不需要的电阻的开关元件SW1的电阻值Rsw1。另外，还能够抑制由于电阻值Rsw的工艺变化或电源电压变化、动作环境引起的Rtot的变化。

而且，在图23所示的比较例的LVDS驱动器111中，在电压Vop 侧设置开关元件SW11，在电压Von侧也设置开关元件SW12。这样，由于有2个开关元件，因此与本例这样具有1个开关元件SW1的情形相比，占有面积增大到2倍，制造成本也增大。

此外，在比较例的LVDS驱动器111的结构例中，在使从电压Vop及电压Von看的输出电阻成为高阻抗的情况下，并不一定需要开关元件SW11和开关元件SW12这2个开关元件。但是，比较例的LVDS驱动器111在实际动作时，如果考虑以电压Vos为基准电压的电压的Vop和电压Von的差动振幅或过渡动作的电路结构上的平衡时，仅在电压Vop侧或电压Von侧的任意一方插入开关元件在电路特性上不是优选的。因此，在比较例LVDS驱动器111的结构例中，开关元件SW11及开关元件SW12这2个开关元件是必不可少的。

<8.此实施方式的驱动器的效果>

根据本实施方式的驱动器11，至少可得到下述(1)至(4)的效果。

(1)由于能够减少输出部(2输入-2输出放大器19)的开关元件SW1的占有面积，所以有利于降低成本。

如上所述，本例的LVDS驱动器11具有单一的开关元件SW1，仅利用此开关元件SW1，就能够连接/断开输出端子15-1、15-2之间(电压Vop、电压Von之间)。

因此，在能够减少2输入-2输出放大器19的占有面积这一点上有利于降低成本。例如，由于比较例的LVDS驱动器111是需要2个开关元件SW1、SW2的结构，所以在形式上，开关具有2倍的占有面积。

而且，根据本例，能够减少开关元件SW1自身的占有面积。

例如，在使用开关元件连接/断开(ON/OFF)本例的LVDS驱动器11的输出电阻Rp、Rn的情况下，考虑MOSFET开关的ON电阻相对于Rout(例如，50Ω左右)所占的比例固定的条件。在此条件下，本例的开关元件SW1(MOSFET)相对于比较例的开关元件SW11、SW12，元件面积能够减小到1/8。

另外，2输入-2输出放大器19所具有的开关元件SW2、SW3的电阻值Rsw1、Rsw2与输出电阻Rout相比可以是足够大的值。因此，相对于开关元件SW1的面积可以忽略。

(2)能够减小开关元件SW1的导通电阻。

如是上述完全差动动作状态的情况(式(11b))、不是的情况(式11a)所示，在上述任意一种情况下，都能够降低本例的LVDS驱动器11的开关元件SW1的导通电阻值。

例如，在本例的情况下，如上述式(11a)、式(11b)所示，与比较例相比，能够将开关元件SW1的电阻值减小到1/4。

但是，这是比较例的图23所示的驱动器111的开关元件SW11、SW12和本例的图11中的开关元件SW1由相同面积的MOSFET开关构成的情况下的一个例子。

(3)能够防止电源噪声的混入。

如上述(1)所示，根据本例的结构，能够减小上述开关元件SW1的占有面积。

因此，能够防止伴随开关元件SW1的占有面积的增大而产生的栅·漏间及栅·源间的寄生电容的增大。因此，能够防止电源噪声的混入。

(4)有利于制造成本的降低。

在此，例如为了制造与通常的Rout(例如50Ω左右)相比具有足够小的值的开关元件的导通电阻，需要相当大的面积，所以增加了制造成本。

但是，如上述(1)、(2)所示，根据本例的结构，能够降低上述开关元件SW1的占有面积及导通电阻。因此，可以实现相对于通常的Rout(例如50Ω左右)具有足够小的值的开关元件SW1的导通电阻，并且能够减小占有面积，所以有利于制造成本的降低。

[第2实施方式(具有平均电压发生电路和2输出放大器的一个例子)]

接着，使用图15至图20说明第2实施方式的驱动器。此实施方式涉及上述2输入-2输出放大器19具有平均电压发生电路21和2输出放大器22的一个例子。在此说明中，省略与上述第1实施方式重复部分的详细说明。

首先，如图15所示，在2输入-2输出放大器19具有平均电压发生电路21和2输出放大器22这一点上与上述第1实施方式不同。

平均电压发生电路21构成为：分别输入对应于输出电阻开关元件SW1的两端的电压的第1、第2输入电压(Vin1、Vin2)作为第1、第2输入电压，将此第1、第2输入电压(Vin1、Vin2)的平均电压(Vavg)作为输出电压，输出到2输出放大器22的一个输入端子(V-)。

2输出放大器22构成为：将放大了输入到上述一个输入端子(V-)的平均电压(Vavg)与输入到+输入端子(V+)的基准电压(Vcm)的电压差后的电压作为第1、第2输出电压(out1、out2)再次输出到输出电阻开关元件SW1的两端(Vo1、Vo2)。此外，2输出放大器22构成为，当停止信号SS输入时，输出电阻开关元件SW1的两端之间变成高阻抗状态。

从通过将任意的平均电压发生电路22与上述2输出放大器22组合而构成的此实施方式的输出端子15-1侧(Vop侧)看的输出电阻Rtot如下式(12)所示。

$R_{\mathrm{tot}}=R_{\mathrm{out}}+\frac{1}{{2G}_m}+\frac{R_{\mathrm{SW}1}}{4}$ ...式(12)

如上述式(12)所示，输出电阻开关元件的电阻值Rsw1与上述第1实施方式相同，能够减少到1/4左右。

<平均电压发生电路21-1>

作为平均电压发生电路21的结构例，例如可举例如下。

图16所示的平均电压发生电路21-1具有在输入(Vin1、Vin2)之间串联连接了电流路径的NMOS晶体管QN5、QN6。

NMOS晶体管QN5的电流路径的一端连接到输入(Vin1)，电流路径的另一端连接到输出(Vavg)，栅极连接到内部电源VDD。

NMOS晶体管QN6的电流路径的一端连接到输入(Vin2)，电流路径的另一端连接到输出(Vavg)，栅极连接到内部电源VDD。

<平均电压发生电路21-2>

图17所示的平均电压发生电路21-2具有在输入(Vin1、Vin2)之间串联连接了电流路径的PMOS晶体管QP5、QP6。

PMOS晶体管QP5的电流路径的一端连接到输入(Vin1)，电流路径的另一端连接到输出(Vavg)，栅极连接到接地电源VSS。

PMOS晶体管QP6的电流路径的一端连接到输入(Vin2)，电流路径的另一端连接到输出(Vavg)，栅极连接到接地电源VSS。

<平均电压发生电路21-3>

图18所示的平均电压发生电路21-3具有在输入(Vin1、Vin2)之间进行了CMOS连接的MOS晶体管QN7、QN8、QP7、QP8。

MOS晶体管QN7的电流路径的一端连接到输入(Vin1)，电流路径的另一端连接到输出(Vavg)，栅极连接到内部电源VDD。MOS晶体管QP7的电流路径的一端连接到输入(Vin1)，电流路径的另一端连接到输出(Vavg)，栅初连接到接地电源VSS。

MOS晶体管QN8的电流路径的一端连接到输入(Vin2)，电流路径的另一端连接到输出(Vavg)，栅极连接到内部电源VDD。MOS晶体管QP8的电流路径的一端连接到输入(Vin2)，电流路径的另一端连接到输出(Vavg)，栅极连接到接地电源VSS。

此平均电压发生电路21-3具有在输入(Vin1、Vin2)之间进行了CMOS连接的MOS晶体管QN7、QN8、QP7、QP8。因此，即使输出电压Vavg增大，在能够抑制导通电阻的增大这一点上也是有利的。

另一方面，平均电压发生电路21-1、21-2由于能够减少构成的MOS晶体管，所以有利于微细化。

<2输出放大器22-1>

作为2输出放大器22的结构例，例如可举例如下。

图19所示的2输出放大器22-1具有放大器amp5、amp6、amp7。

放大器amp5向输入+输入输入电压V+，向输入-输入输入电压V-，向放大器amp6、amp7的输入输出放大了它们的差的输出电压。

放大器amp6、amp7放大放大器amp5的输入电压，并作为输出电压分别输出到输出端子out1、out2。此外，构成为：控制信号SS一旦输入到放大器amp6、amp7，放大器amp6、amp7就成为高阻抗状态，由此输出端子out1、out2间成为高阻抗状态。

<2输出放大器22-2>

图20所示的2输出放大器22-2构成为，具备具有跨导Gm的跨导gm1、gm2，分别向输出端子out1、out2输出输出电流Iout1、Iout2。

跨导gm1构成为，向输入+输入输入电压V+，向输入-输入输入电压V-，向输出端子out1输出放大了它们的差的输出电流Iout1。

跨导gm2构成为，向输入+输入输入电压V+，向输入-输入输入电压V-，向输出端子out2输出放大了它们的差的输出电流Iout2。

此外，构成为，控制信号SS一旦输入到跨导gm1、gm2，跨导gm1、gm2间就成为高阻抗状态，由此输出端子out1、out2间成为高阻抗状态。

利用上述结构，2输出放大器22-2能够从输出端子out1、out2输出使正输入端子(V+侧)和负输入端子(V-侧)的差电压乘以跨导Gm后的电流值Iout1、Iout2。例如，2输出放大器22-2在负输入端子的电压V-比正输入端子的电压V+高的情况下，以从输出端子out2吸入电流的方式动作。另外，2输出放大器22-2的输出端子out1、out2最好具有无限大的阻抗。

<2输出放大器22-3>

图21所示的2输出放大器22-3具备具有增益A3的放大器amp8、amp9。

放大器amp8向输入+输入输入电压V+，向输入-输入输入电压V-，向输出端子out1输出放大了它们的差的输出电压。

放大器amp9向输入+输入输入电压V+，向输入-输入输入电压V-，向输出端子out2输出放大了它们的差的输出电压。此外，构成为，控制信号SS一旦输入到放大器amp8、amp9，放大器amp8、amp9就成为高阻抗状态，由此输出端子out1、out2间成为高阻抗状态。

如上所述，根据本实施方式的驱动器11，至少能够得到与上述(1)至(4)相同的效果。并且，可以根据需要使用本例这样的结构。

[第3实施方式(2输入-2输出放大器的其它结构例)]

接着，使用图22说明第3实施方式的驱动器。此实施方式是上述2输入-2输出放大器19的其它结构例，涉及不具有上述平均电压发生电路21的一个结构例。在此说明中，省略与上述第1实施方式重复部分的详细说明。

如图22所示，本实施方式的2输入-2输出放大器19在不具有上述第2实施方式所示的平均电压发生电路21这一点上不同。

此实施方式的2输入-2输出放大器19具备具有增益A1的放大器amp10、amp11。

放大器amp10、amp11的正输入端子(+)分别连接到基准电压Vcm。放大器amp10向负输入端子(-)输入输入电压Vin1，向输出端子out1输出放大了此输入电压Vin1与基准电压Vcm的差后的输出电压Vo1。

放大器amp11向负输入端子(-)输入输入电压Vin2，向输出端子out2输出放大了此输入电压Vin2与基堆电压Vcm的差后的输出电压Vo2。

在此，本实施方式的驱动器11与比较例的驱动器111相比，没有增大占有面积。例如，考虑上述放大器amp10、amp11使用将构成比较例的运算放大器117的MOSFET的栅极宽度(W)按比例缩小到1/2左右的放大器的情况。即使在此情况下，本例的2输入-2输出放大器19的占有面积也没有变成比较例的缓冲放大器117的占有面积。因此，在应用本实施方式的驱动器11的情况下，也不增大占有面积。

但是，每一个放大器amp10、amp11的输出电阻相对于比较例的缓冲放大器117的电阻值Ro_buf倍增(2Ro_buf)。

但是，从输出端子15-1侧(电压Vop侧)看的输出电阻Rtot如下式(13)所示。

$R_{\mathrm{tot}}=R_{\mathrm{out}}+\frac{{2r}_o}{1+g_m{r}_o{A}_1}(\frac{{2r}_o}{1+g_m{r}_o{A}_1}+R_{\mathrm{SW}1})$

$=R_{\mathrm{out}}+{2R}_{o\_\mathrm{buf}}//({2R}_{o\_\mathrm{buf}}+R_{\mathrm{SW}1})$ ...式(13)

如上式(13)所示，由于输出电阻Rtot至少是Rtot＜Rout+Ro_buf+Rsw1/2，所以能够比比较例的驱动器电路111的输出电阻更低。

此外，由于输出电阻是Rtot＜Rout+Ro_buf，所以当电阻值Ro_buf比导通电阻Rsw1小很多的情况下，具有的优点是，即使增大面积上变大的导通电阻Rsw1的电阻值，也可以基本上由Ro_buf决定输出电阻Rtot。

根据本实施方式的驱动器11，至少能够得到与上述(1)至(4)相同的效果。

并且，在本例的结构中，由于输出电阻是Rtot＜Rout+Ro_buf，所以，在电阻值Ro_buf比导通电阻Rsw1小很多的情况下，具有的优点是，即使增大面积上变大的导通电阻Rsw1的电阻值，也可以基本上由Ro_buf决定输出电阻Rtot。

[比较例(LVDS输出电路具有2个开关元件的一例)]

接着，为了与上述实施方式的驱动器进行比较，使用图23至图28，说明比较例的驱动器。该比较例是涉及LVDS输出电路具有2个开关元件的一例。在此说明中，省略与上述第1至第3实施方式重复部分的详细说明。

图23是表示比较例的LVDS驱动器111的图。如图所示，比较例的LVDS驱动器111具有2个开关元件SW11、SW12，作为输出电路具有缓冲放大器117，在这一点上与上述第1至第3实施方式的LVDS输出电路11不同。

图24是表示用于说明从输出端子(Vop)115-1看的输出阻抗的等效电路200的简化图。

图25是表示使用一般的2级放大器结构的运算放大器电路作为缓冲放大器117的情形的图。

图26是表示简化为在输入级具有-A1倍、在输出级具有-A2倍、合计具有A1＊A2倍的增益的模型而示出的缓冲放大器117的图。

图27是利用初级的-A1倍放大级和将晶体管Mp1模型化后的电压控制电流源以及输出电阻ro表示运算放大器117的小信号等效电路图。

图28是利用图27的模型置换图24所示的缓冲放大器117时的小信号等效电路图。

在此比较例的LVDS驱动器的结构中，电路面积增大，不利于微细化。

这在应用由通常的CMOS制造工艺制造出的MOS晶体管(MOSFET)作为上述开关元件SW11、SW12的情况下，就需要使开关元件SW11、SW12(MOSFET)的导通电阻(Rsw)与LVDS驱动器的输出电阻Rout(例如50Ω左右)相比足够小。这是因为其结果上述开关元件SW11、SW12的栅极宽度(W)相当大地增大，从而上述开关元件SW11、SW12的占有面积就会大幅度地增大。上述开关元件SW11、SW12的占有面积的大幅增大成为驱动器111整体的面积增加的原因，在成本上不利。

此外，由于随着上述开关元件SW11、SW12的大幅增大，开关的栅·漏间、栅·源间的寄生电容也增大，所以容易混入电源噪声。

当设元件SW11、SW12的导通电阻Rsw和输出电阻Rout之和的电阻值为电阻Rtot时，电阻Rtot成为比较例的LVDS驱动器111的输出电阻。在此，在设计阶段事先估计导通电阻Rsw的电阻值、设定输出电阻Rout使得电阻Rtot＝50Ω的方法也被认为是有效的。

但是，由于开关元件SW11、SW12的导通电阻Rsw的制造工艺时的偏差或动作条件而导致的变化有50％～200％或其以上，为了将电阻值Rtot的输出电阻值或差动输出振幅Vod的变化抑制在规格所规定的范围内，优选导通电阻Rsw与输出电阻Rout相比尽可能小。

考虑到以上，在具有比较例的ON/OFF开关元件SW11、SW12的LVDS驱动器111的结构中，占有面积增大，因此不利于微细化。

对于本领域技术人员而言，其它的优点和修改是显而易见的。因此，本发明在更加宽泛的方面不限于在此示出并描述的具体细节和代表性的实施例。因此，在不脱离由附加的权利要求及其等同方案所限定的一般性发明概念的精神和范围的情况下，可以进行各种修改。

Claims (20)

1、一种驱动器，包括：

输出电路，将输入信号转换成规定的输出波形，并输出到第1、第2输出端子；

一端连接到上述第1输出端子的第1输出电阻；

一端连接到上述第2输出端子的第2输出电阻；

一端及另一端连接到上述第1、第2输出电阻的另一端的输出电阻开关元件；和

2输入2输出放大器，分别输入对应于上述输出电阻开关元件的两端的电压的第1、第2输入电压，将放大了上述第1、第2输入电压与基准电压的电压差的电压作为第1、第2输出电压再次输出到上述输出电阻开关元件的两端，在输入了停止信号时，上述输出电阻开关元件的两端之间成为高阻抗状态。

2、根据权利要求1所述的驱动器，其中，上述输出电路包括：

第1电流源，输入连接到第1基准电源；

第2电流源，输入连接到第2基准电源；

第1导电类型的第1晶体管，电流路径的一端连接到上述第1输出端子，另一端连接到上述第1电流源的输出；

第1导电类型的第2晶体管，电流路径的一端连接到上述第2输出端子，另一端连接到上述第1电流源的输出；

第2导电类型的第1晶体管，电流路径的一端连接到上述第1输出端子，另一端连接到上述第2电流源的输出；和

第2导电类型的第2晶体管，电流路径的一端连接到上述第2输出端子，另一端连接到上述第2电流源的输出。

3、根据权利要求1所述的驱动器，其中，上述输出电阻开关元件是电流路径的一端及另一端连接到上述第1、第2输出电阻的另一端的第1或第2导电类型的晶体管，或者是电流路径的一端及另一端连接到上述第1、第2输出电阻的另一端的CMOS开关。

4、根据权利要求1所述的驱动器，其中，上述2输入2输出放大器包括：

第1开关元件，电流路径的一端连接到上述第1输出电阻的另一端，另一端连接到上述2输入2输出放大器的第1输入；

第2开关元件，电流路径的一端连接到上述第2输出电阻的另一端，另一端连接到上述2输入2输出放大器的第2输入；

第1放大器，向第1输入端子输入基准电压，在第2输入端子上连接上述第1输入、第2输入；

第2放大器，输入连接到上述第1放大器的输出，输出连接到上述第1开关元件的电流路径的一端；和

第3放大器，输入连接到上述第1放大器的输出，输出连接到上述第2开关元件的电流路径的一端。

5、根据权利要求1所述的驱动器，其中，上述2输入2输出放大器包括：

平均电压发生电路，分别输入对应于上述输出电阻开关元件的两端的电压的第1、第2输入电压作为第1、第2输入电压，将上述第1、第2输入电压的平均电压作为输出电压输出；和

2输出放大器，构成为将上述平均电压发生电路的输出输入到第1输入端子，将放大了输入到上述第1输入端子的平均电压与输入到第2输入端子的基准电压的电压差的电压作为第1、第2输出电压再次输出到上述输出电阻开关元件的两端，当输入了上述停止信号时，上述输出电阻开关元件的两端之间变成高阻抗状态。

6、根据权利要求5所述的驱动器，其中，上述平均电压发生电路具有在上述第1、第2输入电压之间串联连接电流路径、并在各个控制电极上连接基准电源的第1、第2晶体管。

7、根据权利要求5所述的驱动器，其中，上述2输出放大器包括：

第1放大器，向第1输入输入上述平均电压发生电路的输出电压，向第2输入输入上述基准电压，输出放大了它们的差的输出电压；

第2放大器，放大上述第1放大器的输出电压，并作为输出电压输出到上述第1输出端子；和

第3放大器，放大上述第1放大器的输出电压，并作为输出电压输出到上述第2输出端子，当输入了上述停止信号时，上述输出端子间变成高阻抗状态。

8、根据权利要求5所述的驱动器，其中，上述2输出放大器包括：

第1跨导，向第1输入输入上述平均电压发生电路的输出电压，向第2输入输入上述基准电压，输出电连接到上述第1输出电阻的另一端；和

第2跨导，向第1输入输入上述平均电压发生电路的输出电压，第2输入连接到第1跨导的第2输入，输出电连接到上述第2输出电阻的另一端。

9、根据权利要求1所述的驱动器，其中，上述2输入2输出放大器包括：

第1放大器，向第1输入端子输入上述基准电压，向第2输入端子输入上述第1输入电压，向上述第1输出端子输出放大了上述第1输入电压与上述基准电压之差的输出电压；和

第2放大器，向第1输入端子输入上述基准电压，向第2输入端子输入上述第2输入电压，向上述第2输出端子输出放大了该上述第2输入电压与上述基准电压之差的输出电压。

10、一种驱动器·接收机系统，包括：

驱动器，该驱动器包括：输出电路，将输入信号转换成规定的输出波形，并输出到第1、第2输出端子；一端连接到上述第1输出端子的第1输出电阻；一端连接到上述第2输出端子的第2输出电阻；一端及另一端连接到上述第1、第2输出电阻的另一端的输出电阻开关元件；和2输入2输出放大器，分别输入对应于上述输出电阻开关元件的两端的电压的第1、第2输入电压，将放大了上述第1、第2输入电压与基准电压的电压差的电压作为第1、第2输出电压再次输出到上述输出电阻开关元件的两端，在输入了停止信号时，上述输出电阻开关元件的两端之间成为高阻抗状态；以及

接收机，接收从上述第1、第2输出端子输出的上述驱动器的输出信号。

11、根据权利要求10所述的系统，还包括一端及另一端连接在上述第1、第2输出端子间的终端电阻。

12、根据权利要求10所述的系统，其中，上述输出电路包括：

第1电流源，输入连接到第1基准电源；

第2电流源，输入连接到第2基准电源；

第1导电类型的第1晶体管，电流路径的一端连接到上述第1输出端子，另一端连接到上述第1电流源的输出；

第1导电类型的第2晶体管，电流路径的一端连接到上述第2输出端子，另一端连接到上述第1电流源的输出；

第2导电类型的第1晶体管，电流路径的一端连接到上述第1输出端子，另一端连接到上述第2电流源的输出；和

第2导电类型的第2晶体管，电流路径的一端连接到上述第1输出端子，另一端连接到上述第2电流源的输出。

13、根据权利要求10所述的系统，其中，上述输出电阻开关元件是电流路径的一端及另一端连接到上述第1、第2输出电阻的另一端的第1或第2导电类型的晶体管，或者是电流路径的一端及另一端连接到上述第1、第2输出电阻的另一端的CMOS开关。

14、根据权利要求10所述的系统，其中，上述2输入2输出放大器包括：

第1开关元件，电流路径的一端连接到上述第1输出电阻的另一端，另一端连接到上述2输入2输出放大器的第1输入；

第2开关元件，电流路径的一端连接到上述第2输出电阻的另一端，另一端连接到上述2输入2输出放大器的第2输入；

第1放大器，向第1输入端子输入基准电压，在第2输入端子上连接上述第1输入、第2输入；

第2放大器，输入连接到上述第1放大器的输出，输出连接到上述第1开关元件的电流路径的一端；和

第3放大器，输入连接到上述第1放大器的输出，输出连接到上述第2开关元件的电流路径的一端。

15、根据权利要求10所述的系统，其中，上述2输入2输出放大器包括：

平均电压发生电路，分别输入对应于上述输出电阻开关元件的两端的电压的第1、第2输入电压作为第1、第2输入电压，将上述第1、第2输入电压的平均电压作为输出电压输出；和

2输出放大器，构成为将上述平均电压发生电路的输出输入到第1输入端子，将放大了输入到上述第1输入端子的平均电压与输入到第2输入端子的基准电压的电压差的电压作为第1、第2输出电压再次输出到上述输出电阻开关元件的两端，当输入了上述停止信号时，上述输出电阻开关元件的两端之间变成高阻抗状态。

16、根据权利要求15所述的系统，其中，上述平均电压发生电路具有在上述第1、第2输入电压之间串联连接电流路径、并且在各个控制电极上连接基准电源的第1、第2晶体管。

17、根据权利要求15所述的系统，其中，上述2输出放大器包括：

第1放大器，向第1输入输入上述平均电压发生电路的输出电压，向第2输入输入上述基准电压，输出放大了它们的差的输出电压；

第2放大器，放大上述第1放大器的输出电压，并作为输出电压输出到上述第1输出端子；和

第3放大器，放大上述第1放大器的输出电压，并作为输出电压输出到上述第2输出端子，当输入了上述停止信号时，上述输出端子间变成高阻抗状态。

18、根据权利要求15所述的系统，其中，上述2输出放大器包括：

第1跨导，向第1输入输入上述平均电压发生电路的输出电压，向第2输入输入上述基准电压，输出电连接到上述第1输出电阻的另一端；和

第2跨导，向第1输入输入上述平均电压发生电路的输出电压，第2输入连接到第1跨导的第2输入，输出电连接到上述第2输出电阻的另一端。

19、根据权利要求10所述的系统，其中，上述2输入2输出放大器包括：

第1放大器，向第1输入端子输入上述基准电压，向第2输入端子输入上述第1输入电压，向上述第1输出端子输出放大了上述第1输入电压与上述基准电压之差的输出电压；和

第2放大器，向第1输入端子输入上述基准电压，向第2输入端子输入上述第2输入电压，向上述第2输出端子输出放大了该上述第2输入电压与上述基准电压之差的输出电压。

20、根据权利要求10所述的系统，还包括：

连接在上述第1输出端子和上述接收机之间的第1传送线路；和

连接在上述第2输出端子和上述接收机之间的第2传送线路。

Images