CN108664077A - 电流传送器电路、对应的设备、装置和方法 - Google Patents
电流传送器电路、对应的设备、装置和方法 Download PDFInfo
- Publication number
- CN108664077A CN108664077A CN201710906580.4A CN201710906580A CN108664077A CN 108664077 A CN108664077 A CN 108664077A CN 201710906580 A CN201710906580 A CN 201710906580A CN 108664077 A CN108664077 A CN 108664077A
- Authority
- CN
- China
- Prior art keywords
- transistor
- current
- terminal
- current path
- buffer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 8
- 239000000872 buffer Substances 0.000 claims abstract description 60
- 230000008878 coupling Effects 0.000 claims description 21
- 238000010168 coupling process Methods 0.000 claims description 21
- 238000005859 coupling reaction Methods 0.000 claims description 21
- 239000003990 capacitor Substances 0.000 claims description 20
- 230000005611 electricity Effects 0.000 claims description 14
- 239000013078 crystal Substances 0.000 claims description 5
- 238000006243 chemical reaction Methods 0.000 description 4
- 238000003199 nucleic acid amplification method Methods 0.000 description 4
- 230000003321 amplification Effects 0.000 description 3
- 230000000295 complement effect Effects 0.000 description 3
- 239000013256 coordination polymer Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 230000003139 buffering effect Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 230000001737 promoting effect Effects 0.000 description 2
- 239000004576 sand Substances 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003550 marker Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 230000024241 parasitism Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
- G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
- G06F3/0416—Control or interface arrangements specially adapted for digitisers
- G06F3/0418—Control or interface arrangements specially adapted for digitisers for error correction or compensation, e.g. based on parallax, calibration or alignment
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
- G05F3/262—Current mirrors using field-effect transistors only
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
- G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
- G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/34—DC amplifiers in which all stages are DC-coupled
- H03F3/343—DC amplifiers in which all stages are DC-coupled with semiconductor devices only
- H03F3/347—DC amplifiers in which all stages are DC-coupled with semiconductor devices only in integrated circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
- H03F3/45273—Mirror types
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/91—Indexing scheme relating to amplifiers the amplifier has a current mode topology
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Human Computer Interaction (AREA)
- Nonlinear Science (AREA)
- Power Engineering (AREA)
- Automation & Control Theory (AREA)
- Radar, Positioning & Navigation (AREA)
- Electromagnetism (AREA)
- Amplifiers (AREA)
Abstract
本公开涉及电流传送器电路、对应的设备、装置和方法。电路包括第一晶体管，第一晶体管具有控制端子、以及在第一和第二电流路径端子之间的电流路径。第二晶体管具有控制端子、以及在第一和第二电流路径端子之间的电流路径。第一晶体管的第一电流路径端子在中间点处被耦合到第二晶体管的第一电流路径端子。第一电流缓冲器具有输入和输出。第一电流缓冲器的输入被耦合到第一晶体管的第二电流路径端子。第二电流缓冲器具有输入和输出，第二电流缓冲器的输入被耦合到第二晶体管的第二电流路径端子。求和节点被耦合到第一电流缓冲器和第二电流缓冲器的输出。
Description
相关申请的交叉引用
本申请要求于2017年3月28日提交的意大利申请号102017000034026的优先权，该申请通过引用并入本文。
技术领域
描述涉及电流传送器电路。
背景技术
电流传送器电路适用于各种操作环境。
例如诸如在希望读取感测电容器集合的情况下，电流传送器可用于提供触摸屏控制器的模拟前端的构建块。最近已经引入了例如用于移动设备、可提供真正的多点触控功能、支持几乎无限制的同时触摸的触摸屏控制器。由申请人公司开发的系列控制器是这种控制器的示例。
文件例如：
W.Surakampontorn,et al.:“Accurate CMOS-based Current Convevors”IEEETRANSACTIONS ON INSTRUMENTATION AND MEASUREMENT,VOL.40.NO.4.AUGUST 1991,pp.699-702；
Erik Bruun:“Noise Properties of CMOS Current Conveyors,Proceedings ofthe 1996 IEEE International Symposium on Circuits and Systems.Vol.1 IEEE,1996.p.144-147；
H.O.Elwan et al.:“Low-Voltage Low-Power CMOS Current Conveyors”,IEEETRANSACTIONS ON CIRCUITS AND SYSTEMS—I:FUNDAMENTAL THEORY AND APPLICATIONS,VOL.44,NO.9,SEPTEMBER 1997,pp.828-835；
S.A.Mahmoud,et al.:"Digitally controlled fully differential currentconveyor:CMOS realization and applications",IEEE International Symposium onCircuits and Systems(ISCAS)May 23–26,2005 Kobe,Japan pp.1622-1625；
EP 0 383 397 B1是多年来针对电流传送器电路的广泛活动的示例。
发明内容
一个或多个实施例可以应用于可用于触摸屏控制器的电流传送器电路。
尽管密集的活动，仍然需要例如关于一个或多个以下特征改进电流传送器布置：输入电压动态范围高于常规推挽式源跟随器电流传送器、降低的输出电流噪声、和/或低功耗。一个或多个实施例可以有助于满足这种需求。
一个或多个实施例可以涉及对应的设备(例如，触摸屏控制器)和装置(例如，移动通信装置)以及对应的方法。
一个或多个实施例可以提供基于电流传送器概念的电容-电荷转换，例如用于触摸屏控制器。
一个或多个实施例可以实现电流传送器传递功能，电流传送器传递功能具有以连接到“x”输入引脚的高电容和在输入引脚上的宽动态范围、以及低跨导输出(提供降低的输出电流噪声)来操作的能力。
一个或多个实施例可以采用推挽式源跟随器解决方案，其中信号电流通过级联晶体管折叠在输出晶体管上。
一个或多个实施例，输出晶体管可以通过电流发生器独立于输入源跟随器晶体管而被偏置，并且折叠电流被镜像到输出节点。
一个或多个实施例可以避免使用二极管连接的晶体管，这有助于减小输入电压动态。
附图说明
现在将仅通过示例的方式参考附图来描述一个或多个实施例，其中：
图1是使用实施例的可能上下文的示例；
图2和图3是电流传送器及其操作模式的整体表示；
图4和图5是电流传送器的电路图；
图6是实施例示例的电路图；
图7至图10是说明图；以及
图11和图12是实施例示例的电路图。
具体实施方式
在接下来的描述中，示出了一个或多个具体细节，旨在提供对本说明书的实施例的示例的深入理解。可以在没有一个或多个具体细节的情况下、或使用其他方法、组件、材料等来获得实施例。在其他情况下，未详细示出或描述已知的结构、材料或操作，使得实施例的某些方面将不被遮蔽。
在本说明书的框架中提及“实施例”或“一个实施例”旨在表示在至少一个实施例中包括关于该实施例描述的特定配置、结构或特性。因此，可能存在于本说明书的一个或多个点的、诸如“在实施例中”或“在一个实施例中”的短语不一定指代同一实施例。此外，在一个或多个实施例中，特定构象、结构或特征可以以任何适当的方式组合。
本文所使用的参考标记仅为了方便而提供，因此不限定保护范围或实施例的范围。
图1是使用实施例的可能上下文的示例，即，包括具有触摸屏控制器TSC的触摸屏TS、提供例如多点触摸功能、支持无限制的同时触摸的移动(例如，通信)设备(例如，智能电话、平板电脑和膝上型计算机-该列表仅仅是示例性的而不是限制性的)。
根据本身已知的布置(不需要在此提供更详细的描述)，可以包括电流传送器作为这种控制器TSC的构建块。例如，电流传送器可以被包括在触摸屏控制器的模拟前端中，以提供读取感测电容器集合的能力。
当然，参考这种可能使用的上下文仅仅是示例性的，并且因此不限制实施例的范围。
如图2所示，电流传送器10可以与具有可变电容值的电容感测元件CS一起使用。在图2中，电容CP是(大)寄生电容器，并且为了简单起见，贯穿整个描述假设其接地。
图2的布置可以旨在将CS的值“转换”成对应的电荷量，并将其作为电流传送器10的节点z处的电流Iz传递。可以通过电压驱动感测电容器CS、并且通过使用电流传送器10来读取存储在感测电容器CS上的电荷并将其传递到节点z，来实现该结果。
为此目的，电流传送器10可以被配置为在第一输入x处具有低阻抗，并且在第二输入y处和端子z处具有高阻抗，其中使用放大因子M，电流在端子x处被汇集或源端转移到z端子。
电流传送器的操作可以以通过使用矩阵形式的紧凑形式来描述，即：
在图3中给出了由先前的矩阵等式描述的电流传送器的电路模型，其中端子x和y之间的虚线表示虚拟短路：即，两个端子之间的电压降为零，并且它们之间没有电流流动。端子x和接地之间的虚线表示虚拟接地：即，在该端子处施加的电流被接地汇集，但端子电压不为零(实际上，其等于端子y的电压)。
输出端子z处的电流Iz由理想(即，无限分流电阻)电流控制的电流发生器(相对于输入电流Ix具有增益因子M，即Iz＝MIx)提供。
一个或多个实施例可以涉及这种电路的可能实现，图4和图5示出了用于该目的的常规方法。
图4是基于缓冲器连接的OTA(可操作跨导放大器)12的电流传送器电路10的示例，缓冲器连接的OTA 12具有：耦合到Vy的第一(例如，反相)输入y、以及耦合到两个晶体管M1、M2(例如，诸如PMOS和NMOS的具有互补极性的MOSFET晶体管)之间的中间点的第二(例如，非反相)输入，两个晶体管M1、M2具有在电源线路VDD和接地之间串联布置的其电流路径(在诸如MOSFET的FET的情况下为源极-漏极)。
来自电流源it的电流Ix存在于所述中间点(输入x)处，其中两个另外的晶体管M3、M4(再次，例如诸如PMOS和NMOS的互补极性的MOSFET晶体管)的电流路径被串联布置在电源线路VDD和接地之间，以利用晶体管M1、M2形成1：M的电流镜，以在晶体管M3和M4之间的中间点处提供电流Iz。
图5是基于包括跨线性回路配置(即，施加跨线性原理的回路，即，包含偶数个跨线性元件(TE)的闭合回路，其中顺时针和逆时针方向布置相同数量的跨线性元件)的推挽式源跟随器布置的电流传送器电路10的示例，通过顺时针TE的电流的乘积等于通过逆时针TE的电流的乘积。
图5的电路包括：以二极管配置(栅极短路到漏极)的、具有处于其之间的中间点(输入y)处的信号Vy的晶体管14a、14b的第一对(同样，其可以是诸如PMOS和NMOS的互补极性的MOSFET晶体管，PMOS和NMOS的电流路径串联布置在电源线路VDD和接地之间)；以及晶体管M'In、M'Ip的第二对16(同样，其可以是诸如PMOS和NMOS的互补极性的MOSFET晶体管)，利用来自其之间的中间点(输入x)处的电流源it的信号Ix，晶体管M'In、M'Ip的栅极与第一对的晶体管14a、14b的栅极耦合。
晶体管M'In、M'Ip的电流路径(在诸如MOSFET的场效应晶体管的情况下为源极-漏极)被串联布置在电源线路VDD和接地之间，其中两个另外的晶体管M'1和M'3的电流路径为二极管配置(栅极短路到漏极)。
这些后面的晶体管的栅极又耦合到两个另外的晶体管M'2和M'4的栅极，以提供(如图4的晶体管M3和M4的情况)具有因子1：M的电流镜，其中如前所述的电流Iz在晶体管M'3和M'4之间的中间点(端子z)处。
图4的解决方案实现了电流传送器，其中由于负反馈(x端子和运算放大器12的非反相输入之间的短路)，输入端子x是低阻抗节点，并且实际上被短路到端子y。此外，如果将电流it注入到端子x中，则反馈回路将通过调节晶体管M'1和M'3或M'2和M'4的栅极-源极电压来做出反应：因此，放大的电流it的副本将在输出端子z处采集或汇集(取决于电流it的符号)。
观察到图4中所示例的解决方案可能引起与放大器的稳定性、以及稳定性与电流消耗之间的折衷相关的问题。事实上，利用连接到x端子的大电容CP和缓冲器连接的运算放大器12，晶体管M'1和M'2的跨导gm应足够大，以便于实现电路的稳定性。这意味着为了避免对电路稳定性的补偿变得困难，针对晶体管M'1和M'2的gm的值不能被选择任意小。由于输出分支(晶体管M'3和M'4)是输入分支(晶体管M'1和M'2)的“放大”副本，可以生成较大的输出电流噪声，所以大的gm可以进而导致更大的电流噪声。此外，促进电路稳定性可以涉及使用大的补偿电容器。
有关参数之间的关系可以表示如下：
(gmout/gmin).(CC/CP)＝KΦ
这里：
gmout和gmin分别表示输出和输入级的跨导；
CP表示在输入端子x处连接的(寄生)电容器；
CC是为了补偿电路而使用的两个Miller电容器的值；
KΦ是与相位裕度相关的参数：例如，为了获得60度的相位裕度，可以选择KΦ为约2.2。
以上关系表示稳定性考虑、电流消耗和占据面积之间的相互影响。
此外，由OTA输入级12引入的噪声可能对总的电流传送器噪声有显著贡献。
在也实现了电流传送器的图5的布置中，在端子x处施加的电流it将被镜像并在端子z处可用，使得电流镜1：M的适当设计将提供期望的放大率M。此外，电路方案中指示的回路TL是促进输入端子x的正确偏置的跨线性回路。
观察到图5的布置的缺点可能在于输入电压动态、以及输入电压动态和噪声之间的折衷。
使晶体管M'In和M'Ip饱和有助于电路的正确行为，并且通过考虑图5的电路的输入分支，所讨论的晶体管的饱和可以按照以下关系发生：
VGS3+V0VP≤VX≤VDD-VSG1-V0VN
其中：
VGS3和VSG1分别表示二极管连接的晶体管M'3和M'1的栅极-源极和源极-栅极电压；
VDD是电路的电源电压；
V0VP和V0VN分别表示晶体管M'Ip和M'In的过驱动电压。
先前的关系表明，在存在小电源电压(VDD)的情况下，输入动态表示值得注意的点。
较小的晶体管过驱动器使得其更大，这暗示降低晶体管过驱动电压。这与电路噪声要求相反，因为晶体管M'1和M'3的噪声贡献将通过减小其gm而被减小，但是这导致其过驱动电压增加。
图5的布置的另一缺点在于输入分支电流的放大副本在输出分支中流动的事实。增加输入电流有助于减小输入阻抗，同时产生增加的电流消耗。
一个或多个实施例可以基于在提供电流源M'1和M'3时避免使用二极管连接的晶体管的优点的认识，这有助于减小输入电压动态。事实上，其对输入电源动态的贡献在于先前介绍的术语VGS3和VSG1。
观察到以下关系适用：
VGS3＝VOV3+VTHN
VSG1＝VOV1+│VTHP│
其中：
VTHN和VTHP分别是M'3和M'1的阈值电压；
VOV1和VOV3分别是M'1和M'3的过驱动电压；
其中“实际”限制在于降低输入电压动态(例如，约1.3V)的阈值电压。
一个或多个实施例因此可以采用图6中示例的布局，其中已经结合图5讨论的部件或元件以与图5中出现的相同的附图标记表示，因此不必重复相关描述。
在图6所示例的一个或多个实施例中，输入分支中的信号it可以说被迫强制传递通过两个电流缓冲器16a、16b，电流缓冲器16a、16b将电流it引导朝向端子z处的输出求和节点18。
在图6所示例的一个或多个实施例中，两个二极管连接的晶体管M'1和M'3可以由两个电流发生器(相同的指定保持相同的附图标记)代替，两个电流发生器有助于输入分支的正确偏置。
在图6中示例的一个或多个实施例中，以下关系适用于输入电压VX的动态：
VOV3-VOVP≤VX≤VDD-VOV1-VOVN
其中：
V0VP和V0VN分别表示M'Ip和M'In的过驱动电压；
V0V3和V0V1分别表示M'3和M'1的过驱动电压；
VDD是电路的电源电压；
使得不再存在由于阈值电压引起的限制贡献。
通过注意观察到二极管连接的晶体管可以被看作电流-电压转换器，使得(如图6和图7中示意性地表示的)第一二极管连接的晶体管MIN将电流IIN转换成电压，然后将第二晶体管MOUT转换成电流IOUT，可以更好地了解一个实施例。观察到这种双重转换是冗余的，并且限制了(涉及二极管连接的晶体管)输入电压动态。
通过使用两个电流缓冲器(例如，16a和16b)将输入电流的信号分量it朝向节点z路由，图6中示例的一个或多个实施例避免了这种冗余。
如图9所示例的，电流缓冲器包括在具有输入电流IIN的输入处具有低(理想零)阻抗，并在具有输出电流IOUT＝αIIN的输出处具有大的(理想无限)阻抗的电路。对于电流缓冲器，电流控制的电流源放大参数α等于1，但是可以选择更大的因子以便获得一些增益，从而获得电流放大器。
如图10所示，可以使用公共栅极连接的晶体管T(例如，MOSFET)来实现电流缓冲器。这里，RS表示提供输入电流IIN的电流发生器的等效分流电阻(理想情况下，RS应接近无穷大)，并且RL是输出电流IOUT流过的负载的电阻。通过采用本领域技术人员熟知的合适电路，可以促进正确的晶体管偏置(电压VBB)。
图10中示例的级的电流增益AI可以表示如下：
AI＝[Rs(gm+go)]/[1+RS(gm+go)+RLgo]
其中：
Rs和RL分别是电流源分流电阻和负载电阻，
gm和go是表示为T的晶体管的跨导和输出电导。
如果RS足够大，则增益AI接近1，这可以合理地应用于如图6所示例的布置，其中电路有助于实现低输入阻抗和大输出阻抗。
图11和图12(其中使用相同的附图标记表示已经结合图5和图6所讨论的部件或元件，因此不需要重复相关描述)示例了一个或多个实施例的实践实现。
图11通过借助如先前结合图10所讨论的栅极连接的晶体管，示例了电流缓冲器16a、16b的可能实现(具有偏置电压VBBN和VBBP)。
图12示例了可能的实施例，其中可以通过使用镜像比等于M的两个电流镜来实现求和节点18。这里注意，因为这些二极管连接的晶体管不会影响输入电压或输出电压动态，使用存在两个二极管连接的晶体管不是问题。
具体地，图6和图11的表示在图12的晶体管级表示中转换如下：
图6和图11的晶体管14a、14b>>>图12的晶体管M11、M12；
图6和图11的晶体管M'In、M'Ip>>>图12的晶体管M01、M02；
图6和图11的发生器M'1、M'3>>>图12的晶体管M03、M13和M04、M14；
图6和图11的缓冲器/晶体管16a、16b>>>图12的晶体管M5、M6；
图6和图11的求和节点18>>>图12的电流镜M7、M8和M9、M10。
在一个或多个实施例中，由于输入和输出分支被去耦合，所以电流消耗可以不再是一个问题：因此，电流消耗输入电压动态折衷不再起作用。
一个或多个实施例的另一个优点可以在于，可以减小在输出支路中流动的电流，以减小输出晶体管的噪声贡献。
虽然详细讨论了对于实施例的理解的简单和完整性，但是在其中间点处提供如本文所述的电路的第二输入端子y的晶体管14a、14b的(第二)对的布置不是强制性的，并且在一个或多个实施例中可以采用其他布置。
例如，对于某些差分电流传送器可以是这种情况，如同一申请人于2017年3月28日提交的、并且包括以下各项的共同待审的意大利专利申请102017000034042中所讨论的：
具有相应“x”端子(例如，X1、X2、...、Xn)的多个单端电流传送器，其中相应输入晶体管对MiN、MiP对应于本文所讨论的晶体管对M'In、M'Ip，以及
包括与经由重置开关SW1、SW2耦合的本文所讨论的晶体管对14a、14b相对应的晶体管的单个对的公共偏置电路。
一个或多个实施例可以涉及包括以下项的电路(例如，10)：
晶体管(例如，M'In、M'Ip)对，被布置具有其电流路径(例如，在诸如MOSFET的场效应晶体管的情况下为源极-漏极)，电流路径串联并被耦合在晶体管对的晶体管之间的中间点处，中间点包括电路的输入端子(例如，x)，
其中电路包括：
具有相应输入和输出的电流缓冲器(例如，16a、16b)对，电流缓冲器对中的电流缓冲器的输入被耦合到晶体管对中的晶体管与所述中间点相对的电流路径，以及
耦合到电流缓冲器对中的电流缓冲器的输出的求和节点(例如，18)，求和节点的输出包括电路的输出端子(例如，z)。
一个或多个实施例可以包括被布置具有其电流路径的另一晶体管(例如，14a、14b)对，其电流路径串联并且耦合在另一晶体管对中的晶体管之间的另一中间点处，另一中间点包括电路的另一输入端子(例如，y)，其中另一晶体管对中的晶体管具有耦合到所述晶体管对中的晶体管的控制端子(例如，在跨线性回路中)的控制端子(例如，在诸如MOSFET的场效应晶体管的情况下为栅极)。
一个或多个实施例可以包括在所述晶体管对中的晶体管的电流路径上有效的第一和第二偏置发生器(例如，M'1、M'3)，其中电流缓冲器对中的电流缓冲器具有耦合在以下项之间的相应输入：
第一偏置发生器(例如，M'1)与晶体管对中的晶体管的一个(例如，M'In)；
第二偏置发生器(例如，M'3)与晶体管对中的晶体管的另一个(例如，M'Ip)。
在一个或多个实施例中，电流缓冲器可以包括公共栅极连接的晶体管。
在一个或多个实施例中，求和节点可以包括与电流缓冲器对中电流缓冲器的输出耦合的电流镜(例如，M7、M8；M9、M10)。
在一个或多个实施例中，电流镜可以包括二极管连接的晶体管。
在一个或多个实施例中，晶体管对和/或另一晶体管对可以包括相对极性的成对晶体管(例如，NMOS和PMOS)。
根据一个或多个实施例的设备(例如，TSC)可以包括一个或多个实施例的电路(例如，10)、以及与电路的第一输入耦合的感测电容器(例如，CS)。指示感测电容器的值的电流在电路的输出端子处可用。
一个或多个实施例可以包括具有另一电容器(例如，寄生电容器CP)的根据一个或多个实施例的电路，另一电容器与电路的另一输入端子(例如，y)耦合。
根据一个或多个实施例的设备可以包括触摸屏控制器(例如，TSC)。
在一个或多个实施例中，包括根据一个或多个实施例的设备的装置(例如，MD)可以对所述设备中所述电路的输出端子处可用的所述感测电容器的值敏感。
在一个或多个实施例中，方法可以包括：
提供根据一个或多个实施例的设备，
感测所述设备中所述电路的输出端子处可用的所述感测电容器的值。
在不影响基本原理的情况下，在不脱离保护范围的情况下，细节和实施例可以相对于仅通过示例的方式公开的内容变化、甚至显著变化。
保护范围由所附权利要求限定。
Claims (21)
1.一种电路，包括：
第一晶体管，具有控制端子、以及在第一电流路径端子和第二电流路径端子之间的电流路径；
第二晶体管，具有控制端子、以及在第一电流路径端子和第二电流路径端子之间的电流路径，所述第一晶体管的所述第一电流路径端子在中间点处耦合到所述第二晶体管的所述第一电流路径端子；
具有输入和输出的第一电流缓冲器，所述第一电流缓冲器的所述输入耦合到所述第一晶体管的所述第二电流路径端子；
具有输入和输出的第二电流缓冲器，所述第二电流缓冲器的所述输入耦合到所述第二晶体管的所述第二电流路径端子；以及
耦合到所述第一电流缓冲器和所述第二电流缓冲器的输出的求和节点。
2.根据权利要求1所述的电路，其中所述第一晶体管具有第一极性，并且所述第二晶体管具有与所述第一极性相反的第二极性。
3.根据权利要求1所述的电路，还包括：
第三晶体管，具有控制端子、以及在第一电流路径端子和第二电流路径端子之间的电流路径，所述第三晶体管的所述控制端子耦合到所述第一晶体管的所述控制端子；以及
第四晶体管，具有控制端子、以及在第一电流路径端子和第二电流路径端子之间的电流路径，所述第三晶体管的所述第一电流路径端子在第二中间点处耦合到所述第四晶体管的所述第一电流路径端子，并且所述第四晶体管的所述控制端子耦合到所述第二晶体管的所述控制端子。
4.根据权利要求3所述的电路，其中所述第一晶体管和所述第三晶体管具有第一极性，并且所述第二晶体管和所述第四晶体管具有与所述第一极性相反的第二极性。
5.根据权利要求1所述的电路，还包括在所述第一晶体管和所述第二晶体管的所述电流路径上有效的第一偏置发生器和第二偏置发生器，其中所述第一电流缓冲器的所述输入耦合在所述第一偏置发生器和所述第一晶体管之间，并且其中所述第二电流缓冲器的所述输入耦合在所述第二偏置发生器和所述第二晶体管之间。
6.根据权利要求1所述的电路，其中所述第一电流缓冲器和所述第二电流缓冲器包括公共栅极连接的晶体管。
7.根据权利要求1所述的电路，其中所述求和节点包括与所述第一电流缓冲器和所述第二电流缓冲器的输出耦合的多个电流镜。
8.根据权利要求7所述的电路，其中所述电流镜包括二极管连接的晶体管。
9.一种设备，包括：
第一晶体管，具有控制端子、以及在第一电流路径端子和第二电流路径端子之间的电流路径；
第二晶体管，具有控制端子、以及在第一电流路径端子和第二电流路径端子之间的电流路径，所述第一晶体管的所述第一电流路径端子在中间点处耦合到所述第二晶体管的所述第一电流路径端子；
具有输入和输出的第一电流缓冲器，所述第一电流缓冲器的所述输入耦合到所述第一晶体管的所述第二电流路径端子；
具有输入和输出的第二电流缓冲器，所述第二电流缓冲器的所述输入耦合到所述第二晶体管的所述第二电流路径端子；
耦合到第一电流缓冲器和所述第二电流缓冲器的输出的求和节点；以及
耦合到所述中间点的感测电容器。
10.根据权利要求9所述的设备，还包括耦合到所述求和节点的两个输出的电流感测节点，其中在所述感测电容器上指示电荷值的电流在所述电流感测节点处是可用的。
11.根据权利要求9所述的设备，还包括：
第三晶体管，具有控制端子、以及在第一电流路径端子和第二电流路径端子之间的电流路径，所述第三晶体管的所述控制端子耦合到所述第一晶体管的所述控制端子；
第四晶体管，具有控制端子、以及在第一电流路径端子和第二电流路径端子之间的电流路径，所述第三晶体管的所述第一电流路径端子在第二中间点处耦合到所述第四晶体管的所述第一电流路径端，并且所述第四晶体管的所述控制端子耦合到所述第二晶体管的所述控制端子；以及
耦合到所述第二中间点的第二电容器。
12.根据权利要求9所述的设备，其中所述设备是触摸屏控制器的一部分。
13.根据权利要求9所述的设备，还包括在所述第一晶体管和所述第二晶体管的所述电流路径上有效的第一偏置发生器和第二偏置发生器；
其中所述第一电流缓冲器的所述输入耦合在所述第一偏置发生器和所述第一晶体管之间；并且
其中所述第二电流缓冲器的所述输入耦合在所述第二偏置发生器和所述第二晶体管之间。
14.根据权利要求9所述的设备，其中所述第一电流缓冲器和所述第二电流缓冲器包括公共栅极连接的晶体管。
15.根据权利要求9所述的设备，其中所述求和节点包括与所述第一电流缓冲器和所述第二电流缓冲器的输出耦合的多个电流镜。
16.根据权利要求15所述的设备，其中所述电流镜包括二极管连接的晶体管。
17.一种操作根据权利要求9所述的设备的方法，所述方法包括感测所述感测电容器上的电荷值。
18.一种电路，包括：
第一极性的第一晶体管，所述第一晶体管具有控制端子、以及在第一电流路径端子和第二电流路径端子之间的电流路径；
与所述第一极性相反的第二极性的第二晶体管，所述第二晶体管具有控制端子、以及在第一电流路径端子和第二电流路径端子之间的电流路径，所述第一晶体管的所述第一电流路径端子在第一中间点处耦合到所述第二晶体管的所述第一电流路径端子；
第一极性的第三晶体管，所述第三晶体管具有控制端子、以及在第一电流路径端子和第二电流路径端子之间的电流路径，所述第三晶体管的所述控制端子耦合到所述第一晶体管的所述控制端子；
第二极性的第四晶体管，所述第四晶体管具有控制端子、以及在第一电流路径端子和第二电流路径端子之间的电流路径，所述第三晶体管的所述第一电流路径端子在第二中间点处耦合到所述第四晶体管的所述第一电流路径端子，并且所述第四晶体管的所述控制端子耦合到所述第二晶体管的所述控制端子；
具有输入和输出的第一电流缓冲器，所述第一电流缓冲器的所述输入耦合到所述第一晶体管的所述第二电流路径端子；
具有输入和输出的第二电流缓冲器，所述第二电流缓冲器的所述输入耦合到所述第二晶体管的所述第二电流路径端子；
第一偏置发生器，具有与所述第一晶体管和所述第二晶体管的所述电流路径串联耦合的电流路径，其中所述第一电流缓冲器的所述输入耦合在所述第一偏置发生器和所述第一晶体管之间；
第二偏置发生器，具有与所述第一晶体管和所述第二晶体管的所述电流路径串联耦合的电流路径，其中所述第二电流缓冲器的所述输入耦合在所述第二偏置发生器和所述第二晶体管之间；以及
耦合到所述第一电流缓冲器和所述第二电流缓冲器的输出的求和节点。
19.根据权利要求18所述的电路，其中所述第一电流缓冲器和所述第二电流缓冲器包括公共栅极连接的晶体管。
20.根据权利要求18所述的电路，其中所述求和节点包括与所述第一电流缓冲器和所述第二电流缓冲器的输出耦合的多个电流镜。
21.根据权利要求20所述的电路，其中所述电流镜包括二极管连接的晶体管。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| IT102017000034026 | 2017-03-28 | ||
| IT102017000034026A IT201700034026A1 (it) | 2017-03-28 | 2017-03-28 | Circuito current conveyor, dispositivo, apparecchiatura e procedimento corrispondenti |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108664077A true CN108664077A (zh) | 2018-10-16 |
| CN108664077B CN108664077B (zh) | 2020-09-15 |
Family
ID=59521563
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201721267405.7U Active CN207397149U (zh) | 2017-03-28 | 2017-09-29 | 电流传送器电路以及对应的设备 |
| CN201710906580.4A Active CN108664077B (zh) | 2017-03-28 | 2017-09-29 | 电流传送器电路、对应的设备、装置和方法 |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201721267405.7U Active CN207397149U (zh) | 2017-03-28 | 2017-09-29 | 电流传送器电路以及对应的设备 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US10528197B2 (zh) |
| CN (2) | CN207397149U (zh) |
| IT (1) | IT201700034026A1 (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112445265A (zh) * | 2019-09-04 | 2021-03-05 | 亚德诺半导体国际无限责任公司 | 具有互补电流镜的电压-电流转换器 |
| CN116317996A (zh) * | 2023-05-23 | 2023-06-23 | 盈力半导体(上海)有限公司 | 一种误差放大器和电源转换装置 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IT201700034026A1 (it) * | 2017-03-28 | 2018-09-28 | St Microelectronics Srl | Circuito current conveyor, dispositivo, apparecchiatura e procedimento corrispondenti |
| WO2021217164A1 (en) * | 2020-04-22 | 2021-10-28 | Microchip Technology Incorporated | Amplified charge cancellation in a touch sensor, and related systems, methods and devices |
| CN111654244A (zh) * | 2020-06-15 | 2020-09-11 | 清华大学 | 一种具有pvt鲁棒性的高线性度gω级等效电阻电路 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20140071188A1 (en) * | 2012-09-13 | 2014-03-13 | Lg Display Co., Ltd. | Liquid crystal display device and method of driving the same |
| US8928624B2 (en) * | 2012-09-13 | 2015-01-06 | Atmel Corporation | Differential sensing for capacitive touch sensors |
| US20150102827A1 (en) * | 2013-10-10 | 2015-04-16 | San Ho Byun | Touch screen sensor integrated circuit, a method of operating the same, and a system including the same |
| CN106411279A (zh) * | 2011-11-02 | 2017-02-15 | 马维尔国际贸易有限公司 | 用于差分放大器的电路 |
| CN207397149U (zh) * | 2017-03-28 | 2018-05-22 | 意法半导体股份有限公司 | 电流传送器电路以及对应的设备 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2228384A (en) | 1989-02-17 | 1990-08-22 | Philips Electronic Associated | Current conveyor circuit |
| CA2204829A1 (en) * | 1997-05-08 | 1998-11-08 | Alain Z. Shang | Optical receiver suitable for optical interconnects |
| US20130234685A1 (en) * | 2012-03-06 | 2013-09-12 | Qualcomm Atheros, Inc | Highly linear programmable v-i converter using a compact switching network |
| US10429998B2 (en) * | 2014-07-23 | 2019-10-01 | Cypress Semiconductor Corporation | Generating a baseline compensation signal based on a capacitive circuit |
| US9859856B1 (en) * | 2016-06-30 | 2018-01-02 | Intel IP Corporation | Low supply class AB output amplifier |
-
2017
- 2017-03-28 IT IT102017000034026A patent/IT201700034026A1/it unknown
- 2017-08-29 US US15/689,908 patent/US10528197B2/en active Active
- 2017-09-29 CN CN201721267405.7U patent/CN207397149U/zh active Active
- 2017-09-29 CN CN201710906580.4A patent/CN108664077B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106411279A (zh) * | 2011-11-02 | 2017-02-15 | 马维尔国际贸易有限公司 | 用于差分放大器的电路 |
| US20140071188A1 (en) * | 2012-09-13 | 2014-03-13 | Lg Display Co., Ltd. | Liquid crystal display device and method of driving the same |
| US8928624B2 (en) * | 2012-09-13 | 2015-01-06 | Atmel Corporation | Differential sensing for capacitive touch sensors |
| US20150102827A1 (en) * | 2013-10-10 | 2015-04-16 | San Ho Byun | Touch screen sensor integrated circuit, a method of operating the same, and a system including the same |
| CN207397149U (zh) * | 2017-03-28 | 2018-05-22 | 意法半导体股份有限公司 | 电流传送器电路以及对应的设备 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112445265A (zh) * | 2019-09-04 | 2021-03-05 | 亚德诺半导体国际无限责任公司 | 具有互补电流镜的电压-电流转换器 |
| US11323085B2 (en) | 2019-09-04 | 2022-05-03 | Analog Devices International Unlimited Company | Voltage-to-current converter with complementary current mirrors |
| CN116317996A (zh) * | 2023-05-23 | 2023-06-23 | 盈力半导体(上海)有限公司 | 一种误差放大器和电源转换装置 |
| CN116317996B (zh) * | 2023-05-23 | 2023-08-04 | 盈力半导体(上海)有限公司 | 一种误差放大器和电源转换装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108664077B (zh) | 2020-09-15 |
| IT201700034026A1 (it) | 2018-09-28 |
| US10528197B2 (en) | 2020-01-07 |
| CN207397149U (zh) | 2018-05-22 |
| US20180284919A1 (en) | 2018-10-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN207397149U (zh) | 电流传送器电路以及对应的设备 | |
| US6356153B1 (en) | Rail-to-rail input/output operational amplifier and method | |
| López-Martín et al. | Low-voltage super class AB CMOS OTA cells with very high slew rate and power efficiency | |
| US6437645B1 (en) | Slew rate boost circuitry and method | |
| US5210506A (en) | Large swing output buffer amplifier | |
| US4069431A (en) | Amplifier circuit | |
| US6316997B1 (en) | CMOS amplifiers with multiple gain setting control | |
| US4573020A (en) | Fully differential operational amplifier with D.C. common-mode feedback | |
| JPS59212009A (ja) | 電流増幅装置 | |
| CN101839941A (zh) | 信号感测放大器 | |
| US6414552B1 (en) | Operational transconductance amplifier with a non-linear current mirror for improved slew rate | |
| US4658219A (en) | Folded cascode field-effect transistor amplifier with increased gain | |
| US8058926B2 (en) | Amplifier input switch configuration with improved PSRR | |
| EP4258546A1 (en) | Device for copying a current | |
| US6232805B1 (en) | Buffer circuit with voltage clamping and method | |
| US9966911B2 (en) | Capacitance minimization switch | |
| Karthikeyan et al. | Design of low-voltage front-end interface for switched-op amp circuits | |
| US7538604B2 (en) | Amplifier feedback switch configuration with improved PSRR | |
| Babanezhad | A 100-MHz, 50-/spl Omega/,-45-dB distortion, 3.3-V CMOS line driver for Ethernet and fast Ethernet networking applications | |
| WO2008135590A1 (en) | Buffer driver | |
| US4333057A (en) | Differential-input complementary field-effect transistor amplifier | |
| KR19980025477A (ko) | 선형화된 저항성을 이용한 모스펫 아날로그 곱셈기 | |
| US10788920B2 (en) | Differential current conveyor circuit, corresponding device, and method of operation thereof | |
| Padilla-Cantoya et al. | Impedance-mode capacitance multiplier with OTA-based Flipped Voltage Follower for high accuracy and large multiplication factor | |
| CN102055421A (zh) | 具有增益控制的差动转单端放大器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |