CN101281927A - 一种mosfet晶体管的栅极及其制造方法 - Google Patents
一种mosfet晶体管的栅极及其制造方法 Download PDFInfo
- Publication number
- CN101281927A CN101281927A CNA2008101059702A CN200810105970A CN101281927A CN 101281927 A CN101281927 A CN 101281927A CN A2008101059702 A CNA2008101059702 A CN A2008101059702A CN 200810105970 A CN200810105970 A CN 200810105970A CN 101281927 A CN101281927 A CN 101281927A
- Authority
- CN
- China
- Prior art keywords
- grid
- dielectric layer
- mosfet transistor
- medium layer
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明实施例公开了一种MOSFET晶体管的栅极及其制造方法，涉及半导体芯片工艺技术领域，解决了现有的MOSFET晶体管的栅极容易被击穿或产生漏电的技术问题。本发明实施例MOSFET晶体管的栅极，包括栅极介质层以及栅极本体，栅极介质层形成于半导体材料的外延层和阱上，栅极本体形成于栅极介质层上，栅极介质层包括形成于外延层和阱上的第一介质层以及在第一介质层上形成的致密介质层。本发明实施例MOSFET晶体管的栅极的制造方法，包括如下步骤：在半导体材料的外延层和阱上形成第一介质层；在第一介质层上形成致密介质层；在致密介质层上形成栅极本体。本发明主要应用于晶体管等半导体器件中栅极的制造。
Description
技术领域
本发明涉及半导体芯片工艺技术领域，具体涉及一种MOSFET晶体管的栅极及其制造方法。
背景技术
MOSFET晶体管(MetalOxide Semicoductor Field Effect Transistor，金属氧化物半导体场效应管)是一种可以广泛使用在类比电路与数位电路的场效晶体管(Field-Effect Transistor)。
MOSFET晶体管包括漏极、源极和栅极，其中栅极包括栅极介质层(或称栅极介电质层、栅绝缘层)以及栅极本体，栅极介质层形成于半导体材料的外延层和阱上，阱也称体区(body)，栅极本体形成于栅极介质层上，漏极和源极分别通过阱与栅极介质层相连。当一个够大的电位差施于栅极与源极之间时，电场会在栅极介质层下方的外延层表面形成感应电荷，而这时所谓的“反型层”(inversion channel)就会形成。漏极与源极之间的外延层和阱会出现一个导电的通道，通道的极性与MOSFET晶体管的漏极以及源极相同，通道形成后，MOSFET晶体管即可让电流通过，可通过调节栅极与与源极之间的电压值，而控制通道流过的电流的大小。
功率金属氧化物半导体场效应管(Power MOSFET)是一种能输出较大的工作电流(几安到几十安)，用于功率输出级的MOSFET晶体管。由于Power MOSFET晶体管具有驱动电路简单，需要的驱动功率小以及开关速度快，工作频率高的优点，成为应用最广泛的MOSFET晶体管之一。
VDMOS(Vertical Double-diffused Metal Oxide Semiconductor，垂直双扩展型金属氧化物半导体)工艺是当今半导体界流行的PowerMOSFET晶体管制造技术，常见的VDMOS工艺主要有平面DMOS工艺和沟槽DMOS工艺两种。
现有技术中无论是如图1所示的采用平面DMOS工艺制造的平面型MOSFET晶体管，还是如图2所示的采用沟槽DMOS工艺制造的沟槽型MOSFET晶体管，其栅极中的栅极介质层均为一层SiO2材料的SiO2薄膜。
在实现本发明的过程中，发明人发现现有MOSFET晶体管的栅极介质层所采用的SiO2材料的致密度(致密度指晶胞中的原子所占的体积与该晶胞所占体积之比)不高，而栅极介质层的致密度与MOSFET晶体管的抗静电能力，应用寿命直接相关，由于栅极介质层致密度不高，所以栅极容易被击穿或产生漏电，当在栅极上施加高电压时，甚至会发生致命击穿。
发明内容
本发明实施例的目的在于提供一种晶体管的栅极，用于解决MOSFET晶体管栅极的栅极介质层容易被击穿或产生漏电的问题。
为达到上述目的，本发明实施例采用如下技术方案：
该MOSFET晶体管的栅极，包括栅极介质层以及栅极本体，所述栅极介质层形成于半导体材料的外延层和阱上，所述栅极本体形成于所述栅极介质层上，所述栅极介质层包括形成于所述外延层和阱上的第一介质层以及在所述第一介质层上形成的致密介质层。
本发明实施例中栅极本体与外延层和阱之间的栅极介质层包括第一介质层和致密介质层，致密介质层的致密度比较高，提升了整个栅极介质层的致密度，提高了栅极介质层的抗击穿能力，减少了产生漏电的风险，解决了现有的MOSFET晶体管的栅极的栅极介质层容易被击穿或产生漏电的技术问题。
本发明实施例的另一目的在于提供了一种MOSFET晶体管的栅极的制造方法，用于解决MOSFET晶体管的栅极的制造方法所制造的栅极介质层容易被击穿或产生漏电的技术问题。
为达到上述另一目的，本发明实施例制造方法采用如下技术方案：
该MOSFET晶体管的栅极的制造方法，包括如下步骤：
在半导体材料的外延层和阱上形成第一介质层；
在所述第一介质层上形成致密介质层；
在所述致密介质层上形成栅极本体。
本发明实施例制造方法所制造的MOSFET晶体管的栅极中在栅极本体与外延层和阱之间形成有第一介质层和致密介质层，致密介质层的致密度比较高，提升了整个栅极介质层的致密度，提高了栅极介质层的抗击穿能力，减少了产生漏电的风险。
附图说明
图1为现有技术中平面型的MOSFET晶体管的栅极结构示意图；
图2为现有技术中沟槽型的MOSFET晶体管的栅极结构示意图；
图3为本发明实施例中平面型MOSFET晶体管的栅极的一种结构示意图；
图4为本发明实施例中沟槽型MOSFET晶体管的栅极的另一种结构示意图；
图5为本发明实施例中平面型MOSFET晶体管的栅极的一种优选结构的示意图；
图6为本发明实施例中沟槽型MOSFET晶体管的栅极的一种优选结构的示意图；
图7为本发明实施例中MOSFET晶体管的栅极的制造方法的流程图；
图8为图7所示本发明实施例中MOSFET晶体管的栅极的制造方法中步骤S3的优选制造方法流程图。
具体实施方式
本发明实施例一方面提供了一种晶体管的栅极，具有较好的抗击穿、防漏电性能；另一方面提供了一种MOSFET晶体管的栅极的制造方法，能够制造出抗击穿、防漏电性能较好的MOSFET晶体管的栅极。
下面结合附图对本发明的实施例进行详细描述。
如图3和图4所示，本发明实施例MOSFET晶体管为如图3所示的沟槽型MOSFET晶体管或如图4所示的平面型MOSFET晶体管。
本发明实施例MOSFET晶体管的栅极，包括栅极介质层2以及栅极本体1，栅极介质层2形成于半导体材料的外延层6和阱5上，栅极本体1形成于栅极介质层2上，栅极介质层2包括形成于外延层6和阱5上的第一介质层20以及在第一介质层20上形成的致密介质层21。栅极本体1与外延层6和阱5之间的栅极介质层2包括第一介质层20和致密介质层21，致密介质层21的致密度比较高，提升了整个栅极介质层2的致密度，提高了栅极介质层2的抗击穿能力，减少了产生漏电的风险。
如图5和图6所示，作为本发明的一种改进，在致密介质层21上还形成有第三介质层22，栅极本体1形成于第三介质层22之上。第三介质层22与致密介质层21结合的可靠性以及第三介质层22与栅极本体1结合的可靠性均强于致密介质层21与栅极本体1的结合，所以这种结构使栅极本体1与致密介质层21的结合更为可靠，使其抗击穿能力更为稳定。
第一介质层20与第三介质层22的材料均为SiO2，SiO2造价低廉且绝缘性能较好，是性能比较可靠的介质层材料。致密介质层21的材料为Si3N4，Si3N4的致密度比较高，通过热氧化生长法(或称热生长法)可以形成致密度远大于第一介质层20的第三介质层22，在不增大MOSFET晶体管的栅极的体积的情况下，增大栅极的抗击穿能力。
本发明实施例中栅极本体1的材料为硅、硅化物、铝或铝合金。
如图3、图4和图7所示，本发明实施例所提供的一种MOSFET晶体管的栅极的制造方法，包括如下步骤：
S1、在外延层6和阱5上沉淀SiO2薄膜，通过曝光、显影和刻蚀工艺等掩膜生长工艺形成第一介质层20；
S2、在第一介质层20上沉淀Si3N4薄膜，通过曝光、显影和刻蚀工艺等掩膜生长工艺形成致密介质层21；
S3、在致密介质层21上沉积硅、硅化物、铝或铝合金材料的薄膜，通过曝光、显影和刻蚀工艺等掩膜生长工艺形成栅极本体1。
本发明实施例中Si3N4材料的致密介质层21提高了整个栅极介质层2乃至整个栅极的致密度，提高了MOSFET晶体管的栅极的抗击穿能力。
如图5、图6和图8所示，作为本发明实施例MOSFET晶体管的栅极的制造方法的一种改进，本发明实施例中所述步骤S3包括以下步骤：
S301、通过热氧化生长法，在Si3N4材料致密介质层21上形成SiO2材料的第三介质层22；热氧化生长法是指硅(Si)或硅化物与含有氧化物质的气体，在高温下进行化学反应，而在硅片或硅化物层表面产生一层致密的SiO2薄膜的技术，例如水汽和氧气在高温下进行化学反应，而在硅片表面产生一层致密的二氧化硅薄膜。热氧化生长法所生成SiO2层，其厚度一般在几十埃到上万埃之间。
S302、在第三介质层22上沉积硅、硅化物、铝或铝合金材料的薄膜，通过曝光、显影和刻蚀工艺等掩膜生长工艺形成栅极本体1。
本发明实施例制造方法所制造的MOSFET晶体管的栅极中在栅极本体与外延层和阱之间形成有第一介质层、致密介质层和第三介质层，致密介质层的致密度比较高，提升了整个栅极介质层的致密度，提高了栅极介质层的抗击穿能力，减少了产生漏电的风险，解决了现有MOSFET晶体管栅极的栅极介质层容易被击穿或产生漏电的技术问题。
以上本发明所提供的实施例以及制造方法仅为本发明的几种典型的实施例的具体实现方法，也可以有其他的实现方法，比如：本发明实施例中的栅极介质层也可以包括多层致密介质层、多层第一介质层或多层第三介质层，本发明也可以选择其他的材料、材料的组合实施上述方法，但这些都不脱离本发明技术方案的精神和范围，都在该专利的保护范围之内。
Claims (12)
1、一种MOSFET晶体管的栅极，包括栅极介质层以及栅极本体，所述栅极介质层形成于半导体材料的外延层和阱上，所述栅极本体形成于所述栅极介质层上，其特征在于：所述栅极介质层包括形成于所述外延层和阱上的第一介质层以及在所述第一介质层上形成的致密介质层。
2、根据权利要求1所述的MOSFET晶体管的栅极，其特征在于：在所述致密介质层上还形成有第三介质层，所述栅极本体形成于所述第三介质层之上。
3、根据权利要求2所述的MOSFET晶体管的栅极，其特征在于：所述第一介质层与所述第三介质层的材料均为SiO2。
4、根据权利要求1、2或3所述的MOSFET晶体管的栅极，其特征在于：所述致密介质层的材料为Si3N4。
5、根据权利要求1、2或3所述的MOSFET晶体管的栅极，其特征在于：所述栅极本体的材料为硅、硅化物、铝或铝合金。
6、根据权利要求1、2或3所述的MOSFET晶体管的栅极，其特征在于：所述MOSFET晶体管为沟槽型MOSFET晶体管或平面型MOSFET晶体管。
7、一种MOSFET晶体管的栅极的制造方法，其特征在于：包括以下步骤：
在半导体材料的外延层和阱上形成第一介质层；
在所述第一介质层上形成致密介质层；
在所述致密介质层上形成栅极本体。
8、根据权利要求7所述的MOSFET晶体管的栅极，其特征在于：
在所述致密介质层上形成栅极本体的步骤包括：
在所述致密介质层上形成第三介质层；
在所述第三介质层上形成所述栅极本体。
9、根据权利要求8所述的MOSFET晶体管的栅极的制造方法，其特征在于：
在所述致密介质层上形成第三介质层的步骤具体为；
在所述致密介质层之上通过热氧化生长法形成所述第三介质层。
10、根据权利要求8或9所述的MOSFET晶体管的栅极的制造方法，其特征在于：第一介质层与所述第三介质层的材料均为SiO2。
11、根据权利要求7、8或9所述的MOSFET晶体管的栅极的制造方法，其特征在于：所述致密介质层的材料为Si3N4。
12、根据权利要求7、8或9所述的MOSFET晶体管的栅极的制造方法，其特征在于：所述MOSFET晶体管为沟槽型MOSFET晶体管或平面型MOSFET晶体管。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNA2008101059702A CN101281927A (zh) | 2008-05-06 | 2008-05-06 | 一种mosfet晶体管的栅极及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNA2008101059702A CN101281927A (zh) | 2008-05-06 | 2008-05-06 | 一种mosfet晶体管的栅极及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN101281927A true CN101281927A (zh) | 2008-10-08 |
Family
ID=40014292
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNA2008101059702A Pending CN101281927A (zh) | 2008-05-06 | 2008-05-06 | 一种mosfet晶体管的栅极及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101281927A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101777497A (zh) * | 2010-01-12 | 2010-07-14 | 上海宏力半导体制造有限公司 | 一种功率mos场效应管的制作方法 |
| CN112864096A (zh) * | 2019-11-26 | 2021-05-28 | 长鑫存储技术有限公司 | 半导体结构及其形成方法 |
-
2008
- 2008-05-06 CN CNA2008101059702A patent/CN101281927A/zh active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101777497A (zh) * | 2010-01-12 | 2010-07-14 | 上海宏力半导体制造有限公司 | 一种功率mos场效应管的制作方法 |
| CN112864096A (zh) * | 2019-11-26 | 2021-05-28 | 长鑫存储技术有限公司 | 半导体结构及其形成方法 |
| CN112864096B (zh) * | 2019-11-26 | 2022-11-18 | 长鑫存储技术有限公司 | 半导体结构及其形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104040693B (zh) | 一种金属氧化物tft器件及制造方法 | |
| CN113571584B (zh) | 一种SiC MOSFET器件及其制备方法 | |
| US11211486B2 (en) | Power MOS device with low gate charge and a method for manufacturing the same | |
| JP5656608B2 (ja) | 半導体装置 | |
| CN103579351A (zh) | 一种具有超结埋层的横向扩散金属氧化物半导体器件 | |
| CN102364688A (zh) | 一种垂直双扩散金属氧化物半导体场效应晶体管 | |
| CN101404292A (zh) | 一种vdmos器件 | |
| CN108807505A (zh) | 一种碳化硅mosfet器件及其制造方法 | |
| CN102097478A (zh) | 一种极低导通电阻浅槽埋沟vdmos器件 | |
| JP2014120777A (ja) | トンネリング電界効果トランジスタおよびトンネリング電界効果トランジスタの製造方法 | |
| JP5221976B2 (ja) | 半導体装置及びその製造方法 | |
| CN101533854B (zh) | 具有渐变体连接的soi ldmos晶体管 | |
| CN101281927A (zh) | 一种mosfet晶体管的栅极及其制造方法 | |
| Yao et al. | Specific on-resistance reduction for the LDMOS using separated composite dielectric trenches | |
| CN102054702A (zh) | 沟槽功率mosfet器件制造方法 | |
| WO2015043102A1 (zh) | 一种vdmos器件元胞结构及其制作方法 | |
| CN103839802A (zh) | 一种沟槽型igbt结构的制作方法 | |
| CN104157690B (zh) | 一种带槽型结构的应变nldmos器件及其制作方法 | |
| CN116031304A (zh) | 一种平面型碳化硅场效应管及其制造方法 | |
| CN102522338B (zh) | 高压超结mosfet结构及p型漂移区形成方法 | |
| WO2023015611A1 (zh) | 半导体晶圆的复合结构、半导体晶圆及其制法和应用 | |
| CN210743952U (zh) | 一种高压dmos器件 | |
| CN103762237A (zh) | 具有场板结构的横向功率器件 | |
| CN107068567B (zh) | 一种射频vdmos晶体管的金属栅与场板结构及其制备方法 | |
| CN219534534U (zh) | 一种提高耐压的横向沟槽型碳化硅mosfet |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C12 | Rejection of a patent application after its publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20081008 |